TWI251980B

TWI251980B - Method and apparatus for compensating a spread spectrum clock generator

Info

Publication number: TWI251980B
Application number: TW089119058A
Authority: TW
Inventors: Bryan Keith Hardin; Craig Eric Hadady
Original assignee: Lexmark Int Inc
Priority date: 1999-09-01
Filing date: 2000-09-16
Publication date: 2006-03-21
Also published as: CN1377519A; DE60020982D1; KR100721349B1; DE60020982T2; JP2003527663A; JP4328881B2; JP2007035023A; US6292507B1; JP3904453B2; EP1212829A4; WO2001017102A1; EP1212829A1; CN100409564C; EP1212829B1; AU7103200A; KR20020029934A

Description

1251980 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（1 ) 技術領域概略而言本發明係關於影像形成、運算或基於微處理器之設，，制係針對可❹電磁干擾發射之該型展頻時脈產生P本發明特別揭示—種自動補償展頻時脈產生器，其量測相位鎖定回路U P及D 〇 W N信號之脈衝寬度且比較眞實脈衝寬度之持續時間與典型或預定値，以及變更系統參數來校正任何偏差誤差。發明背景咼速數位時脈系統就電磁干擾（EMI)發射而言典型產生極咼雜訊，除非於結合此種時脈系統的設備設計階段採行某些特殊 >王意手段。一種可靠且低成本的降低EMI發射之方法係使用展頻時脈，例如揭示於美國專利第5 488,627及 5,631，920號。此等專利案揭示電路其中展頻頻率係使用可程式計數器以及藉記憶體電路儲存的資料變更。此等專利案5,488,627及5,631，920爲共同讓與且併述於此以供參考。美國專利申請案第〇9/169,110號（申請日1998年10月8曰）中’揭tf —種數位展頻時脈電路，其中時脈係經由使用隨機存取記憶體及多工器變成可變而於時脈電路準備正常運作之前接收初始化資料。該申請案名稱「可變展頻時脈」同樣讓與Lexmark國際公司，併述於此以供參考。雖然此等先前技術展頻時脈經常揭示或使用相位鎖定回路電路組構’但其它類型之頻率合成器電路也可製造成展頻時脈，包括相位鎖定回路電路及延遲鎖定回路電路。相位鎖定回路電路之一例係揭示於美國專利第5,〇79,519號，本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公复) Μ--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 1251980 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 延遲鎖定回路電路之一例係揭示於美國專利第5,771，264 號。先前可利用之展頻時脈產生器（SSCG)具有對電壓控制振蓋器增益、充電泵電流及被動組件値（有關相位鎖定回路電路）的設計敏感度。改良方式係經由修電路而自動或於電腦程式控制之下校正敏感參數。發明概述如此本發明之主要優點係提供一種展頻時脈產生器，其可自動補償被動組件値、電壓控制振盪器增益及充電泵電流疋變化可提供更爲準確且更低EMI發射的時脈電路。本發明之另一優點係提供一種展頻時脈產生器，其可使用基於微處理器之控制系統或純硬體邏輯控制系統補償vC〇增妓、充電泵電、流及被動組件値的變化。本發明之進一步優點係提供展頻時脈產生器其可自動補償VCO增益、充電果私成及被動組件値之變化，同時使用準確外部時脈來校準疾差偵測電路，該電路量測相位鎖定回路電路或其它頻率合成器系統的「峰」（或最大値）UP及DOWN信號。本發明之又另一優點係提供一種展頻時脈產生器其可於生產線環境下〃又走，且一旦冗成设定則將於顧客位置操作而補償 VCO增益、充電泵電流及被動組件値之初値，其中此等組件値可充分重複因而無需進一步於現場的設定或校準程序。 ^ 其它本發明之優點及新穎特色部分參照後文説明部分對業界人士於檢視後文説明將顯然自明或可藉實施本發明習 1 — — — — — — — — — —^ ·1111111 ^ « — — — — — — — I (請先閱讀背面之注意事項再填寫本頁) -5- 1251980 A7 B7 五、發明說明（3 ) 得。 (請先閱讀背面之注意事項再填寫本頁) 爲了達成前述及其它優點，根據本發明之一特徵方面，提供一種改良之展頻時脈產生器電路其自動補償電壓控制振盪器增益的變化及相位鎖定回路内部電路的充電泵電流以及被動組件値的變化。本發明可以類似方式應用至其它類型頻率合成器系統，該等系統與相位鎖定回路系統有若干類似性，包括具有類似相位鎖定回路UP及DOWN信號的信號之系統。較佳具體實施例中，相位頻率偵測器（PFD) 之UP及/或DOWN輸出係於某個時間監視而決定此等UP及 DOWN信號之「峰」（或最大値）脈衝寬度，以及於UP及 DOWN信號之脈衝寬度持續時間比較名目（或典型）數値決定誤差（若有）後，相位鎖定回路（PLL)系統係依據誤差信號的振幅及方向調整。若充電泵電流振幅約略相等，則僅需測量UP或DOWN信號之一。經濟部智慧財產局員工消費合作社印製 PLL增益參數特別VCO增益及充電泵電流之變化對PFD 輸出有顯著影響，故UP及DOWN信號之脈衝寬度沿展頻輪廓時頻率改變而變化。於輪廓之一部分，此等UP及DOWN 信號之「峰」（亦即最大値）脈衝寬度爲調變輪廓及PLL參數之函數。經由量測此等UP及DOWN信號之脈衝寬度且與脈衝寬度理論値比較，可決定以補償因數來補償此項誤差。經由調整電路之某些操作參數包括VCO增益、充電泵電流、回路濾、波値、表格數値及基數之任一者或任一種組合可實現自動補償架構。相位鎖定回路（PLL)電路爲本發明的基礎，其中電壓控 -6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1251980 經濟部智慧財產局員工消費合作社印製 A7 ________B7_.___ 五、發明說明（4 ) 制振盪器（VCO)之輸出被指向N分頻電路（偶爾也稱作N分頻計數器）以及此被N分頻電路的輸出被指向回相位頻率偵測器（PFD)作爲回授信號。參考信號較佳爲具有已知頻率之核爲準確時脈提供作爲PFD電路的其它輸出。此種參考信號本身可爲分頻信號具有系統時脈輸出頻率的一部分分量〇如業界人士眾所周知，PFD電路之輸出爲UP及DO WN誤差k號其爲經常於展頻時脈產生器輸出的脈衝，原因在於 N分頻電路將以週期性基礎蓄意被導入誤差於pFD的回授輸入。準確量測UP及DOWN信號之脈衝寬度讓本發明變成可行’原因在於脈衝寬度理論値比較脈衝寬度眞實値，而任何誤差的補償係基於此種準確量測。幸父佳展頻輪廓具有相對獨特的峰及谷，將產生對應誤差輪廓（亦即UP及DOWN Γ誤差」信號之脈衝寬度作圖曲線）也略微「有尖峰」。此等輪廓係經由對N導入不同値於N 分頻計數器形成及控制，其強迫vc〇發出新頻率或新相位’而發出新頻率或新相位係經由強迫PFD電路輸出up或 down脈衝給充電泵所引發。於較佳輪廓，有個不同時間間隔其連續引起VC〇發出新頻率，以及較佳側面圖可連續重複相同的128時間間隔。使用較佳或「目標」輪廓產生的頻率輪廓將由適當UP及D〇WN信號執行，仰及 DOWN、唬又具有其本身的誤差輪廓，再度具有I”時間間隔重複模式。當檢視較佳誤差輪廓時誤差輪廓峰（亦即正「峰」或負家標準（CNS)A4 x 297 公爱） ----I---------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 1251980 A7

經濟部智慧財產局員工消費合作社印製五、發明說明（5 ) 「峰」偶爾也稱作「谷」）相當分立。此外若電路參數的變化影響PLL電路因而未準確再現目標輪廓，則於正峰及負峰於UP及DOWN信號脈衝寬度將出現相當大的誤差。此乃於此等UP及DOWN信號脈衝寬度試圖捕捉誤差幅度的邏輯位置。除了於具有峰及谷之輪廓位置抽樣最大脈衝寬度外，恰於出現最大峰値及最小峰値（或稱「谷」）後的時間，眞實誤差輪廓也具有類似的與目標輪廓的極大偏差。雖然準確決定於輪廓内部之何處決定發生此種實質偏差位置比監視该#號於最大峰値更困難，但由誤差輪廓使用此種替代位置有某些優點，容後詳述。二不同具體實施例用於實施本發明極爲有用，第一例中，使用微處理器類型電路連同電腦程式控制被載入相位鎖足回路< N分頻計數器之！^値。另一較佳具體實旅例使用硬體邏輯而未使用微處理器或其它循序可程式裝置，但仍然可將N正確値循序置於N分頻計數器。兩種情況下，較佳使用大量邏輯閘及其它類型的數位電路，較佳於單一積體電路内部例如ASIC (特用積體電路）。ASIC是一種提供大量邏輯閘爲經濟的方式，甚至包括一帶有隨機存取記憶體之微處理器。使用處理電路（例如於ASIC内部建立的微處理器）之具體實施例中’處理電路之循序邏輯用以經由儲存於隨機存取記憶體（RAM)或唯讀記憶體（R〇M)的資料表檢索，表内容循序指向加法器電路（提供「基數」補償値），然後其内容 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公爱） · Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 1251980 A7 B7_;__ 五、發明說明（6 ) (請先閱讀背面之注意事項再填寫本頁) 載入N分頻計數器。藉此方式，處理電路完全即時控制N 値，而其又完全控制饋入PFD輸入的回授信號。如此又控制饋入充電泵的UP及DOWN信號，藉此控制饋入VCO的輸出電流幅度。於處理電路具體實施例中，較佳極爲穩定的時脈信號饋至多工器輸入。此外UP及DOWN信號也饋至相同多工器輸入。此等時脈、UP、及DOWN信號由多工器選擇性輸出至串聯延遲元件鏈，其可用於瞬間抽樣時脈信號時間或抽樣 UP或DOWN信號之一或二者的脈衝寬度，或延遲鏈可用來量測UP或DOWN信號之「峰」或最大脈衝寬度或時間經歷若干輪廓期間。於處理電路的控制之下，延遲鏈的輸出經分析且與於UP及DOWN信號之誤差輪廓之該位置的瞬間脈衝寬度理論値或尖峰脈衝寬度累進値之一作比較。經濟部智慧財產局員工消費合作社印製若對UP及DOWN信號實際量測得的脈衝寬度偏離於該側面圖内相同時間間隔的名目或目標脈衝寬度，則處理電路瞭解校正此種偏差需要的補償量，也瞭解提供此種補償的正確方向。然後充電泵電流可據此修改，或另外可修改 VCO增益。其中任一者可由處理電路直接修改及控制，但較佳控制相位鎖定回路之充電泵電流。至於進一步替代之道，回路濾波値可藉處理電路修改，或RAM之表格値可藉處理電路直接修改，或ROM之表格値可藉處理電路做不同選擇，或（最終）基數値可選擇性修改（若於RAM)。使用串聯延遲鏈乃本發明之一大特色，經由使用此種延遲鏈可廉價執行極爲準確的量測裝置俾決定UP及DOWN信 -9 - 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 1251980 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（7 ) 號的眞實脈衝寬度。由於較佳本發明電路之全部邏輯（或至少大4为邏輯）可含於ASIC (或其它積體電路），故相當可能眞實延遲元件就其實際傳播延遲時間而言並非極爲準確，但比較相同ASIC之一種此種延遲元件與另—延遲元件時此等延遲元件可能極爲符合一致。如業界人士已知，有不同方法可用以量測信號如㈣ DOWN信號之脈衝寬度或時脈信號之時間。例如使用高速多重振動器或振盪器電路可用一計數器來決定脈衝寬度或時間。另一種万法（圖中未顯示）將使用電阻器及電容器來於欲量測的脈衝之開始緣形成指數上升信號及抽樣且維持至欲量測脈衝結束。然後此輸出由類比至數位（a/d)轉換器讀取。放電電路於各次讀取後由電容器去除轉準備量測次-脈衝。也可增料値彳貞測器找出最大脈衝寬度。又另-種改良方式（圖中未顯示）係以電流源替代電阻器，電泥源將形成可以類似方式量測的線性遞增信號。須瞭解有其它方法可用以量親衝寬歧校正技料提高準確度。雖=佳延遲元件極爲準確，但本發明瞭解當使用康時不可此出現此種情況，但使用相對廉價的鞭或立它 2電路在權衡輕重下㈣用較鱗麵延料電路成本 :貝更馬重要。結果本發明藉由量測延遲線元件數目，其變更於-段極爲準確的晶體時脈期間㈣而定期校準延遲線兀件。經由使用多工器’時脈信號經由相同延送出^爲败D0WN信號，最終將提供价及〇〇糊脈衝寬度的極爲準確量測。口就（

--------------裝 (請先閱讀背面之注意事項再填寫本頁) t^J· --線·

本紙張尺度適財國國家標準（CNS)A4規格（210 X 297公羞1 1251980 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（8 ) 夕工器較佳輸出時脈信號經歷該時脈之至少一段時間，而此輸出信號將指向“延遲線元件。—旦對單—時脈期間作邏輯過渡的延遲元件眞實數目變成已知，該項資訊隨後用來決定此種延遲線元件（也稱作「延遲鏈」）之單一延遲元件的單一傳播延遲所需的眞實時間。一旦決定傳播延遲，間，多工器開始於若干輪廓期間輸出up信號，故信號之脈衝寬度可以延遲元件數目作單位量測。一旦對各延遲元件已知眞實傳播時間延遲，眞實脈衝寬度（以毫微秒表π)即刻變成已知。於決定眞實脈衝寬度後，多工器 k後對若干輪廓輸出DOWN信號給延遲鏈。於DOWN脈衝寬度期間作邏輯過渡的延遲線元件數目將變成已知，此即刻轉成時間單位，因而提供down信號的眞實脈衝寬度 (以毫微秒表示）。如前述，一旦瞭解UP及DOWN信號的眞實脈衝寬度，此等物理量比較名目（或目標）輪廓之脈衝寬度理論値。眞實 UP及DOWN脈衝寬度比較名目或典型類似脈衝寬度之偏差隨後藉處理電路用作爲誤差資訊來提供充電系電流的正確補償。依據本發明之特殊實務之設計辦法而定，•聯延遲元件可用來偵測瞬間UP及DOWN脈衝寬度，或偵測以特定輪廓之「峰」UP及DOWN脈衝寬度。此外若速度極爲重要，則可使用多條延遲鏈，因此各信號（亦即時脈、UP及 DOWN信號）可'送至分開各條延遲鏈，因而免除多工器的需求。可能犧牲某種準確度，原因在於UP及DOWN延遲鏈無法藉時脈直接校準。 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------- ^ illllll^i — — —--- (請先閱讀背面之注意事項再填寫本頁) 1251980 經濟部智慧財產局員工消費合作社印製位於於間 A7 五、發明說明（9 ) 當使用非處理電路解決之道執行本發明時，用來控制N分頻計數器値，也接收來自延遲鍵資料恶機器決定PLL增益控制的適當補償，例如控制充電^用以 VCO增益。此種所謂的「全電子解決之道」中，\包成或料較佳儲存於三個分開暫存器，該等暫存器可保^遲鏈資進制數目。第一暫存器保有UIMt號資料，第二暫一有D〇WN信號資料以及第三暫存器保有外部時脈資^詻，四暫存器較佳用以對UP及DOWN信脈衝之一保有「目面罘或「典型」峰時間，如根據目前邏輯狀態機器之執行^ ^ 般。邏輯狀態機器之方法細節將討論於後文較佳具體實施例之詳細説明。、且、當以處理電路（例如微處理器）執行本發明時，較佳使用電腦程式分析時脈資料、UP脈衝寬度資料及down脈衝寬度資料。於今日可取得的習知微處理器，要求循序電腦程式’原因在於典型微處理器係以循序方式執行，但若有所需也可使用並聯處理電路。電腦程式之範例細節揭示於後文較佳具體實施例之詳細説明。本發明之替代實務係以「人工模式」例設定展頻時脈產生器’其中展頻時脈產生器係於生產線設定站測試，因而決足VCO增益、充電泵電流及被動組件値（亦即使用相鎖定回路電路執行時）之初値。此種替代操作方法可用相位鎖定回路參數，可充分重複因而單一設定操作即可該產品的隨後壽命包括於客户所在位置現場操作使用時皆維持有效。 12- 本紙張尺度適用中國國家標準（CNS)A4規格（2ΐθ X 297公釐） --------------^--------^----II--•線 (請先閲讀背面之注意事項再填寫本頁) 1251980

五、發明說明（1〇經濟部智慧財產局員工消費合作社印製田本發月之另一實務係以前述「自動模式」操作展頻時脈產生器’但相位鎖定回路參數之量測以及關聯的校準僅以極爲非頻繁的時間間隔發生。此點可用於由下述組件製成的展頻時脈產生器電路，該等組件之參數可充分重複因此僅需於極爲長的時間間，隔才作校準（例如每月一次或每年一次，舉例）。本發明之其^優點對業界人士由後文説明及附圖將顯然自明，其巾以執行本發明之最佳模式之_説明及顯示本發明之較佳具體實施例。本發明可以不同具體實施例實施，其若干細節可以多種顯然易知之方式修改而未悖離本發明之範圍。如此附圖及説明將僅視爲舉例説明性質而非限制性。圖式之簡單説明結合構成本説明書部分之附圖舉例説明本發明之若干特徵，且連同説明及申請專利範圍用來解説本發明的原理。附圖中：圖1爲具有N分頻計數器之先前技術相位鎖定回路電路之方塊圖，該計數器隨時間之經過對N改變其數値。圖2爲時序圖顯示圖i揭示之電路之若干信號之關係。圖3爲使用根據本發明原理構成的相位鎖定回路之展頻時脈產生器電路之方塊圖。〃圖4爲圖1之展頻時脈產生器電路之方塊圖，以及此外顯示根據本發明之原理組構的多工器及延遲鏈電路以及處^ 電路。 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） II--------裝！ 1 訂！！線 (請先閲讀背面之注意事項再填寫本頁) 1251980 A7 ? _____ B7 五、發明說明（11 ) 圖5爲用於圖4電路之串聯延遲鏈之第一具體實施例之示意圖。 (請先閱讀背面之注意事項再填寫本頁) 圖6爲用於圖4電路之串聯延遲鏈之第二具體實施例之示意圖。圖7爲用於圖4電路之事聯延遲鏈之第三具體實施例之示意圖。圖8爲展頻時脈產生器之較佳模擬輪廓之線圖。圖9爲用於本發明且根據圖8之較佳輪廓之展頻時脈產生器電路之UP及DOWN信號之誤差輪廓之線圖。圖10爲根據本發明之原理組構的使用邏輯狀態機器替代微處理器之全電子解決之道之方塊圖。圖11-14爲藉圖10之邏輯狀態機器執行的功能步驟之流程圖。圖15爲線圖顯示使用正弦調變之展頻時脈產生器之up及 DOWN信號之誤差輪廓。圖16爲圖15之部分線圖，放大以求清晰。較佳具體實施例之詳細説明經濟部智慧財產局員工消費合作社印製現在將對本發明之較佳具體實施例做細節説明，其範例舉例説明於附圖，其中類似編號指示各視圖的相同元件。現在參照附圖，圖1説明先前技術已知之習知相位鎖定回路（PLL)，概略以參考編號10表示。於20之參考信號指向相位頻率偵測器（PFD) 22的輸入，其也具有第二「回授」輸入於40。PFD 22輸出二信號分別稱作UP及DOWN信號於參考編號24及26，信號連結至充電泵28的輸入。 -14· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7

1251980 經濟部智慧財產局員工消費合作社印製充電泵電流爲輸出於30，且導向回路濾波器μ，於繼續發送至電壓控制振盪器（VCO) 34之前調理信號。vc〇 34 的輸出爲頻率信號其係與於30之充電泵的輸出電壓呈比例。VCO 34之輸出36係指向N分頻電路38，也稱作「贝計數器」，於接受N輸入脈衝之累進總數後將輸出一脈衝。 N計數器38之輸出係指向PFD 22的輸入作爲回授信號4〇。计數器38之N値保持丨亙定，則PLL電路1 〇作爲標準相位鎖定回路。但用於本發明，N計數器38之汉値隨時間改 ’結果於圖1於38説明的方塊載有標示n⑴，表示n値隨時間改變。如先前技術已知，此種N變因可藉由某型處理電路（例如於微處理器控制下）控制，或可由未含中央處理單元之硬體邏輯電路控制。圖2顯示可用於圖1相位鎖定回路之若干信號之波形圖。圖2中’參考信號（REF) 20，回授信號（FB) 40，UP信號24及DOWNk號26顯示爲沿垂直轴或γ轴相對於時間（沿水平軸或X軸）之電壓信號。圖2之線圖主要係舉例説明先前技術PLL電路10之UP及DOWN信號24及26的產生。始於沿X軸之時間記號50，參考信號20於60做正變遷，以及回授信號40於70做類似的正變遷。因於及的變遷二者實質上同時（亦即於時間記號5〇)發生，故於UP或 DOWN信號24及26並無邏輯變遷。於沿X軸之時間記號 51，參考及回授信號20及4〇做負邏輯變遷返回邏輯〇。於次一時間記號52，回授信號40於72做正邏輯變遷由邏輯0至邏輯1，其發生於參考信號2〇於63做次一邏輯1變遷 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I-11 «I · 1111· — II 一 ·0, · 11 ϋ 1 1111 . (請先閲讀背面之注意事項再填寫本頁) 1251980

五、發明說明（13 ) 經濟部智慧財產局員工消費合作社印製 (亦即於時間記號53)之前。以相位鎖定回路之專門用詞説明，相位頻率偵測器22現在獲得結論爲vc〇操作太快，原因在於VCO的有效輸出脈衝（變成回授信號4〇)太早到達，其到達時間係在63之參考信號的正變遷之前。結果PFD 22 知產生DOWN脈衝（亦即「減慢」vc〇)，如於圖2，d〇wn 信號線圖於92及93之邏輯變遷所見。於圖2實例，參考信號及回授信號於時間記號μ做負變遷，然後二信號於時間記號55大致同時做正邏輯變遷。結果於時間記號55並無UP或DOWN信號變遷。於時間記號 56,參考及回授信號二者再度做負邏輯變遷。於圖2實例，參考信號2〇於π做正邏輯變遷，但回授信號40未做次一正邏輯變遷直到稍後時間78。因參考信號邏輯變遷67係出現於時間記號57，時間記號57比次一時間記號58 (回授信號於78做邏輯變遷）稍早，故於時間記號” UP脈衝將由PFD 22產生。此顯示於圖2，此處up信號24於 8 7受遷至邏輯1，保持於高邏輯位準直到於$ 8做負邏輯變遷至邏輯0爲止。參考信號及回授信號大致同時於時間記號59做負邏輯變遷。現在參照圖3，相位鎖定回路電路ι〇〇類似圖1説明係由 PFD 122 ’充電泵128回路濾波器132，VCO 134及N計數器 138組成。PFD於124有UP輸出，於126有DOWN輸出。充電泵輸出係於130，VCO輸出（以及主電路頻率輸出）説明於 136。N计數器138之輸出顯示於140，也表示輸送至pfd 1 22的回授輸入信號。此種PFD 122的參考輸入顯示於 -16- (請先閱讀背面之注意事項再填寫本頁) ‘裝 • 1 1 ϋ ----訂---------線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1251980

五、發明說明（η) 經濟部智慧財產局員工消費合作社印製 120 ο 極爲準確的外部晶體或振盪器電路設置於丨1〇，其有一輸出於112可驅動入Μ計數器114。Μ計數器114的輸出提供參考信號120給PFD 122。於範例電路中，外部晶體/振盪器110輸出48百萬赫頻率，如前述其爲極爲準確的頻率來源，就重複性以及就眞實時間長度而言皆極爲準確^例如若Μ値等於10，則Μ計數器114之輸出頻率12〇爲48百萬赫0 於操作中，PLL對即時改變的^^計數器138改變於136的輸出頻率作爲Ν値。此型電路操作之細節説明述於美國專利第5,488,627及5,631，920號，其如前述爲共通讓與且併述於此以供參考。、本發明中，時脈信號112，UP信號124及D0WN信號126 全部提供給多工器作爲輸入，將參照圖4説明其進一步細節。此外，控制器電路（容後詳述）提供輸出信號192，其可控制充電泵電流。須瞭解控制器容易控制vc〇 134增益而非充電泵電流增益，但較佳充電泵電流作爲本發明之控制處理變數，原因在於充電泵電流的改變可更快速而未^ 成PLL電路之VCO部分順利操作的任何不穩定。雖然可控制VCO的增益，但須瞭解充電泵電流的控制大致對輸出頻率於136具有相同整體效果。進一步須瞭解相位鎖定回路以外的其它類型頻率合成器電路可用於獲得根據本發明之原理之優點。 Ν計數器138之輸出14〇也指向位址計數器15〇。位置計數 ______ -17- 本紙張尺度適用中國國家標準（CNS)A4規格（21G χ 297公 ---------— 1« ^--------^------— — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251980 A7 -------— B7 ___-__ 五、發明說明（15 ) 斋150含有指標器型資訊其載於位址匯流排i52，表示於展頻時脈產生备之預足輪廓的特定位置或所在。本發明之較佳具體實施例中，展頻時脈產生器之輪廓具有圖8所示外形，表π 50百萬赫的模擬輪廓，偏差爲+〇/_3 75%。於圖8 目標輪廓顯示於402,其時間標示於4〇6，其中一週期時間、、、勺32微#。此段期間4〇6含有128個不同的時間間隔其各自具有輸出信號136的特定目標頻率。於此等時間間隔之特定間隔期間，目標頻率保持怪定。但當前進至輪廊之次一時間間隔時，頻率將於PLL電路的控制之下使用載於^^計數器138的新N値上下改變。一旦達成整個輪廓，圖樣重複，如圖8於4〇8相同時間之輪廓顯示。表154於圖3顯示爲硬體方塊圖，但此表表示於RAM (隨機存取記憶體）或ROM (唯讀記憶體）的記憶體位址。較佳胆：貝施.例中’表154含有足夠維持四位元數値例如〇至$ 之Z fe體位址，此値表示將載於N計數器138之N値變化。表1541輸出資料將沿資料匯流排156被導引入加法器電路 158。加法器158之另一資料輸入爲衍生自「基數」之另一貝料匯冼排162，依據系統設計者偏好而定其爲儲存於RAM或ROM的數値。例如基數數値等於24,表154含有〇_5範圍之數値。此等數目藉加法器158加在一起，其輸出爲24-29範圍之數値，藉資料匯流排164呈現給N計數器138。本例中，N之有效値爲24-29 (含）之範圍，提供對輪廓要求的變化，如圖8所見。須記住於N計數器〗38之輸出之尺値變化將造成充電泵 -------------—裝--------訂---------線 C請先閱讀背面之注咅？事項再填寫本頁) -18-

五、發明說明（16 ) 128接收UP信號12md〇Wn信號126，如此改變則】頻率輸出。 ' 若基數160及表154之値係儲存於RAM或其它類型之可程式暫存器，則系統控制器視需要將新値載入表154及基數記憶體：址160。但一旦設定系統，則無需再載入新値，除非有若干組成參數由於組件劣化或由於某種類型的環境條件而遠超過正常範圍，否則無需載人新値。若發生該種情況，控制器將透過信號線194載人新基數⑽，如此改變 N之基^數値，（藉加法器158)加至正在沿資料匯流排156輸出的衣値。此外，因表値本身可改變（假設表154駐在

Ram)，則數値的較大變化也易於控制器19〇 (圖句控制之下透過k號線194將新値載入表154方便地實施。若表154儲存於R〇M (本發明之較佳具體實施例），則表値循序載入加法器158，一旦加至基數16〇最終變成贝値。此種情況下，基數16〇儲存於R〇M，但另外也可方便地儲存於RAM故基數於需要”値之不同範圍的情況下（由於環境改交或組成値劣化等）可變更。此較佳具體實施例中（其中表154駐在R〇M)，較佳充電泵電流係由控制器190透過信號線1 92控制。位址計數器150具有輸出於17〇，當解碼全部儲存於位址计數器1 50的位址中之一特殊預定位址時變成活化。此種信號170也送至控制器19〇指示何時特定輪廓位置已經沿位址匯流排152輸出，以及作爲一特殊單一位址的解碼器。此種仏唬170較佳用以通知控制器19〇有關特殊情況，例如 _ 19 - 本紙張尺賴财關 1251980 A7 ----------- -^_ 五、發明說明（17 ) 何時於輪廊特殊時間間隔已經到達，俾執行UP或down信唬（脈衝寬度時間量測，或校準一時序量測電路，容後詳述。現在參照圖4 ’圖3之相位鎖定回路電路100於圖4稱作「PLL万塊」1〇〇。於圖4，晶體/振盪器11〇將其時脈信號於112輸出PLL方塊100。多工器18〇説明爲接收來自ριχ方塊100的輸出信號，包括時脈112，UP信號124及DOWN信號126。多工器180也接收得自控制器19〇的「選擇」信號 530。PLL方塊1〇〇也有輸出信號於136，其爲主要可變頻輸出“號其變成展頻時脈信號。多工器180輸出信號於182，其爲於輸入II，12或13作爲輸入信號之一的信號，如圖4所示。輸入信號之一連結至多工备輸出的決定將參照圖5-7之電路説明討論進一步細節。如圖4可知，來自多工器18〇之輸出信號ι82指向「鏈輸入」，鏈輸入爲延遲鏈2〇〇的一部分，容後參照圖5_7説明。控制器190較佳包含微處理器或其它類型積體電路，其含有中央處理單元例如微處理器或ASIC (特用積體電路）其含有微處理器單元。但控制器190也包含固定硬體邏輯逆路，其含有足夠邏輯閘因而主要係作爲循序狀態機器，也可以足夠智慧載入新値至表而控制輪廓，進一步可載入新基數至PLL方塊1〇〇，其隨後將基數加至表產生的數目故結果被送至計數器如N計數器13 8。此種狀態機器亦控制充電泵或VCO增益，附帶有或無控制表或基數。此種非處 -20 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

I --------訂·-------I 經濟部智慧財產局員工消費合作社印製 A7 1251980 B7 ____ 五、發明說明（18 ) 理器控制邏輯於此處也稱作「全電子解決之道」，但微處理器電路確實也含有電子裝置。參照圖4，控制器190接收某些輸入信號且基於輸入信號的分析進行某些功能，而與其内部電路係基於微處理器或「全電子解決之道」無關。延遲鏈200輸出一或多個「延遲鏈輸出」信號於184，輸入至控制器190。延遲鏈輸出184通常包含由大量正反器輸出產生的多個並聯信號，其中對延遲鏈2〇〇之各延遲元件有單一正反器。將參照圖5説明進一步細節。控制器19〇決足何種信號係使用輸出信號53〇由多工器18〇輸出，使用「復置」輸出信號186及Γ模式」信號188控制延遲鏈 200，也控制PLL方塊1〇〇的某些參數。輸入多工器180之選擇信號530包含全電子解決之道電路來自控制器190的硬體輸出，其中狀態機器決定此信號値。當然其數値將決定三個輸入II，12或13中之何者將指向多工器180的輸出。若控制器19〇包括中央處理單元（例如，處理器），則較佳此種選擇信號530並非微處理器與多工器180的選擇輸入間之眞實硬體輸入線，反而較佳多工。有可定址暫存器其可由處理電路（亦即控制器丨透過某型資料線或資料匯流排載入。、信號192及194由控制器190輸出，且如前逑信號⑼可直接改變无電录128的電流，當然須假定充電泵128具有可基於輸入信號程式規劃的充電電流。替代之道係使用信號 =4,匕虎194可由㈣器⑽用以將不同數倍載入表⑸及基數⑽。當然此種情況係假定表154及基數⑽包含可修 (請先閱讀背面之注意事項再填寫本頁) 丨褒------ 訂---------線經濟部智慧財產局員工消費合作社印製 -21 - A7 1251980 B7 五、發明說明（19 ) (請先閱讀背面之注意事項再填寫本頁) 改的記憶體元件例如RAM或暫存器。於本發明之較佳具體見施例，表1 54包含R〇M，若有所需，控制器1 90可透過信號1 92直接介面而變更充電泵丨28的電流。現在參照圖5，「簡單」延遲鏈200説明爲包含多個串聯延遲元件211-216，各自有一個d正反器221-226。各正反器有一輸出仏號亦即信號231-236，延遲元件、正反器及正反斋輸出信號組合包含延遲階段，以參考編號2〇1-2〇6 表不。如圖5可知，延遲鏈2〇〇之輸入爲多工器18〇之輸出 182’但於圖5指示爲UP信號。實際上唯有於多工器18〇已經將其12輸入交換爲輸出時，此種up信號之出現於輸出 182 〇經濟部智慧財產局員工消費合作社印製如圖5指示除了用於本發明之附圖説明的6個延遲階段 201-206外’有無數更多個延遲階段。圖9説明up及DOWN 信號124及126之脈衝寬度時序之典型「誤差輪廓」的線圖，可知此等信號之最大脈衝寬度略大於4〇毫微秒。圖9 也説明典型脈衝寬度隨組成參數之變異而改變之例，故重要地對「典型」（或名目）脈衝寬度値有比較所需遠更大量的延遲元件。本發明之較佳具體實施例中，延遲元件21 ^ 21 6選擇具有每個延遲元件之傳播延遲約1毫微秒，因此對一「典型」最大脈衝寬度，設計者僅須含括約43或44延遲階段。但實際上須含括至少3倍誤差因數，需要超過13 〇個延遲階段，爲了做保守設計可加上小誤差因數，如此將總延遲階段調整至約1 50。而此乃Γ典型」脈衝寬度僅約40 毫微秒的保守設計！ -22- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐）經濟部智慧財產局員工消費合作社印製 1251980 A7 -〜~^ ___Β7 - --- - 1 · 五、發明說明（2〇 ) 口果了知爲了實施延遲鍵200需要大量邏輯閘，當加入木些複雜程度時每個階段的閘數更增高，參見圖6及7。回頭參照圖5 ’當UP信號傳播通過延遲元件211-216之各元件時’對應正反器221-216具有其Q輸出設定於序列邏輯 1 ’始於輸出231且傳播通過輸出236且超過。up信號於182 之脈衝寬度愈長，則愈多延遲階段2〇1_2〇6 (等）具有其正反咨Q輸出設定爲邏輯1。正反器221-226 (等）各自包括一「清除」輸入，其連結至來自控制器190之「復置」輸出 L號1 86 ’也包括一時脈輸入其連結至系統的反相時脈信號。延遲鏈200表示相當簡單的偵測電路用以偵測up或 OWNk號的脈衝寬度’且將僅對最晚近的此種已經呈現給延遲鏈電路200的UP或DOWN信號儲存資料。可能需要偵測UP彳㊁號之取大脈衝寬度經歷若干輪廓的連續時間間隔，以及決定此等脈衝寬度之最大値或「峰」値。圖6所不電路可提供此項功能，經由增加〇R閘271，一旦正反器 281之Q輸出於291變遷至邏輯1時，致使「D」輸入維持於邏輯1。因各延遲階段251 ’ 252等含有延遲元件如261，關聯之正反器281及OR閘271，對圖6之整個延遲鏈250而言，各延遲階段可「記憶」正反器之Q輸出之邏輯1變遷。若號於1 82之脈衝寬度例如持續時間爲40毫微秒，則約4〇延遲階段變遷至邏輯1。例如若次一 UP信號脈衝寬度之維持時間爲41毫微秒，則約41延遲階段設定爲邏輯1，矣一& -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 --------線 A7 1251980 五、發明說明（21 ) 車父先前發生於延遲階段現在有一額外延遲階段變遷至邏輯 1 °例如若次一 UP信號脈衝寬度持續時間僅35毫微秒，則右典「峰」記憶體電路，則僅3 5延遲階段設定爲邏輯1 ; 但因OR閘含括於圖6，故此等3 5延遲元件已經設定爲邏輯 1 ’且將維持更長的更早期脈衝寬度時間致使41延遲元件设足爲邏輯1。結果此種延遲鏈電路250將記憶最長時間 UP信號脈衝寬度。因車父佳具體實施例使用ASIC對全部延遲階段形成延遲元件’故各個延遲元件之眞正傳播延遲將非準確1毫微秒，反而可能有若干其它時間偏離1毫微秒目標的某個百分比。有鐘於使用ASIC邏輯元件之此種微小缺點，較佳校準延遲鏈，其可使用圖7所示電路完成。線於圖7，多工器180之輸出182係指向延遲元件36〇,其提供數毫微秒延遲，雖然並非極爲準確但至少具有可重複性。此種延遲階段360若含括於電路300不合所需則可去除。但若試圖量測UP及DOWN信號的最大或「峰」脈衝寬度，則含括此種延遲元件360極爲有利，其延遲時間约1〇至20毫微秒，如此節省等數延遲階段（例如圖7之延遲元件 301及3〇2)。須注意延遲元件36〇之傳播時間不可比欲量測的最短脈衝更長。一旦時脈#號呈現給延遲階段360，於該階段的傳播延遲時間後，時脈信號呈現給延遲鏈30〇，始於第一延遲元件311，然後繼續至次一延遲元件312等。經由使用〇&閘 32i，關聯D正反器331之卩輸出351將閃鎖至邏輯〗直到控 -24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 1251980 五、發明說明（22 ) 制器190送出「清除」或「復置」信號ι86爲止。另外，可送出「权準」信號也復置或清除延遲鏈3〇〇的全部正反器。此種於532的反向形式的校準信號送至and閘341，其 _聯包括OR閘321的閂鎖電路。此外，排它〇尺閘364也含括用以接收反向校準信號（也稱作NOT校準信號）532。當延遲鏈300試圖找出UP或DOWN信號的最大（或♦)脈衝寬度時’或換f之其正在「累加」資料時。NOT校準信號 532設定爲邏輯1。於實際校準作業期間，Ν〇τ校準信號 532設定爲邏輯〇，表示延遲鏈300未累加任何資料，時脈信號呈現給延遲階段360。此種N0T校準信號532就「模’ 式」信號1 88而言爲邏輯反向信號，其於圖4顯示爲來自控制器190的輸出。 · 排它OR閘364交換時脈（或其它脈衝信號）的何緣相對於延遲鏈300之D正反器例如正反器331之作業作爲觸發器。如同前述延遲鍵電路200及250,各D正反器具有清除輸入連結至復置信號186，也有反向時脈輸入。經由使用全部閘及延遲階段301，可見延遲鏈300可作爲峰偵、測電路或作爲「簡單」偵測電路（不累加由一週期至次一週期的脈衝寬度資料）。此外，現在可知對各延遲階段要求若干邏輯閘，需要遠超過1，000邏輯閘來提供至少15〇階段的延遲鏈。鑑於該事實，需要使用不同輪靡的時間間隔來決定 UJP或DOWN脈衝寬度誤差，容後詳述。現在參照圖8,説明模擬目標輪廓及實際輪靡的線圖表示4〇〇。模擬（或預定）目標輪廓以曲線4〇2表示，而實際展 . --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25-

五、發明說明（23 ) 1251980 肩輪鄺則以相當据齒狀曲線404顯*。如前文討論，舉你死明之輪廓爲展頻時脈產生器之較佳具體實施例，介於 8·25百萬赫及5G百萬赫間運作，就電磁干擾發射而言呈現極低雜訊。圖8所示第-時間通常以參考編號咖表示，始於最低典 (線約48.25百萬赫），然後向上移動至約5〇〇〇百萬赫之瑕南峰，然後於此段時間4〇6、结束時快速落回最低谷約 4:25百萬赫。次一期間標示爲參考編號408重複相同模式’只*系統時脈希望於此種頻率範園執行則繼續此種模式。各輪廓時間（例如時間4〇6)要求約U微秒，各段時間利用128個不同時間間隔，對各時間間隔，n計數器138之 N値維持恆定。到達一時間間隔的終點，n値改變，或另外，充電泵電流幅度可由來自控制器19〇的信號192變更。但於較佳具體實施例，位址計數器15〇查表154的不同表 I，然後提供N計數器138的新N値。鑑於各段時間有128個時間間隔，故各間隔於25〇毫微秒。每個調變期至多總計128 up* D〇WN脈衝。當相位鎖足回路電路試圖以最快速移位vc〇 134的頻率輸出時，預期UP或DOWN脈衝之最寬脈衝寬度及最大數目將出現於時間間隔的起點。現在參照圖9，提供線圖410對PFD m產生的UP或 down脈衝之脈衝寬度顯示典型及土 30%容差値。如圖ς 可知’ 「典型」線圖412具有UP或DOWN信號之脈衝寬度的最大或「峰」値極爲接近（亦即恰在前方）圖8模擬目標 -26 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------------ --------訂--------I ' , (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251980 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（24 ) 曲線402之「峰」最大或最小頻率値。如此表示當頻率遞增時突然開始遞減（亦即曲線4〇2斜率有顯著變化）時，up 或DOWN脈衝寬度之幅度有重大改變，此須出現於線圖 41〇<「誤差輪廓」時間間隔64之前。由於頻率已經遞增而根據目標輪廓突然想要開始遞減（亦即由於眞實展頻輪廓曲線404試圖模擬預定目標輪廓曲線4〇2)，pDF電路122 開始於126輸出DOWN脈衝給充電泵128。DOWN脈衝的最高維持時間約42或43亳微秒。出現於圖8模擬輪廓曲線402 之期間之約略半途。當目標曲線402出現最小「谷」値時，頻率已經遞減而哭然開始相當哭兀地增高。出現此種情況時，pFD電路 122開始透過充電泵128輸出UP脈衝於124。於圖9指示約略於時間間隔127或128，UP脈衝寬度約40毫微秒（於線圖410 顯示爲-40毫微秒）。、於線圖410 ’曲線414表示當有效PLL參數增益比典型增益低約30%時，跨側面圖各時間間隔之脈衝寬度時序。當有效PLL·參數增益提高至高於典型値約3〇%時，曲線416爲 UP及D Ο WN脈衝寬度之作圖。於第一正「峰」，出現於時間間隔64前不久的最大脈衝寬度，典型曲線412與土 3〇0/〇容差曲線41 6及414間之誤差差異幅度相當大。於線圖 410，典型曲線412與-30%曲線414間的誤差標示爲「E1」。典型曲線412與+30%曲線416間的誤差差異標示爲「E2」。此型E1及E2誤差差異樣式於次一側面圖中重複，於圖9可見接近時間間隔190。 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 1251980 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25 ) 經由使用圖7所示延遲鏈，可相當簡單偵測「峰^」脈衝，其不僅儲存UP或DOWN信號的最大脈衝寬度，同時也可藉系統時脈校準，故對脈衝寬度可量測眞實時間長度 (即時量測）。因此D0WN信號之（眞實）最大脈衝寬度量測値比較預定典型値約42或43毫微秒。 E1或E2之誤差偏差幅度愈大，則須對充電泵電流或n計數叩13 8之N値所做杈正愈大。如前述，較佳藉系統控制器190提供的信號192控制充電泵電流幅度。處理電路或提供狀悲機器的「全電子解決之道」（參考圖1〇)可自動改變充電泵電流因而減小於適當方向的誤差達適當幅度，如此補償PLL電路之電子電路之任何組成偏差。重要地須在該側面圖中選擇一個時間間隔，其提供典型疾差輪靡曲線與容差曲線間的相對較大誤差，故相對容易 1測及補償典型値的操作誤差。雖然可使用於（128時間間隔）約63或64時間間隔附近的「峰」値且相當簡單偵測，但對UP及DOWN信號量測此種「峰」脈衝寬度値需要極長延遲鏈，具有多個延遲階段閘，如前文討論。 4藍於需要長延遲鏈來量測up及down信號的最大（累進）脈衝寬度’故選擇線圖41〇誤差曲線的一部分其對UP及 DOWN脈衝具有較短時間有某種效果，同時仍然提供典型曲線與容差曲線間足夠誤差差異（假設於線圖41〇可找到此種位置）°結果典型曲線與容差曲線間於時間間隔128有顯著疾差偏差’此誤差於圖9顯示爲Γ E3」及「E4」，出現於恰在展頻側面圖曲線由遞減頻率改變成遞增頻率（亦即 -28- 本紙張尺度·巾關緖準^IIi^210 x 297公爱） -----------丨—裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7

於目標輪廓曲線斜率出現顯著差異之處）出現於約32微秒 2間記號（圖9實例）。此外具有類似誤差偏差的「鏡像」集合發生於時間間隔64附近(於圖9)，其中約相同誤差幅、見/、型曲線與谷差曲線間，但方向相反（亦即沿此泉圖的γ軸）—及E4型誤差偏差也於次一侧面圖重複（例如於圖9之側面圖時間間隔192及256附近）。隹乂「峰」（或最大）脈衝寬度無法用作爲找到誤差E3及 E4的標準，但可使用遠更短的延遲鏈，原因在於典型脈衝寬度時間於側面圖上之此時間間隔係少於1〇毫微秒。由線圖4U)可知-30%曲線414具有約+1〇毫微秒之値，而-3〇%曲線具有約_18毫微秒之値（記住時間爲絕對値，線圖上的正値及負値僅爲相對時序値，此處d〇wn爲正 u 負號）。經濟部智慧財產局員工消費合作社印製 1251980 若抽樣電路僅用於瞬間模式，128時間間隔（本例）經常用於選定UP或D0WN信號的量測i，則可找到實質誤差信號用以自動補償PLL參數增益的變化。此種情況下，可使用圖5之延遲鏈2〇〇。另外，可使用圖了之延遲鏈3⑼，但不希望含括於輸入的OR閘321至〇正反器331，因而變成瞬間量測電路而非脈衝寬度時間的「峰」量測電路。現在參ik圖10 ’控制器之「全電子解決之道」具體實施例通常標示爲參考編號·。指示目前輪廓位置的信號（亦即圖8輪廓内部時間間隔）提供給計數器致能電路5〇4作爲輸入於502。邏輯狀態機器52〇控制計數器致能電路5〇4且大致通知計數器何時開始，原'因在於不希望在系統嘗試控 _ -29- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐

I .— (請先閱讀背面之注意事項再填寫本頁) •線. A7 1251980 五、發明說明（27 制PLL屯路增姑的同時嘗試量測信號的脈衝寬度。計數器致能電路504的輸出供給解碼器電路5〇6，其又提七、鈿出、.Ό夕工态於530，此種信號530用以選擇多工器的何者輸入欲連結至其輸出。此外解碼器506輸出三分開致能線，以—組標示於508其致能暫存器「R1」於511，rR2」於512及Γ R3」於513。模式控制乜號532也由解碼器5〇6輸出，此種信號於圖7 用以校準延遲鏈300，或以累進模式作量測找出UP信號或 DOW恥號的最大或「導」脈衝寬度。模式控制信號切頌似圖杈式信號188。此外，輪廓位置信號5〇2類似圖4 之輪廓位置信號170。來自延遲鏈300之資料供給暫存器R1，以及们作爲信號 51〇。延遲鏈資料510係呈相當長的數位（或二進制）信號，指示於UP脈衝、D0WN脈衝或時脈期間有多少延遲元件 3 01，302等做邏輯變遷。於適當時間，延遲鏈資料供給暫存器R1於51卜此係用於圖3之UP信號124。當其對欲量測 =UP脈衝爲適合時，多工器18〇將選擇衝輸入（圖4 i2) 指向其輸出，以及輸出信號182將輸入延遲鏈3〇〇。來自延遲鏈的輸出資料將指向暫存器511_513，但同時解碼器5〇6 將致能508之適當線允許暫存器R1接收此延遲鏈資料。此時另二暫存器义2及R3資料未累進（原因在於其未被致能）。當適合量測DOWN脈衝時，多工器ι8〇將選定其13輸出接受DOWN信號於126，且於圖4之信號182輸出。此將供給 -30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------—裝--------訂---------線丨 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合社印製 A7 1251980 Β7_；__ 五、發明說明（28 ) (請先閱讀背面之注音？事項再填寫本頁) 延遲鏈300(於延遲閘360)，故延遲鏈資料510係由有關延遲鏈300之延遲元件301，302等之數目相關數位（或二進制）資料組成，延遲鏈300於DOWN信號126之脈衝期間做邏輯變遷。同時解碼器電路506將致能R2暫存器透過致能線5〇8接收此種資料。當適合接收來自延遲鏈的時脈資訊時，多工器1 8〇將提供輸入信號於其輸入n欲導向其於182的輸出，然後輸出提供給延遲鏈300之輸入於圖7之第一延遲閘360。然後於 5 10之延遲鏈資料供給暫存器R3，同時解碼器電路5〇6將透過其於5〇8的致能線致能暫存器r3。載入暫存器Rl，R2及R3之數位或二進制資料形式提供如下表# 1 ·· 表#1 llllllllllllllllllllllllllll〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇〇lllllll=UP=：Rl 111111111111111111111111100000000000000000000000001111111=d〇wN=：R2 111110000011111000001111100000111110000011111000001111100+αΧ=Κ3 R4含有UP及/或DOWN之參考時脈目標時間帶有容差。註：第一組於R1之接續二進制1表示於延遲階段之UP之「峰」長度。經濟部智慧財產局員工消費合作社印製第一組於R2之接續二進制1表示於延遲階段之D〇WNi「+」長度。第四暫存器「R4」示於圖10於514。此一暫存器含有Up 及DOWN信號之Γ目標」（或典型）最大（或「峰」）脈衝寬度時間，也包括預期的容差。此項資訊可呈兩種不同形式：（1) 一中心目標時間帶有正及負偏差或容差，或（2)上 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 1251980 五、發明說明（29 ) 限容差及下限容差。較佳具體實施例中，以帶有正及負偏差之中心目標時間爲佳。 (請先閱讀背面之注意事項再填寫本頁) 於適當時間（將就圖11-14之流程圖説明），含於暫存器 5 11-5 14之資料實質同時傳送至邏輯狀態機器520。於邏輯狀態機器520分析此項資料後，使用邏輯狀態機器520輸出的增益控制信號於534對PLL增益做調整，此種增益控制信號可用以調整充電泵電流或VCO增益，但較佳用於調整充電泵電流，該電流爲類似控制器190輸出的圖3信號192。以多種方式，圖10之全電子解決之道之電路500極爲類似圖4之控制器190。主要差異爲全電子解決之道無須要求循序處理單元如微處理器，而此處揭示的控制器190—般預期含括微處理器型電路俾提供系統的主要智慧。經濟部智慧財產局員工消費合作社印製如下述，電腦程式可製作而以預定順序執行某些功能俾調整系統内因變化造成的改變。其中一種功能係決定是否適合查驗與調整系統。何時調整系統操作參數例如首次外加電源時，或系統自行加熱或周圍溫度改變而溫度變更後。另一項功能係量測最大或瞬間UP及DOWN脈衝寬度及校準時脈信號。由此資料可經由内插於PFD輸出與時脈延遲間而對UP及DOWN脈衝寬度計算準確時間。另一項功能係比較眞實UP及DOWN時間與預先決定的時間及容差。此項比較獲得誤差數據，可用來以預定方式調整控制。又有另一功能係於若干預定時間間隔重複前述功能。如前述，若用於特定電路設計組件之物理特性足夠穩定且可重複，則展頻時脈產生器將於生產線環境設定；一旦 - 32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~ A7 1251980 五、發明說明（3〇 ) 完成設定，將於顧客所在位置的運轉時間以連績操作參數之方式繼續操作。因此等初操作參數可長時;

無可覺察的變化（或許從未有可覺察的變化 ’ s A 再度效準（或設定）。若組件具有僅需— I、、、湏f互吊生產線站以「人工模式」役定展媚咕权率的性質，則心'. 展頻時脈產生器，A中展頻

時脈產生益經測試而決定vco增益 Z 動组件値(亦即使用相位鎖定回路電路實施无時;及被本發明又另一項實務係如前述以「時脈產生器。-種情況下，相==式」操作展頻聯校準幾乎連續進行，眞實脈衝訂對典型値或對預定値比較，操作2於母一輪靡快速變更俾修正任何偏差誤差。、騎作參數於運轉時間的線於另種情況，相位鎖定回路係以相當不頻繁的時間間隔進行及關聯的校準年-次。此具體實施例中，展：J如母曰一次或甚至每製成，該等组件具有參數充分可重：產生态電路係由組件時間間隔(例如長達整年)的「二而通用：僅在極長例程態表電腦程式之範例對本發明上杈準程序。提供如後。此電腦程4> 夬處理早兀之具體實施圖指示的步驟，但此^㈣W步驟極爲接近圖η-14流機器的全電子解;^ Λ “木合更特別針對使用邏輯狀㈣呈虛擬：道。-般電腦程式遵循下表#2 工張尺度1 -33- 經濟部智慧財產局員工消費合作社印製瘗程式陳述 1 CLK COUNT-0 2 CLK—PERIOD=l 3 UP—CLK二 0 4 UPREMAINDER-0 5 UP CLK PERIOD^O 6 DOWN—CLK二 0 7 DOWN—REMAINDER二 0 8 DOWN—CLK—PERIODS 9 LAST CLK二 1 1251980 A7 B7 五、發明說明（31 ) 表# 2 備註攔位已經通過多少時脈期間自從前次時脈升高電流已經運轉多少延遲至符合UP延遲爲止已經經過多少時脈升高自從前次時脈升高對UP有多少延遲出現UP之二毗鄰時脈緣間有多少延遲至符合DOWN延遲經過多少時脈升高自從前次時脈升高對DOWN有多少延遲出現DOWN之二毗鄰時脈緣間有多少延遲前一時脈狀態

10 if (UP_CLK_PERIOD<>0 and DOWN_CLK_PERIOD<>0) then STOP State machine and go to DO CALCULATIONS 11 if (UP=0 and UP—CLK=0 and UP—REMAINDER， then UP—CLK=CLK—COUNT and UP—REMAINDER=CLK_PERIOD)

12 if (DOWN^O and DOWN CLK=0 and DOWN REMAINDER=0) then DOWN_CLK=CLK_COUNT and DOWN_REMAINDER=CLK_PERIOD

13A if ((UP—CLK<>0 or UP—REMAINDERO0) and LAST_CLK=0 and CLK=1) then UP_CLK_PERIOD=CLK_PERIOD 13 if ((DOWN CLKoO or DOWN_REMAINDER<>0) and LAST_CLK= 0 and CLK=1)

then DOWN CLKJPERIOD=CLK_PERIOD

14 if (LAST_CLK=0 and CLK=1) THEN++CLK__COUNT and CLK PERIOD-O else ++CLK—PERIOD

15A LAST CLK二CLK 15 shift one to left 16 go to 10 70 //DO CALCULATIONS 獲得目標 74 TARGET CLK-1 Ί5 TARGET FRACTION二0.2 -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------—裝·-------訂--------•線 (請先閱讀背面之注意事項再填寫本頁) 1251980 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（32 ) 76 TARGET REMAINDER-floor(TARGET FRACTION*UP_CLK_PERIOD+0.5) 77 TARGET TOLERANCE^ 1 78 TARGET DELAYS=UP_CLK PERIOD*TARGET CLK+ TARGET REMAINDER 79 UP—DELAYS=UP CLK_PERIOD*UP CLK+UP_REMAINDER 80 if (TARGET DELAYS_TARGET_TOLERANCE<UP_DELAYS) 81 { 82 //提高UP充電泵電流 83 //再度讀取延遲暫存器 84 //至開始 85 } 86 if (TARGET DELAYS+TARGET_TOLERANCE>UP__DELAYS 87 { 88 //降低UP充電泵電流 89 //再度讀取延遲暫存器 90 //至開始 91 } 92 TARGET DELAYS二DOWN CLK_PERIOD*TARGET CLK+ TARGET REMAINDER 93 DOWN DELAYS=DOWN_CLK PERIOD*DOWN_CLK+UP_ REMAINDER 94 if (TARGET DELAYS_TARGET TOLERANCE<DOWN_DELAYS) 95 { 96 //提高DOWN充電泵電流 97 //再度讀取延遲暫存器 98 //至開始 99 } 100 if (TARGET DELAYS+TARGET_TOLERANCE>DOWN_DELAYS) 101 { 102 //降低DOWN充電泵電流 (請先閱讀背面之注意事項再填寫本頁) -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） A7 1251980 ^______B7 _ 五、發明說明（33 ) 103 //再度讀取延遲暫存器 104 //至開始 105 } 1〇6 //現在調整UP及DOWN二者須注意參照前述電腦程式，線3之時脈升高次數係以— 段時脈期間計算。此點對於線6計算的「時脈升高」次數亦爲眞。進一步須注意於線2計算的「延遲」次數表示延遲階段做變遷的數目。此點對線4，5，7及8之「延遲」數目亦爲眞。須注意有關線9，「前一時脈」狀態表示前次閘延遲時間間隔之狀態。有關圖10説明之邏輯狀態機器，欲執行的基本功能同電腦程式執行的功能，但實際實施極少，原因在於希望限制邏輯狀態機器設計需要的邏輯閘數目。經由遷移位元或計數及使用查表執行内插可做類似計算。有關圖1 0説明之邏輯狀態機器具體實施例，圖丨〗顯示遲輯狀態機器520採行的初步驟流程圖。始於步驟6〇0之初始化程序，邏輯流程始於602之電源ON條件，然後於步驟 604需要短暫等待期間讓相位鎖定回路鎖定於其初操作頻率。此等候步驟604可呈兩種不同形式：（1)狀態機器可等候相當冗長的一段時間，隨後保證PLL已經鎖定；或（2)若由特足PLL電路可利用硬體輸出信號，則該信號將指示何時存在有鎖定條件。於步驟606 ’ ram的某些區以適當數値初始化。隨後步骤608計數約略於時間間隔64，128，192及256於圖9發生的側面圖父又特定次數。於步驟61 〇，計數解碼（主要藉解 -36- 本紙張尺度適財國®ii^NS)A4規格⑽χ 29—~- ! --------訂---------% , (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 A7 B7 1251980 五、發明說明（34 ) (請先閱讀背面之注意事項再填寫本頁) 碼器電路506解碼）。隨後步驟612循序指向暫存器Rl，R2 及R3(亦即暫存器511-513)，發生此種情況時模式使用模式控制信號532設定。當然此種模式允許資料於暫存器R1， R2及R3累積。於步驟614，邏輯狀態機器等待發生預定數目的輪廓，該段期間，暫存器Rl，R2及R3變成以資料填補（步骤 616)。隨後步驟61 8係針對圖12至字母ΓΒ」之邏輯流程。須注意於展頻時脈產生器内部之PLL操作期間此種程序一再重複，某些「初始化」步驟重複，始於步驟608，如圖 14由字母Γ D」返回的輸入邏輯流程指示。圖11之步驟功能大致係對應前文擐供電腦程式之前9個步驟。經濟部智慧財產局員工消費合作社印製參照圖12始於Γ B」，邏輯流程於步驟620指向「迴圈」指示器，然後指導流程至決策步骤622，於該處決定變數 UP__CLK_PERI〇D是否不等於0以及變數DOWN_CLK_PERIOD 是否不等於〇。若決策步驟622之答案爲是（對全部前述情況而言），則步驟624止於邏輯狀態機器及步驟626進行計算。於步驟626，變數TARGET_FRACTION乘以變數 UP_CLK—PERIOD，結果置於變數 TARGET_REMAINDER。於步驟626進行計算後，做一系列邏輯決策，結果導致增減充電泵電流。此等步驟容後詳述。回頭參照決策步驟622，若結果爲否，則決策步驟640決定變數UP是否等於0，以及變數UP_CLK是否等於0，以及變數UP_REMAINDER是否等於0。若答案爲是（對前述全部情況而言），貝II步驟642將變數CLK—COUNT値載入變數 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — 1251980 A7 B7 五、發明說明（35 ) UP—CLK，變數 CLK—PERIOD載入變數 UP_REMAINDER。 (請先閱讀背面之注意事項再填寫本頁) 邏輯流程現在由步驟642以及由決策步骤640的否結果指向決策步驟644。於決策步驟644，決定DOWN信號是否等於〇，以及變數DOWN—CLK是否等於0 ，以及 DOWN—REMAINDER是否也等於0。若對全部情況而言答案皆爲是，則步驟646將變數CLK—COUNT内容載入變數 DOWN—CLK及變數 CLK_PERIOD値載入變數 DOWN—REMAINDER。一旦如此進行，邏輯流程由步驟 646以及決策步驟644的否結果指向字母「A」。須注意決策步驟622大致同前述電腦程式的行10，決策步驟640大致同電腦程式的行11，以及決策步驟644大致同電腦程式行12。邏輯流程於圖13由字母「A」繼續且指向決策步驟650，於該處決定變數UP_CLK是否不等於0或變數 UP—REMAINDER是否不等於0亦即數量是否爲邏輯 ANDed，以及變數LAST—CLK是否等於0以及CLK信號是否等於1。若對全部此等情況而言答覆爲是，則步驟652將變數CLK—PERIOD値載入變數UP_CLK—PERIOD。邏輯流程現在由步驟652及決策步驟650的否結果指向決策步驟654。經濟部智慧財產局員工消費合作社印製於決策步驟654，決定變數DOWN_CLK是否不等於0或變數DOWN_REMAINDER是否不等於0，數量是否邏輯 ANDed，且變數LAST—CLK是否等於0以及CLK信號是否等於1。若對所有情況而言答案皆爲是，則步驟656將變數 CLK—PERIOD的目前値載入變數DOWN_CLK_PERIOD。邏 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 1251980 五、發明說明（36 ) 輯流程現在由步驟656及決策步骤654的否結果指向決策步驟 660。決策步驟660決定變數LAST一CLK是否等於0以及CLK信號是否等於1。若答案爲是’則步驟662遞增麦數 CLK—COUNT，且將設定變數CLK—PERIOD爲1。若步驟660 之結果爲否，則步驟664將遞增CLK_PERIOD變數，其它則無任何動作。邏輯流程現在由步驟662及664指向步驟666，其將全部三個暫存器Rl，R2及R3遷移向左。隨後步驟667設定變數 LAST—CLK等於CLK目前値，步驟668返回「迴圈」步驟，位於圖13及圖12的字母「B」。決策步驟650主要係執行前述電腦程式行13A之功能’以及決策步驟654主要執行前述電腦程式行13之功能。決策步驟660主要執行前述電腦程式行14之功能。現在返回圖12，邏輯流程由步驟626指向決策步驟630，於該處決定變數TARGET_CLK是否大於變數UP_CLK。此大致同前述電腦程式行30。若答案爲是，則UP充電泵電流於步驟632減少1。一旦發生該種情況，邏輯流程指向字母「D」，將邏輯流程帶回圖11之步驟608。若決策步驟630的結果爲否，則決策步骤634決定變數 TARGET_CLK是否小於變數UP_CLK。若答案爲是，則UP 充電泵電流於步驟636增加1，而邏輯流程指向字母「D」。若決策步驟634之結果爲否，則邏輯流程指向字母Γ C」。字母C將邏輯流程指向圖14。 -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------^---------線； (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 1251980 五、發明說明（37 ) 始於圖14的字母Γ C」，決策步驟670決定變數 TARGET REMAINDER是否大於變數 UP_REMAINDER。若答案爲是，則UP充電泵電流於步驟672降低1，隨後邏輯流程指向字母「D」。若決策步驟670之答案爲否，則決策步驟674決定TARGET—REMAINDER變數是否小於 UPJREMAINDER變數。若答案爲是，則UP充電泵電流於步驟6 7 6增加1。隨後邏輯流程指向「D」。若於決策步驟674之結果爲否，則決策步驟決680決定變數TARGET—CLK是否大於變數DOWN—CLK。若答案爲是，則DOWN充電泵電流以步驟682減少1。隨後邏‘輯流程指向字母「D」。若答案爲否，則邏輯流程指向決策步驟 684 〇於決策步驟684，決定變數TARGET_CLK是否小於變數 DOWN一CLK。若答案爲是，貝DOWN充電泵電流於步驟 686增加1。然後邏輯流程指向字母Γ D」。若於決策步驟 684之答案爲否，則邏輯流程指向決策步驟690。於決策步驟690，決定變數TARGET_REMAINDER是否大於變數DOWN—REMAINDER。若答案爲是，貝U DOWN充電泵電流於步驟692降低1。然後邏輯流程指向字母Γ D」。若於決策步驟690答案爲否，則邏輯流程指向決策步驟 694 c 於決策步驟694，決定變數TARGET_REMAINDER是否小於變數DOWN—REMAINDER。若答案爲是，則DOWN充電泵電流於步驟696增加1，而邏輯流程隨後指向字母 -40- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------—--------訂---------i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 1251980 A7 B7 五、發明說明（38 ) 「D」。若答案爲否，則邏輯流程即刻指向字母「D」其指示邏輯流程返回圖11步驟608。當試圖比較圖Π -14之流程圖與前文列舉之電腦程式時，要緊地須注意始於圖11步驟600之部分初始化程序對某些變數提供初値。被指定預定値之部分變數包括： UP—CLK ， UP_REMAINDER ， UP—CLK_PERIOD ， TARGET_CLK及 TARGET_FRACTION。此夕卜較佳圖 12 步驟 626之TARGET_REMAINDER計算獲得整數，而計算値較佳近似至最接近的整數。也須注意上述電腦程式之線82-84，88-90，96-98及102-104大致爲參照行10-16出現的某些功能之備註。也須注意若UP充電泵電流及DOWN充電泵電流對一指定充電流電路爲對稱，則圖11-14之流程圖所述步驟之增或減「UP」充電泵電流或Γ DOWN」充電泵電流可組合成一半邏輯決策，原因在於對稱充電泵電流的增高將對UP或 DOWN二者達成相同結果。須暸解本發明原理可應用至任何形狀之展頻側面圖，而非僅應用至圖8揭示之相當「尖峰」的較佳展頻側面圖。於正弦調變對展頻側面圖爲較佳之情況下，所得誤差側高圖出現圖15之線圖700外觀。例如當PLL系統以其名目增益操作時，跨單一正弦展頻側面圖期間的UP及DOWN誤差時間（如前述有128個分開時間間隔）呈現相當鋸齒形曲線 702。由圖15可知，誤差側面圖亦具有略微正弦形狀。若PLL電路具有高於名目約30%的增益，則將獲得圖1 5 -41 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------—裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) A7 1251980 ________B7__ 五、發明說明（39 ) 之鋸齒形曲線704。由線圖700可知增益增高將導致up及 DOWN脈衝寬度持續時間略小於增益於名目値時所得脈衝寬度持續時間。本正弦例中，顯然名目增益曲線7〇2與 +30%增篮曲線7〇4間的最大偏差發生於最大脈衝寬度時序’包括正及負方向（亦即相對於線圖7〇〇的γ軸）。例如於約側面圖時間間隔15，名目增益曲線702與+3〇%增益曲線 704間的偏差於「誤差」値指示爲「E5」。同理，於約略側面圖時間間隔75，二曲線間的誤差偏差標示爲「E7」。圖16已放大尺寸因而更明白可見51 -1 〇 1之側面圖時間間隔間範圍之各種曲線及誤差偏差標示，如圖15之圓71〇指不 ° 名目增益曲線702與-30%增益曲線706間的大偏差也出現於接近最大之UP及DOWN脈衝寬度持續時間，也出現於圖 15之側面圖時間間隔丨5及側面圖時間間隔75附近。此種曲線702與706間的相對大偏差於圖15以誤差標示「E6」及「E8」指示。由圖15可知，當有效PLL增益由名目增益下降時’ UP及DOWN脈衝寬度持續時間增加。圖16提供圓710指示線圖700之UP及DOWN誤差時間之放大圖。如前段討論，誤差標示E7& E8出現於侧面圖時間間隔75附近，具有相對大的誤差偏差於此等時間間隔位置。於此圖15及16之正弦例，可知最大誤差偏差發生於up及 DOWN信號脈衝寬度之最大持續時間。有鑑於此項事實，延遲鏈300可用以對此種信號捕捉累進最大（或「峰」）脈 -42- 本紙張尺度適財關家標準（CNS)A4規格（21G X 297公釐) ' -----------!裝--------訂---------線> (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251980

、發明說明（4〇 ) 經濟部智慧財產局員工消費合作社印製衝寬度。 /貝瞭解本發明 < 展頻時脈產生器可用以於其輸出產 t任何範圍的頻率而未悖離本發明之原理。經由使用外部晶體/振盧器電路其產生特定頻率，彳更有效地對展頻側面圖形成木種頻率I: g|，但選擇組件之最重要部分係使用具有極爲穩定頻率輸出的外部時脈，纟中電路設計者仰賴時脈之波形每奴時間之眞實時間的準確性。另一項關键因素係L於ASIC用以組成延遲鏈的邏輯閘。要緊地ASIC邏輯閘王部位在單一基材上，故實際傳播延遲時間由一延遲，元件至次—延遲閘元件相對地相等。遠較不重要者爲此等傳播延遲時序係、準確，原因在於本發明容易使用極爲準確的外部時脈來校準此等延遲閘。進一步須瞭解本發明之原理可使用展頻側面圖之任一型调變波形執行，而不僅包括正弦波形，反而包括極爲平順的側面圖曲線或錄齒狀或「尖峰」曲、線，當然也屬本發明之較佳具體實施例。須瞭解本發明之原理同等應用於設備置於客户所在位置的現場或重複校準的展頻時脈的情況，或於生產線設定站一次校準而儲存有關各組件之參數具有夠長時間的重複性因而在現場無須在經常校準的情況。刖文説明本發明之較佳具體實施例僅供舉例説明之用。非意圖排它或限制本發明於精確揭示的形式。鑑於前文敎 π其它修改或變化爲可能。具體實施例係選擇以及敘述俾最明白解説本發明之原理及其實際應用，如此讓業界人士 -43- 本紙張尺度適用中關家標準（CNS)A4規格⑽χ 297公髮） ------------—--------訂---------線 j (請先閱讀背面之注意事項再填寫本頁) 1251980 A7 _B7 五、發明說明（41 ) 可最佳利用本發明於各種具體實施例，且對特定預期用途做出多種適當修改。預期本發明之範圍係由隨附之申請專利範圍界定。 . --------訂--------I ' i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -44 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

經濟部智慧財產局員工消費合作社印製 1251980 I ~~.— ___m 六、申請專利範圍 l 一種控制一展頻時脈產生器之方法，該方法包含： (a) 彳疋供一實質準確之時脈信號給一頻率合成器電路，以及設置一控制器；該頻率合成器隨著時間的經過產生複數輸出頻率； (b) f測由孩頻率合成器之一相位頻率偵測器產生的仏號及DOWN信號中之至少一者之眞實脈衝寬度持續時間，以及比較該眞實脈衝寬度持續時間與丨預定典型時間而找出其間差異，如此導出一偏差誤差信號； (c) 基於該偏差誤差信號，控制頻率合成器之一物理參數俾補償實際脈衝寬度時間與該預定典型時間長度間的差異，如此更準確控制該頻率合成器隨著時間的經過之複數輸出頻率俾模擬一預定目標展頻輪廓。 2.如申請專利範圍第1項之方法，其中該量測實際脈衝寬度時間功能以及控制物理參數功能二者皆係於展頻時脈產生器的運轉時間自動進行。 3，如申請專利範圍第丨項之方法，其中該量測實際脈衝寬度時間功能以及控制物理參數功能二者皆係於展頻時脈產生器製造時於設定操作期間進行，隨後於運轉時係使用工廠的設定値操作。 4.如申請專利範圍第丨項之方法，其中該頻率合成器包含一相位鎖定回路電路及邏輯。 5·如申請專利範圍第4項之方法，其中該相位鎖定回路包 -45- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I — — — ! i — — — — — — I— > I I I I----、 (請先閱讀背面之注意事項再填寫本頁) 1251980 頜 C8 ---.D8 六、申請專利範圍括充電泵，一電壓控制振盪器及一 N分頻計數器；以及其中控制相位鎖定回路之一物理參數包含下列任一 -、·⑴交更充電系電流，（ϋ)將不同N値載入n分頻計數器以及（m)變更電壓控制的振盪器的增益。如申請專利範圍第5項之方法，進一步包含： (a)提供一位址計數器，其接收來自>1分頻計數器之輸出信號，一記憶體之數値表其接收來自位址計數器 (位=値，以及一加法器電路其接收來自記憶體中表I貝料値以及接收來自基數暫存器之一資料値，其中該加法器電路輸出一資料信號，其係分頻計數器用作爲N電流値； ()於展頻期間之第一預定輪廓時間間隔，提供一 N常數値給N分頻計數器；以及 ()於展頻期間〈次一預定輪廓時間間隔，於第一預定輪廓時間間隔結束時，提供一不同㈣常數値給时頻计數器，如此^次—狀輪靡時間間隔期間致使相位鎖疋回路輸出不同頻率。 7·園第1項之方法，其中實際脈衝寬度時間間p、：二間的差異係於一輪廓時間間隔量測，該頻率合成器隨時間之經過輸出複數頻率之展頻輪 = 有最大—N信號之實際脈衝寬度： .、馬間隔，以及其中孩最大實際脈衝寬度時間 ’、現於頻率合成器的隨時間之經：頻側面圖曲料率發生„改變之後=魏頻率〈展 (____ _ 46 - 本紙張尺度適用中國國家蘇疏^⑽X 297公f -------------裝--------訂---------線、 (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 1251980 六、申請專利範圍 8·如申請專利範圍第7項之方法，其中該展頻側面圖相對於頻率合成器隨時間之經過輸出的複數頻率具有顯著尖峰形狀，该實質尖峰形狀包括最大峰，其中斜率有顯著變化，以及包括最大谷，其中斜率有顯著變化。 9.如申請專利範圍第7項之方法，其中該展頻側面圖相對於頻率合成器隨時間的經過輸出的複數頻率呈現實質平順形狀；該實質平順形狀包括正弦形狀。 10·如申請專利範圍第1項之方法，其中實際脈衝寬度時間與預定典型時間間的差異係於下述輪廓時間間隔量測，該時間間隔爲頻率合成器隨時間的經過輸出的複數頻率之展頻側面圖中具有相對較大偏差誤差信號者，但無須具有UP及DOWN信號中至少一者的實際脈衝寬度持續時間之實質上最大値；以及其中該相對大偏差誤差信號係出現於该頻率合成器隨時間的經過輸出的複數頻率之展頻側面圖中斜率出現顯著變化之前不久。 11·如申請專利範圍第10項之方法，其中該展頻側面圖相對於頻率合成器隨時間之經過輸出的複數頻率具有顯著尖峰形狀；該實質尖峰形狀包括最大峰，其中斜率有顯著變化，以及包括最大谷，其中斜率有顯著變化。 12·如申請專利範圍第10項之方法，其中該展頻側面圖相對於頻率合成器隨時間的經過輸出的複數頻率呈現實質平順形狀；該實質平順形狀包括正弦形狀。 13.如申請專利範圍第1項之方法，進一步校準一延遲鍵，包含複數舉聯延遲階段，其中該實質上準確的時脈信號 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------'装--------訂---------線、 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251980 __ 六、申請專利範圍 *" ' 具有已知頻率且用以決定每一延遲階段的傳播時間延遲’以及其中該延遲鏈隨後量測UP及DOWN信號之實際脈衝寬度持續時間。 14. =申請專利範圍第13項之方法，其中延遲鏈之各該延遲隖1 又包含一延遲元件及一正反器；以及進一步包含使用該延遲鏈量測UP信號、D〇WN信號以及實質準確之時脈信號之瞬間實際脈衝寬度持續時間。 15. = :請專利範圍第13項之方法，其中延遲鏈之各該延遲 1¾段包含一延遲元件、一正反器及一邏輯電路其可維持孩正反器之輸出信號狀態；以及進一步包含使用延遲鏈累進延遲鏈脈衝寬度資訊，如此量測複數up信號及 DOWN信號之實際脈衝寬度持續時間之最大値。 16·如申請專利範圍第13項之方法，其中延遲鏈之各該延遲 P白#又包含一延遲元件、一正反器、一第一邏輯電路其維持正反器之輸出信號狀態，及一第二邏輯電路其係以兩種杈式操作；以及進一步包含經由使用第二邏輯電路之第一操作模式校準延遲鏈，同時維持實質上準確時脈信號足瞬間實際脈衝寬度持續時間，以及經由使用延遲鏈及弟二邏輯電路的第二操作模式，累進脈衝寬度資訊，如此f測複數UP信號及DOWN信號之實際脈衝寬度持續時間之最大値。 17· —種展頻時脈產生電路，包含： (a) —時脈電路，其產生已知且實質恆定頻率輸出時腺信號； -48- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------'裝--------訂---------線 Γ 睛先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 1251980 申請專利範圍 (b) -頻率合成器電路，錢時間之經過產生複數輸出頻率； (C) 一控制器K系配置成⑴量測由該頻率合成器之相位頻率偵測器產生的up信號及D0WN信號中之至少 —者之實際脈衝寬度持㈣間，⑼比較該實際脈衝寬度t續時間與預定典型時間俾找出其間差異如此導出一偏差誤差信號以及（iii)經由基於該偏差誤差佗唬控制该頻率合成器之物理參數而自動補償該實際脈衝見度持績時間與預定典型時間間之差显；藉此更準確控制頻率合成器随時間之經過的複數輸出頻率俾模擬一預定目標展頻輪廓。 18.如申請專利範圍第17項之展頻時脈產生電路，1中該實際脈衝寬度持續時間與預定典型時間間之差異係於下述至少-輪廓時間間隔敎，該時間間隔爲頻率合成器的複數隨時間輸出頻車> & ^ + h 』别出頰羊又展頻輪廓中具有up及d〇 WN信號之實際脈衝寬度持續時間之實質上最大値的時間間隔；以及其中該實《衝寬度持㈣間最大値η現於頻率合成器的複數隨時間輪屮相、香改變後不久。展頻輪廓斜率發生顯著仪如申請專利範圍第17項之展頻時脈產生電路，其中實際脈衝寬度持續時間與預定典型時間間之差異稱作誤差信 :丄誤差信號係於下述輪廓時間間隔測定，該間隔爲頻率&Μ的複數隨時間輸出頻率之展頻輪廓中且有令差信號之相對較大偏差，但無須具有仰及卿雖 _____________ ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) _ 經濟部智慧財產局員工消費合作社印製 - 49- χ25ΐ98〇

/、、申睛專利範圍鏈之各該延遲階段包含一延遲元件二：衝寬度持績時間（實質上最大値的時間間隔；以及二孩相對大偏差誤差信號係發生於頻率合成器的複數 ^時間輸出頻率之展頻輪廓斜率有顯著變化之前不久。. 20·如申請專利範圍第17項之展頻時脈產生電路，進一步包含複數率聯延遲階段組成—延遲鏈，其中該實質恆定頻率知出時脈信號用以決定每—延遲階段傳播時間延遲； ^及其中該延遲鏈隨後量測仰及⑽職信號的實際脈衝寬度持續時間。 21.如申請專利範圍第2G項之展頻時脈產生電路，其中該延遲鏈之各該延遲階段包含一延遲元件及—正反器；以及該延遲鏈量測UP信號、D0WN信號以及實質恆定頻率輸出時脈信號之瞬間實際脈衝寬度持續時間。泛如申請專利範圍第2〇項之展頻時脈產生電路，其中延遲一正反器及一邏電路其維持正反器之輸出信號狀態；以及該延遲鏈累脈衝寬度資訊，藉此量測複數Up信號及D〇WN信號之際脈衝寬度持續時間之最大値。 23.如申請專利範圍第20項之展頻時脈產生電路，其中延鏈之各該延遲階段包含一延遲元件、一正反器、一第邏輯電路其維持正反器之輸出信號狀態，以及一第二輯電路其於第一模式校準延遲鏈同時操作量測實質上定頻率輸出時脈信號之實際脈衝寬度持續時間，以及第二模式，致使延遲鏈累進脈衝寬度資訊，藉此量測數UP彳a號及DOWN#號之實際脈衝寬度持續時間之最 -50- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ ^-----------------Μ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1251980 /、、申明專利範圍値。 24. 如:料利範圍第17項之農頻時脈產生電路，其中該頻率合成器包含一相位鎖定回路電路及邏輯。 25. ^申料利範圍第⑽之展頻時脈產生電路，其中該相位鎖疋:路包括—充電聚’—電壓控制振i器及一 N分 =十數奋，以及其中控制相位鎖定回路之一物理參數包含下列任—項：⑴變更充電泵電流，（Π)將不同N値載入 N分頻計數器以及㈣變更電壓控制的振盪器的增益。 26. =申明專利範圍第25項之展頻時脈產生電路，進—步包 °仫址计數器，其接收來自N分頻計數器之輸出信號，記憶體之數値表其接收來自位址計數器之一位址値:、及—加法11電路其接收來自記憶體之表之資料値以二 <來^基數暫存資料俊，其中該加法器電路輸出二'貝料信號，其㈣分頻計數器用作爲ν之目前値。及口申凊專利範圍第26項之展頻時脈產生電路，其中該位 =數器 '表及加法器電路提供m値❹分頻計 =歷-段展頻時間之第—預定輪廓時間間隔；以及 2卜預定輪廓時間間隔結束時，位址計數器、表、 =器電路提供不同的值”値給.頻計數器經歷 =又展頻時間之次—㈣輪料間間隔，如此致使相位鎖疋回路於次一預定輪廊時間間隔期間輸出一不同頻率〇 28.如申請專利範圍第27項之展頻時脈產生電路，進一步包含一多工器電路，其接收該up信號、該加侧言號及該 -51 - 訂線 ^紙張尺度適财關家標準（CNS)A4規格⑵Q χ 297公爱了 A8 B8 C8 D8 1251980 、申請專利範圍已知（實質上怪足頻率輸出時脈信號作爲輸人；以及進 72含複數串聯莛遲階段組成-延遲鏈，其中該已知之a貝上庳定頻率輸出時脈信號用以決定每一延遲階段之傳播時間延遲；以及其中該延遲鏈量測up及信號之實際脈衝寬度持續時間。 29.如申請4利範®第則之展料脈產生電路，其中該記憶體之表及基數暫存器係由隨機存取記憶體组成，以及其中控制相位鎖定回路之一物理參數包含下列任一項： ⑴又更相位鎖定回路之充電泵電流，（丨丨）將N値載入N分頻汁數态，（U1)變更相位鎖定回路之電壓控制的振盪器增益，（π〇變更表中至少一資料値以及（v)變更基數之一資料値。 30·如申叫專利範圍第29項之展頻時脈產生電路，其中該控制器包含一處理電路，其係配置成：⑴控制多工器之操作，（π)控制延遲鏈之一校準模式及一累進模式，（ιιι)控亲JL遲鏈之一復置模式，（iv)控制該物理參數，（v)接收及分析來自延遲鏈之輸入以及（vi)接收及分析輪廓時間間隔位置輸入。 31.如申4專利範圍第29項之展頻時脈產生電路，其中該控制器包含一邏輯狀態機器電路，其係配置成：（1)控制多工器之操作，（ii)控制延遲鏈之一校準模式及一累進模式（ui)控制延遲鏈之一復置模式，（iv)控制該物理參數’（v)接收及分析來自延遲鏈之輸入以及（vi)接收及分析信號時間間隔位置輸入。 ------------样衣---.-----訂---------竣 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -52- I251980

六、申請專利範圍 32. 如申請專利範圍第28項之展頻時脈產生電路，並中^己憶體之表係由唯讀記憶體組成，以及其中控制相位鎖定回路之-物理參數包含下列任—項：（ι)變更相位鎖定回路t无電泵電流，（⑴將1^値載入N分頻計數器以及（111) ’欠更相位鎖定回路之電壓控制的振盪器增益。 33. 如申請專利範圍第32項之展頻時脈產生電路，其中該控制器包含一處理電路，其係配置成：（〇控制多工器之操作，（Π)控制延遲鏈之一校準模式及一累進模式，（iii)控制延遲鏈之一復置模式’（iv)控制該物理參數，（v)接收及分析來自延遲鏈之輸入及（vi)接收及分析信號時間間尸雨位置輸入。 34. 如申請專利範圍第3 2項之展頻時脈產生電路，其中該控制器包含一邏輯狀態機器電路，其係配置成：⑴控制多工器之操作，（ii)控制延遲鏈之一校準模式及一累進模式，（iii)控制延遲鏈之一復置模式，（iv)控制該物理參數，（v)接收及分析來自延遲鏈之輸入及（vi)接收及分析信號時間間隔位置輸入。 -------------- ^--- (請先閱讀背面之注意事項再填寫本頁) JeT· --------線經濟部智慧財產局員工消費合作社印製 -53- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）