CN101383613B - 锁相环电路及振荡信号相位控制方法 - Google Patents

锁相环电路及振荡信号相位控制方法 Download PDF

Info

Publication number
CN101383613B
CN101383613B CN2007100940642A CN200710094064A CN101383613B CN 101383613 B CN101383613 B CN 101383613B CN 2007100940642 A CN2007100940642 A CN 2007100940642A CN 200710094064 A CN200710094064 A CN 200710094064A CN 101383613 B CN101383613 B CN 101383613B
Authority
CN
China
Prior art keywords
signal
phase
fref
fdiv
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100940642A
Other languages
English (en)
Other versions
CN101383613A (zh
Inventor
石浩
魏述然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RDA Microelectronics Co., Ltd.
Original Assignee
RDA MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RDA MICROELECTRONICS CO Ltd filed Critical RDA MICROELECTRONICS CO Ltd
Priority to CN2007100940642A priority Critical patent/CN101383613B/zh
Publication of CN101383613A publication Critical patent/CN101383613A/zh
Application granted granted Critical
Publication of CN101383613B publication Critical patent/CN101383613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环电路，包括鉴相器、滤波器、压控振荡器和分频器，所述鉴相器向滤波器传输两个脉冲信号，所述两个脉冲信号的脉冲宽度分别为前一个参考时钟信号fref的上升沿及下降沿，与后一个分频信号fdiv的上升沿的最小间隔。本发明还公开了一种振荡信号的相位控制方法，其中滤波器根据两个脉冲信号，控制所述压控振荡器电路调整振荡信号fvco的相位，使得两个脉冲信号的脉冲宽度达到稳态，从而构成一个负反馈***，最后使振荡信号fvco的相位与参考时钟信号fref的相位一致。本发明等效提高锁相环的参考频率为原来的两倍，有利于改善相位噪声和锁定时间。

Description

锁相环电路及振荡信号相位控制方法
技术领域
本发明涉及一种电路，尤其是一种锁相环电路。本发明还涉及一种振荡信号相位控制的方法。
背景技术
现在，随着电子技术的发展，电路的种类也越来越多，尤其是数字电路，其发展速度更是惊人。在数字电路中，时钟信号或者振荡信号是必不可少的一个部分。在一些数字电路工作过程中，时钟信号的相位和频率要求保持稳定，这就需要专门的电路对时钟信号的相位进行控制和调节。
目前常用的振荡信号的调节方式是采用锁相环电路，现有的锁相环电路的结构可参见图1所示，其各个信号的波形可参见图2所示，包括鉴相器、滤波器、压控振荡器和分频器，所述鉴相器接收参考时钟信号fref和压控振荡器生成的振荡信号fvco经过分频器分频后的分频信号fdiv0，所述参考时钟信号fref与所述分频信号fdiv0的频率相同，所述鉴相器对所述参考时钟信号fref和所述分频信号fdiv0进行比较之后，向所述滤波器输出一个脉冲信号f_diff，所述脉冲信号f_diff的脉冲宽度为参考时钟信号fref的上升沿与所述分频信号div0的上升沿的最小间隔，所述滤波器根据所述鉴相器的输出的脉冲信号f_diff控制所述压控振荡器的振荡信号fvco的相位，使所述振荡信号fvco经过分频后的分频信号fdiv0与所述参考时钟信号fref经过比较后得到的脉冲信号f_diff的脉冲宽度达到稳态，在所述脉冲信号f_diff的脉冲宽度达到稳态之后，所述滤波器使所述压控振荡器输出的振荡信号fvco的相位保持稳定。
对于上述锁相环电路，其相位噪声特性和锁定时间都与参考时钟信号fref的频率相关。近似情况下，fref的频率提高N倍，则锁相环的低频噪声改善20logN dB。另外，锁相环的锁定时间正比于锁相环电路的带宽，而锁相环的带宽通常要求小于fref频率的1/20。所以fref的频率越高，则能实现的锁相环带宽越大，相应的锁定时间也就越快。
上述锁相环电路及其振荡信号相位控制方法中，如果能使用更高频率的fref，则锁相环电路的相位噪声特性和锁定时间能进一步改善。但是，提高fref的频率受到制作成本，电路复杂程度，电路***时钟规划等因素的限制。
发明内容
本发明所要解决的技术问题是提供一种锁相环电路，以及采用该电路实现的振荡信号相位控制的方法，能够等效提高锁相环的参考频率为原来的两倍，有利于改善相位噪声和锁定时间。
为解决上述技术问题，本发明锁相环电路的技术方案是，包括鉴相器、滤波器、压控振荡器和分频器，所述鉴相器接收参考时钟信号fref和压控振荡器生成的振荡信号fvco经过分频器分频后的分频信号fdiv，所述滤波器根据所述鉴相器的输出信号控制所述压控振荡器的振荡信号fvco的相位，所述鉴相器向所述滤波器的输出信号包括两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述鉴相器包括两个D触发器D1和D2，所述参考时钟信号fref分为两路，一路连接到所述D触发器D1的输入端，另一路经过一个非门之后连接到所述D触发器D2的输入端，所述分频信号fdiv连接到所述两个D触发器的时钟端，所述D触发器D1的正相输出端和所述D触发器D2的输入端分别连接到一个与门Y1的两个输入端，所述D触发器D2的正相输出端和所述D触发器D1的输入端分别连接到另一个与门Y2的两个输入端，所述与门Y1的输出信号为脉冲信号f_diff1，所述与门Y2的输出信号为脉冲信号f_diff2。
本发明采用上述锁相环电路实现的振荡信号相位控制方法的技术方案是，所述振荡信号fvco经过分频之后的分频信号fdiv和所述参考时钟信号fref被输入至所述鉴相器，所述分频信号fdiv的频率为所述参考时钟信号fref的频率的两倍，所述鉴相器对所述分频信号fdiv和所述参考时钟信号fref进行比较，输出两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述两个脉冲信号f_diff1和f_diff2被传输至所述滤波器中，所述滤波器根据所述两个脉冲信号f_diff1和f_diff2对所述压控振荡器输出的振荡信号fvco的相位进行调整，从而完成一个负反馈的过程，当所述脉冲信号f_diff1和f_diff2的脉冲宽度不再发生变化而达到一个稳态时，所述滤波器使所述压控振荡器输出的振荡信号fvco的相位保持稳定。
本发明通过在参考时钟信号fref的上升沿和下降沿都与分频信号fdiv进行比较，从而得到两个脉冲信号，与现有技术相比，使得相位信号的采集频率提高了一倍。由于采集频率的提高，使得本发明锁相环电路的相位噪声和锁定时间得到改善。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为现有的锁相环电路的结构示意图；
图2为现有的锁相环电路中各信号的波形图；
图3为本发明锁相环电路的结构示意图；
图4为本发明锁相环电路中鉴相器的结构示意图；
图5为本发明锁相环电路中各信号的波形图。
具体实施方式
本发明锁相环电路的结构可参见图3所示，包括鉴相器、滤波器、压控振荡器和分频器，所述鉴相器接收参考时钟信号fref和压控振荡器生成的振荡信号fvco经过分频器分频后的分频信号fdiv，所述滤波器根据所述鉴相器的输出信号控制所述压控振荡器的振荡信号fvco的相位，所述鉴相器向所述滤波器传输两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔。
所述鉴相器的结构可参见图4所示，包括两个D触发器D1和D2，所述参考时钟信号fref分为两路，一路连接到所述D触发器D1的输入端，另一路经过一个非门之后连接到所述D触发器D2的输入端，所述分频信号fdiv连接到所述两个D触发器的时钟端，所述D触发器D1的正相输出端和所述D触发器D2的输入端分别连接到一个与门Y1的两个输入端，所述D触发器D2的正相输出端和所述D触发器D1的输入端分别连接到另一个与门Y2的两个输入端，所述与门Y1的输出信号为脉冲信号f_diff1，所述与门Y2的输出信号为脉冲信号f_diff2。
本发明还提供了一种采用上述锁相环电路实现的振荡信号相位控制方法，所述锁相环电路对相位进行调整时各信号的波形图如图5所示，所述振荡信号fvco经过分频之后的分频信号fdiv和所述参考时钟信号fref被输入至所述鉴相器，所述分频信号fdiv的频率为所述参考时钟信号fref的频率的两倍，所述鉴相器对所述分频信号fdiv和所述参考时钟信号fref进行比较，输出两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述两个脉冲信号f_diff1和f_diff2被传输至所述滤波器中，所述滤波器根据所述两个脉冲信号f_diff1和f_diff2对所述压控振荡器输出的振荡信号fvco的相位进行调整，从而完成一个负反馈的过程，当所述脉冲信号f_diff1和f_diff2的脉冲宽度不再发生变化而达到一个稳态时，所述滤波器使所述压控振荡器输出的振荡信号fvco的相位保持稳定。
在所述压控振荡器收到两个脉冲信号f_diff1和f_diff2之后，调整振荡信号fvco的输出，使所述振荡信号fvco经过所述分频器后的分频信号fdiv在鉴相器与所述参考时钟信号fref比较之后，得到的脉冲信号f_diff1和f_diff2的脉冲宽度发生变化。如果达到稳态时，所述脉冲信号f_diff1和f_diff2的脉冲宽度为a，而此时实际的脉冲信号f_diff1和f_diff2的脉冲宽度为b，由于这是一个负反馈***，因此如果b＞a时，所述压控振荡器调整振荡信号fvco使得所述脉冲信号f_diff1和f_diff2的脉冲宽度减小；如果b＜a时，所述压控振荡器调整振荡信号fvco使得所述脉冲信号f_diff1和f_diff2的脉冲宽度增大。最终达到b＝a，此时整个锁相环电路达到了一个稳态，所述滤波器使所述压控振荡器输出的振荡信号fvco的相位保持稳定。
综上所述，本发明通过在参考时钟信号fref的上升沿和下降沿都与分频信号fdiv进行比较，从而得到两个脉冲信号，与现有技术相比，使得相位信号的采集频率提高了一倍。由于采集频率的提高，使得本发明锁相环电路的相位噪声和锁定时间得到改善。

Claims (2)

1.一种锁相环电路，包括鉴相器、滤波器、压控振荡器和分频器，所述鉴相器接收参考时钟信号fref和压控振荡器生成的振荡信号fvco经过分频器分频后的分频信号fdiv，所述滤波器根据所述鉴相器的输出信号控制所述压控振荡器的振荡信号fvco的相位，其特征在于，所述鉴相器向所述滤波器的输出信号包括两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述鉴相器包括两个D触发器D1和D2，所述参考时钟信号fref分为两路，一路连接到所述D触发器D1的输入端，另一路经过一个非门之后连接到所述D触发器D2的输入端，所述分频信号fdiv连接到所述两个D触发器的时钟端，所述D触发器D1的正相输出端和所述D触发器D2的输入端分别连接到一个与门Y1的两个输入端，所述D触发器D2的正相输出端和所述D触发器D1的输入端分别连接到另一个与门Y2的两个输入端，所述与门Y1的输出信号为脉冲信号f_diff1，所述与门Y2的输出信号为脉冲信号f_diff2。
2.一种采用如权利要求1所述的锁相环电路实现的振荡信号相位控制方法，其特征在于，所述振荡信号fvco经过分频之后的分频信号fdiv和所述参考时钟信号fref被输入至所述鉴相器，所述分频信号fdiv的频率为所述参考时钟信号fref的频率的两倍，所述鉴相器对所述分频信号fdiv和所述参考时钟信号fref进行比较，输出两个脉冲信号f_diff1和f_diff2，所述脉冲信号f_diff2的脉冲宽度为前一个所述参考时钟信号fref的上升沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述脉冲信号f_diff1的脉冲宽度为前一个所述参考时钟信号fref的下降沿与后一个所述分频信号fdiv的上升沿的最小间隔，所述两个脉冲信号f_diff1和f_diff2被传输至所述滤波器中，所述滤波器根据所述两个脉冲信号f_diff1和f_diff2对所述压控振荡器输出的振荡信号fvco的相位进行调整，从而完成一个负反馈的过程，当所述脉冲信号f_diff1和f_diff2的脉冲宽度不再发生变化而达到一个稳态时，所述滤波器使所述压控振荡器输出的振荡信号fvco的相位保持稳定。
CN2007100940642A 2007-09-04 2007-09-04 锁相环电路及振荡信号相位控制方法 Active CN101383613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100940642A CN101383613B (zh) 2007-09-04 2007-09-04 锁相环电路及振荡信号相位控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100940642A CN101383613B (zh) 2007-09-04 2007-09-04 锁相环电路及振荡信号相位控制方法

Publications (2)

Publication Number Publication Date
CN101383613A CN101383613A (zh) 2009-03-11
CN101383613B true CN101383613B (zh) 2011-03-30

Family

ID=40463272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100940642A Active CN101383613B (zh) 2007-09-04 2007-09-04 锁相环电路及振荡信号相位控制方法

Country Status (1)

Country Link
CN (1) CN101383613B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055469B (zh) * 2009-11-05 2014-04-30 中兴通讯股份有限公司 鉴相器及锁相环电路
GB201115119D0 (en) 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
CN106933090B (zh) * 2017-04-12 2019-04-16 哈尔滨工业大学 基于标准尺及光速不变原理构建的时间定时装置
US10326457B2 (en) * 2017-08-11 2019-06-18 Innophase, Inc. Reference-locked clock generator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377519A (zh) * 1999-09-01 2002-10-30 莱克斯马克国际公司 自动补偿扩频时钟发生器的方法与装置
WO2005004331A2 (en) * 2003-06-27 2005-01-13 Analog Devices, Inc. Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
CN1622466A (zh) * 2003-10-07 2005-06-01 三星电子株式会社 具有锁相检测功能的锁相环电路及其检测锁相的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1377519A (zh) * 1999-09-01 2002-10-30 莱克斯马克国际公司 自动补偿扩频时钟发生器的方法与装置
WO2005004331A2 (en) * 2003-06-27 2005-01-13 Analog Devices, Inc. Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
CN1622466A (zh) * 2003-10-07 2005-06-01 三星电子株式会社 具有锁相检测功能的锁相环电路及其检测锁相的方法

Also Published As

Publication number Publication date
CN101383613A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
CA2309522C (en) Wide frequency-range delay-locked loop circuit
US4527277A (en) Timing extraction circuit
US6781425B2 (en) Current-steering charge pump circuit and method of switching
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US7782103B2 (en) Phase adjustment circuit
US8390347B1 (en) Single period phase to digital converter
JP2006033824A (ja) 復元回路、及び復元回路の復元方法
US8890626B2 (en) Divider-less phase locked loop (PLL)
US6915081B2 (en) PLL circuit and optical communication reception apparatus
CN101383613B (zh) 锁相环电路及振荡信号相位控制方法
US20050031065A1 (en) System and method for automatically correcting duty cycle distortion
CN111416616B (zh) 具有宽频率覆盖的pll
US8866556B2 (en) Phase shift phase locked loop
CN110601694B (zh) 一种锁相环
EP2283575A1 (en) Improved system and method for cycle slip prevention in a frequency synthesizer
KR101858471B1 (ko) 지연고정루프
CN105959001A (zh) 变频域全数字锁相环及锁相控制方法
CN103107806A (zh) 一种低杂谱Sigma-Delta小数-N锁相环
US10483989B2 (en) Phase-locked loop, phase-locking method, and communication unit
CN106301360B (zh) 鉴频鉴相器、电荷泵和锁相环电路
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
EP1199806B1 (en) PLL circuit and optical communication reception apparatus
CN108988853B (zh) 数字辅助锁定电路
CN115714596B (zh) 一种时钟数据恢复电路、显示芯片及显示设备
US6239632B1 (en) Method, architecture and/or circuitry for controlling the pulse width in a phase and/or frequency detector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RDA TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: RDA MICROELECTRONICS (SHANGHAI) CO., LTD.

Effective date: 20100426

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 ROOM 302, BUILDING 2, NO.690, BIBO ROAD, PUDONG NEW DISTRICT, SHANGHAI CITY TO: HOUSE 22, ZHONGYIN BUILDING, MIDDLE 1ST ROAD, HONG KONG GARDEN

TA01 Transfer of patent application right

Effective date of registration: 20100426

Address after: 22 floor, Bank of China Tower, 1 Garden Road, Hongkong

Applicant after: RDA Microelectronics Co., Ltd.

Address before: 201203, room 2, building 690, No. 302 blue wave road, Shanghai, Pudong New Area

Applicant before: RDA Microelectronics (Shanghai) Corp. Ltd.

C14 Grant of patent or utility model
GR01 Patent grant