TW591547B - Method and apparatus for the implementation of full-scene anti-aliasing supersampling - Google Patents
Method and apparatus for the implementation of full-scene anti-aliasing supersampling Download PDFInfo
- Publication number
- TW591547B TW591547B TW090120378A TW90120378A TW591547B TW 591547 B TW591547 B TW 591547B TW 090120378 A TW090120378 A TW 090120378A TW 90120378 A TW90120378 A TW 90120378A TW 591547 B TW591547 B TW 591547B
- Authority
- TW
- Taiwan
- Prior art keywords
- scope
- graphics
- cache memory
- patent application
- polygons
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
發明範圍 更特別的是本發明和處理三維 本發明和電腦系統有關 圖形資料有關。 發明背景 及二:ΐ生之圖形經常使用於工業界、商業界、教育界。 :木界寺各種領域’電腦圖形係由位於顯示監示器上之 '、所表不’然而’因為顯示之資料僅包含有限數目之偉 L故往往會產生條紋狀(aliaslng)現象條紋狀(aliaslng :象係因將類比資料以數位格式表示,故會在所顯示之景 像上出現不規則之邊線。 用於降低條紋狀技術之應用_般稱之為抗條紋技棟 (峨-ahasing) ’用於整體場景之抗條紋技術之—稱之為寿 取樣技術(SUpersampling),超取樣技術為一種方法其中 -原始圖像場景會以高解析度構組(rende㈣),且接著以 濾波方式降為原來顯示解析度,因此’超取樣技術乃將傾 紋狀效應轉換成較高之空間頻率。 現行電腦系統在使用超取樣技術時會產生執行效果上之 缺失,超取樣技術之問題在於其需要附加《處理及記憶體 儲存空m頻寬,俾能讀高解析度構組(render)一影 像,且後續再將其濾波降低解析度,舉例而言,在顯示幕 之個別X及Y方向進行2倍(2X)超取樣將需要4倍(4χ)儲存空 間及頻寬’因A,提出-有效率之超取樣技術且無需額外 之έ己憶體儲存空間是吾人所亟需的。 圖不概要描述 - ~ 4 ~ 本紙張尺度適财S S家標準(CNS) Α4規格(2ι〇Χ297公董)
訂
線 591547 A7
本發明將可藉由以下詳述及伴隨本發明各種具體實施例 之圖示獲致更完整之了冑,此諸圖示不應被用來將本發明 範圍限於某些個別具體實施例中’其用途僅為說明暨增進 了解目的。 3 圖1為一電腦系統之具體實施例方塊圖; 圖2為一處理器之具體實施例方塊圖; 圖3為一圖形快取記憶體之具體實施例方塊圖;及 圖4為在進行超取樣(supersampHng)作業時之資料流具 體實施例方塊圖。 詳細描述 本發明描述一種進行高效超取樣(supersampling)之方法 ^裝置,在本發明以下詳述中,會進行各種細部解說以使 讀者對本發明具亦透徹了解。然而,熟知本領域之人士可 明確地認知,在無這些個別細部說明之情況下,本發明仍 可據以貝踐,在其他狀況下,眾所週知之架構及裝置係以 方塊圖型式顯現而不作細部顯示以避免模糊本發明之焦點。 在“ 一具體實施例(one embodiment),,或“某一具體實例 (an embodiment)”說明中之參數代表一伴隨該具體實施例 之特別物件、結構、或特性係包含於本發明之至少一具體 戶、施例中。位於說明敘述各處所出現之片語“在一具體實 施例中,,並不一定表示全部參考同一具體實施例。 圖1為一電腦系統1 〇〇之具體實施例方塊圖,電腦系統 100包含一中央處理單元(處理器)1〇5,其和處理器匯流排 no耦連。在一具體實施例中,處理器1〇5為pentium⑧家族
591547 A7 _____B7 五、(3 Γ -- 系列處理器,包含Pentium® Π家族系列及行動pentium⑧ 家族系列,且Pentium® II可自位於美國加州聖塔科拉娜之 英代爾公司取得,其他處理器亦可在此使用。 曰曰元組1 2 0亦|馬連至處理器匯流排1 1 〇,晶元纟且1 2 〇可包 含一記憶體控制器,其用以控制主記憶體丨丨3,進一步而 言,晶元組120亦包含一加速圖形槔(AGP)規格修訂2〇版 介面,其由位於加州聖塔科拉娜之英代爾公司所發展,晶 元組12 0搞連至視訊裝置12 5,且掌控視訊資料對主記憶體 1 1 3進行存取之要求。 主記憶體1 1 3透過晶元組120和處理器匯流排n 〇搞連, 主記憶體1 13儲存指令序列,其由處理器1〇5執行。在一具 體貫施例中’主憶體1 1 3包含一動態隨機存取記憶體 (DRAM)系統’然而,主記憶體113亦可有其他構型,由處 理器105所處理之指令序列可自主憶體113或任何其他儲存 裝置擷取。其他諸如多重處理器及/或多重主憶體裝置等 附加裝置亦可和處理器匯流排11 0耦連。電腦系統! 〇〇係以 單一處理器進行描述,然而,多重處理器可耦連至處理器 匯流排1 1 0。視訊裝置125亦和晶元組120輕連,在一呈體 實施例中,視訊裝置包含一視訊監視器,像是一陰極射線 管(CRT)或液晶顯示幕(LCD)以及必要之支援電路。 處理器匯流排1 1 0透過晶元組12 0和系統匯流排1 3 〇 |馬連 ’在一具體貫施例中’系統匯流排13 〇為一週邊元件互連 (PCI)規格修訂2· 1版標準匯流排,由位於美國加州聖塔科 拉娜之英代爾公司發展,然而,吾人亦可使用其他匯流排 -6- 本紙張尺度適财國Η家標準(CNS) A4規格(210 X 297公董 1 ~ ' -- 591547
標準。多重裝置,像是聲訊裝置127可和系統匯流排13〇耦 連。 匯流排橋接器140將系統匯流排130和第二匯流排150轉 連’在一具體實施例中’第二匯流排丨5 〇為一工業標準架 構(ISA)規格修汀1 ·〇版匯流排,由位於美國紐約阿蒙克 (Armonk)之國際商業機器公司(IBM)所發展,然而,吾人 亦可使用其他匯流排標準,像是由康柏公司所發展之延展 工業標準架構(EISA)規格修訂3.12版等。多重裝置,像是 硬碟153及磁碟驅動器154可和第二匯流排ι5〇耦連,其他 諸如游“控制裝置(未於顯示圖1)等裝置可编連至第二匯 流排150。 圖2為處理器1〇5具體實施例之方塊圖,處理器ι〇5包含 一中央處理單元(C P U)核心2 1 0、C P U快取記憶體2 2 〇、圖 形核心230、圖形快取記憶體240、以及匯流排介面25〇, C P U核心2 1 0執行電腦系統1 〇 〇所接收之非圖形指令,〔p u 快取記憶體220耦連至CPU核心210。依據一具體實施例, C P U快取§己憶體2 2 0為一高速儲存機制,其用以儲存由 CPU核心2 10所執行之資料及指令序列。 匯流排介面250和CPU快取記憶體220耦連,匯流排介面 2 50將CPU快取記憶體220以及圖形快取記憶體24〇搞連至 處理器匯流排110,使得資料得以送達處理器1〇5並自該處 分送。 - 圖形核心2 3 0包含一圖形加速器,其專門用於計算圖形 轉換,圖形核心230促使CPU核心210有效率地執行非圖形 ___^_ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公 ' ------- 591547
指令,而圖形核心230則處理圖形計算。依據一具體實施 例’圖形核心依據一基於瓦狀之構組架構⑴le_based rendering architecture)進行運算,構組(rendering)為以像 素為基礎對不同顏色及位置資訊進行計算之行為,因此, 一觀視者可自視訊裝置125之二度空間監視器感受景深資 訊。 構組動作將原先僅以頂點(vertices)集合進行儲存之資料 填入位於一物件表面之點位置,以此種方式,一具有三度 空間陰影效果之固體物件可描繪於螢幕上。為進行構組一 物件,吾人必須決定色彩及位置資料,為使其有效率進行 ’物件上之諸頂點會分割成複數個三角形,且這些三角形 (複數個三頂點所組成之集合)然後會於圖形處理器核心 2 3 0同時進行處理。 在以瓦狀為基礎構組進行中,圖形核心23〇持續以一二 角形接著一三角形方式在一特定圖形場景(或影像)中構建 多邊形,直到場景構建完成為止,然而,在構組一場景之 前,圖形核心230會將一場景分割成一系列三角形,接著 ’藉由審視母一二角形之包覆箱(bounding box),此諸二 角形會被挑揀(sorted)(或串裝(binning))入瓦狀中,瓦狀串 裝在於決定一三角形應置於何瓦狀内。依據一具體實施例 ,圖形快取記憶體240對位於一場景中之每一瓦狀皆包含 一緩衝區,該緩衝區内含指標指向包含於該緩衝區内之特 疋二角形,在母二角形已完成串裝後,場景内之每一瓦 狀將同時進行構組。
裝
k -8 -
591547 A7 B7 五、發明説明(6 圖形快取記憶體24〇和圖形核心23〇及匯流排介面25〇耦 連,依據一具體實施例,圖形快取記憶體240為一統合 (unified)圖形快取記憶體,其可容納128χ64像素之瓦^ (tile)大小’其中每一像素包含32位元顏色及景深數值。 在另一具體實施例中,圖形快取記憶體24〇除了儲存顏色 及景深資料外,其亦會儲存紋理(texture)資料。在進一步 具體實施例中,圖形快取記憶體24〇為64 kb (千位元組)靜 態隨機存取記憶體,用以容納128χ64瓦狀大小,然而,熟 知本領域之人士必會了解其他記憶體大小及形式亦可用於 圖形快取記憶體240。 圖3為圖形快取記憶體24〇之具體實施例方塊圖,圖形快 取έ己憶體240包含圖形紋理(texture)快取記憶體32〇以及圖 开’色彩/Z瓦狀(tile)緩衝區340。圖形紋理快取記憶體32〇儲 存紋理貧料其用於一物件之紋理匹配,紋理匹配包含進行 三度空間特徵(例如,物件之透明度暨反射度等)以及二度 空間質地(例如色彩及亮度)紋理編碼,一旦吾人已對一紋 理完成定義,其可對一三維物件進行包覆。 圖形色彩/Z瓦狀缓衝區340對位於一或多場景中每一瓦 狀内之像素儲存色彩及景深資料,瓦狀大小可基於顏色及 景深格式以及圖形顏色/Z瓦狀緩衝區340之大小而定,因 此,依據一具體實施例,圖形顏色/Z瓦狀緩衝區34〇具有 足夠之谷^:以供位於一特別瓦狀内之所有三角形進行中介 顏色及景深資料之存取。依據一進一步具體實施例,在位 於一瓦狀内最後三角形完成構組之後,顏色及景深資料會 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 訂 591547
寫入記憶體.11 3。 依據一具體實施例,使用圖形快取記憶體24〇可令圖形 核心230藉由限歸卜記憶體容量暨頻寬需求而有效率地 進行超取樣(supersampling)。圖4為圖形核心23〇進行超取 樣時資料流之具體實施例流程圖,為了說明之目的,吾人 假設k = 4在X及Y軸方向進行二倍(2χ)超取樣,接著’假設 瓦狀大小為128x64,且多邊形係串裝(Mnned)成虛擬瓦狀 大小6 4 X 3 2 ,然而熟知本領域之人士將了解吾人亦可使用 其他k值及瓦狀大小進行此超取樣過程。 請參照圖4,位於處理方塊4丨〇中,來自記憶體丨丨3關於 一瓦狀之多邊形經由位於晶元組12〇中之AGp埠而為圖形 核心230所接收;在處理方塊42〇中,多邊形會於圖形核心 230放大,因為在此例中,k==4 ,多邊形會放大為原來的四 倍(4X),該放大過桎係使用由圖形核心23〇所支援之視埠 (viewport)轉換而達成,在視埠轉換中,字元座標會根據 圖形核心23 0之指引而映射於顯示幕上,接著,圖形核心 230會加速轉換之進行,藉由應用視埠轉換,吾人可操控 視埠之維數俾使最終影像得以放大並構組(rendedng)成瓦 狀。 在處理方塊430中,吾人完成放大多邊形之設置,依據 一具體實施例,該設置階段會擷取伴隨每一頂點之資料, 並計算掃讀轉換所需之各個參數。依據進一步之具體實施 例,會對位於多邊形中***各頂點屬性所需之斜度 (gradients)加以計算。 - 10 _ 本紙張尺度適用中國國家標準(CNS) A4規格297公爱)
裝 訂
591547 A7
訂
裝 , 591547 A7
3 &路弓丨擎(Pipeline engine),因此,當前一瓦狀之延 展BLT進行時,位於圖形核心23〇中後續瓦狀之構組可開 始執行。 如上述’對於以瓦狀為基礎之構組使用一統合圖形快取 記憶體架構可有效產生超取樣影像而無需增加額外記憶體 •容量及頻寬需求。 一般而言,使用非基於瓦狀之圖形引擎首先必須構組完 整超取樣影像至記憶體位置,該影像在下取樣 (downsampling)處理得以開始之前為原始顯示解析度之匕倍 ,所需之記憶體一般而言將過大而無法在和圖形引擎相同 之半導體裝置上執行,因此,必需在主記憶體中增加記憶 體容量及頻寬。 ~ 如上述,統合圖形快取記憶體對於超取樣影像提供了暫 時之儲存空間以作為稍後進行下濾波之用(例如透過延展 BLT),因此,僅有原始大小之最終影像需予以寫出及儲 存於諸如記憶體113之主系統記憶體中。因此,吾人已描 述了不會導致額外記憶體容量及頻寬需求之有效超取樣作 法。 儘管在閱讀以上描述後熟知本領域之人士必會體認本發 明可進行諸多改變及修訂’然吾人必須了解任何所顯示之 具體實施例及藉由說明進行之描述並非意於限制,因此, 在各具體實施例中之詳述並非意於限制本發明申請專利之 範圍,其旨在指出有關本發明之特性。 __ - 12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
線
Claims (1)
- 591547 A BCD 申請專利範圍 1、一種電腦系統,其.包含: 一圖形核心;以及 一和該圖形核心耦合之統合圖形快取記憶體,其中 該統合圖形快取記憶體儲存紋理資料(texture data)、色 彩資料以及景深(depth)資料。 2 ·如申巧專利範圍第i項之電腦系統,其中該圖形快取記 憶體包含: 紋理快取記憶體,用以儲存紋理資料;以及 一色衫及景深緩衝區,用以儲存色彩資料及景深資 料。 3 ·如申請專利範圍第1項之電腦系統,進一步包含: 一中央處理單元(CPU)核心;以及 一輕合於該CPU核心之CPU快取記憶體。 4. 如申請專利範圍第3項之電腦系統,進一步包含一匯流 排介面,其和CPU核心及圖形快取記憶體耦合。 5. 如申請專利範圍第1項之電腦系統,其中該圖形核心依 據瓷磚式並列基礎構組(tile-based rendedng)架構運作。 6. 如申請專利範圍第1項之電腦系統,進一步包含一和該 匯流排介面耦合之主記憶體。 7·如申請專利範圍第2項之電腦系統,其中該圖形核心將 影像之複數個多邊形放大並使該等複數個多邊形進入該 圖形快取記憶體中。 8.如申請專利範圍第7項之電腦系統,其中該影像多邊形 之放大處理係藉由視璋(Vjewp〇rt)轉換達成。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(2ΐ〇χ297公釐) W1547申請專利範圍 9.·如申凊專利範圍第,7項之電腦系統,其中在複數個多邊 七70成之後’該圖形核心對影像多邊形進行下取樣 (downsamples)。 1 〇.如申明專利範圍第9項之電腦系統,其中該影像多邊形 之下取樣係藉由執行一位元對齊(aligned)區塊轉換而達 成。 ιι_一種對一影像進行超取樣之方法,包括·· 在一圖形核心進行接收影像之第一瓷磚式並列複數 個多邊形;以及 使該第一究磚式並列之複數個多邊形至一統合圖形 快取記憶體中’其中該統合圖形快取記憶體儲存影像之 紋理資料、色彩資料以及景深資料。 12.如申請專利範圍第π項之方法,進一步包含在圖形核心 接收多邊形之後對該複數個多邊形進行放大。 1 3 ·如申請專利範圍第丨2項之方法,其中該多邊形會放大為 該影像原始大小之四倍。 14 ·如申請專利範圍第12項之方法,其中放大動作係使用視 璋轉換而達成。 1 5 ·如申請專利範圍第1 1項之方法,其中形成多邊形之過裎 包括: 設定該影像複數個多邊形;以及 將位於該影像多邊形内之像素點陣化(rasterizing)。 1 6.如申請專利範圍第1 5項之方法,進一步包含將位於該影 像多邊形中之像素紋理化(texturing)。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 591547 A B c D 六、申請專利範圍 17‘如申請專利範圍第·丨丨項之方法,進一步包含在該複數個 少邊幵>/元成構組後進行下取樣(d〇wnsarnpling)。 18·如申請專利範圍第17項之方法,其中該下取樣係藉由執 行位兀對齊(aligned)方塊轉換而達成。 19·如申請專利範圍第丨丨項之方法,進一步包含: 決定該統合圖形快取記憶體是否需包含更多要被形 成的竟磚;以及 右疋’在圖形核心進行該影像之第二瓦狀複數個多 邊形之接收;以及 使該第二瓦狀之複數個多邊形進入統合圖形快取記 憶體内。 20·—種中央處理單元(CPU),包含·· 一圖形加速器;以及 一和該圖形加速器耦合之統合圖形快取記憶體,其 中該統合圖形快取記憶體儲存紋理資料、色彩資料以及 景深資料。 2 1 ·如申凊專利範圍第20項之CPU,其中該圖形快取記憶體 包含: 一用於儲存紋理資料之紋理快取記憶體;以及 色彩及景沬緩衝區,用於儲存色彩資料及景深資 料。 、 22.如申請專利範圍第20項之CPU,進一步包含: 一 CPU核心;以及 一耦合至CPU核心之CPU快取記憶體。 -15- ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " --- 591547 8 8 8 8 A B c D 六、申請專利範圍 23 4如申請專利範圍第22項之CPU,進一步包含一匯流排介 面,其和該CPU快取記憶體及圖形快取記憶體耦連。 24·如申請專利範圍第23項之CPU,其中該圖形加速器依據 以瓷磚式並列為基礎之構組架構進行運作。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/675,096 US6885378B1 (en) | 2000-09-28 | 2000-09-28 | Method and apparatus for the implementation of full-scene anti-aliasing supersampling |
Publications (1)
Publication Number | Publication Date |
---|---|
TW591547B true TW591547B (en) | 2004-06-11 |
Family
ID=24709035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090120378A TW591547B (en) | 2000-09-28 | 2001-08-20 | Method and apparatus for the implementation of full-scene anti-aliasing supersampling |
Country Status (12)
Country | Link |
---|---|
US (1) | US6885378B1 (zh) |
EP (1) | EP1323131B1 (zh) |
JP (1) | JP2004510270A (zh) |
KR (1) | KR100547258B1 (zh) |
CN (1) | CN1251155C (zh) |
AT (1) | ATE355569T1 (zh) |
AU (1) | AU2001293158A1 (zh) |
CA (1) | CA2423497C (zh) |
DE (1) | DE60126967T2 (zh) |
HK (1) | HK1054110B (zh) |
TW (1) | TW591547B (zh) |
WO (1) | WO2002027661A2 (zh) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3543942B2 (ja) * | 2000-03-02 | 2004-07-21 | 株式会社ソニー・コンピュータエンタテインメント | 画像生成装置 |
US20030210267A1 (en) * | 2002-05-13 | 2003-11-13 | Kylberg Robert Lee | Systems and methods for providing asynchronous client rendering in a graphical user interface (GUI) environment |
TW569097B (en) * | 2002-09-11 | 2004-01-01 | Via Tech Inc | Personal computer system and core logic chip applied to same |
JP2004164618A (ja) * | 2002-10-14 | 2004-06-10 | Oce Technol Bv | 携帯端末における選択メカニズム |
US7307667B1 (en) * | 2003-06-27 | 2007-12-11 | Zoran Corporation | Method and apparatus for an integrated high definition television controller |
US7812844B2 (en) * | 2004-01-28 | 2010-10-12 | Lucid Information Technology, Ltd. | PC-based computing system employing a silicon chip having a routing unit and a control unit for parallelizing multiple GPU-driven pipeline cores according to the object division mode of parallel operation during the running of a graphics application |
US9098943B1 (en) * | 2003-12-31 | 2015-08-04 | Ziilabs Inc., Ltd. | Multiple simultaneous bin sizes |
US7460175B2 (en) * | 2004-04-02 | 2008-12-02 | Nvidia Corporation | Supersampling of digital video output for multiple analog display formats |
JP4656862B2 (ja) * | 2004-05-28 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8089486B2 (en) | 2005-03-21 | 2012-01-03 | Qualcomm Incorporated | Tiled prefetched and cached depth buffer |
US7348988B2 (en) * | 2005-05-06 | 2008-03-25 | Via Technologies, Inc. | Texture cache control using an adaptive missing data table in a multiple cache computer graphics environment |
KR101177125B1 (ko) * | 2005-06-11 | 2012-08-24 | 엘지전자 주식회사 | 멀티-코어 프로세서의 합성모드 구현 방법 및 장치 |
US7737988B1 (en) * | 2005-11-14 | 2010-06-15 | Nvidia Corporation | Using font filtering engines for texture blitting |
KR100762811B1 (ko) * | 2006-07-20 | 2007-10-02 | 삼성전자주식회사 | 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 |
US8009172B2 (en) * | 2006-08-03 | 2011-08-30 | Qualcomm Incorporated | Graphics processing unit with shared arithmetic logic unit |
JP2008090673A (ja) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | キャッシュメモリ制御装置 |
CN101252687B (zh) * | 2008-03-20 | 2010-06-02 | 上海交通大学 | 实现多通道联合的感兴趣区域视频编码及传输的方法 |
EP2422316B1 (en) | 2009-04-20 | 2018-07-04 | Barco, Inc. | Using gpu for network packetization |
US8988443B2 (en) | 2009-09-25 | 2015-03-24 | Arm Limited | Methods of and apparatus for controlling the reading of arrays of data from memory |
GB2474114B (en) * | 2009-09-25 | 2012-02-15 | Advanced Risc Mach Ltd | Graphics processing systems |
US9406155B2 (en) | 2009-09-25 | 2016-08-02 | Arm Limited | Graphics processing systems |
US9349156B2 (en) | 2009-09-25 | 2016-05-24 | Arm Limited | Adaptive frame buffer compression |
GB0916924D0 (en) | 2009-09-25 | 2009-11-11 | Advanced Risc Mach Ltd | Graphics processing systems |
KR101609266B1 (ko) * | 2009-10-20 | 2016-04-21 | 삼성전자주식회사 | 타일 기반의 랜더링 장치 및 방법 |
KR101683556B1 (ko) * | 2010-01-06 | 2016-12-08 | 삼성전자주식회사 | 타일 기반의 렌더링 장치 및 렌더링 방법 |
GB201105716D0 (en) | 2011-04-04 | 2011-05-18 | Advanced Risc Mach Ltd | Method of and apparatus for displaying windows on a display |
US8884963B2 (en) * | 2011-05-04 | 2014-11-11 | Qualcomm Incorporated | Low resolution buffer based pixel culling |
CN102208112B (zh) * | 2011-05-25 | 2015-08-05 | 威盛电子股份有限公司 | 景深消隐方法、三维图形处理方法及其装置 |
US9098938B2 (en) * | 2011-11-10 | 2015-08-04 | The Directv Group, Inc. | System and method for drawing anti-aliased lines in any direction |
CN103164838B (zh) * | 2011-12-12 | 2015-11-04 | 扬智科技股份有限公司 | 图形数据处理方法 |
US9734548B2 (en) * | 2012-10-26 | 2017-08-15 | Nvidia Corporation | Caching of adaptively sized cache tiles in a unified L2 cache with surface compression |
US9720858B2 (en) | 2012-12-19 | 2017-08-01 | Nvidia Corporation | Technique for performing memory access operations via texture hardware |
US9697006B2 (en) | 2012-12-19 | 2017-07-04 | Nvidia Corporation | Technique for performing memory access operations via texture hardware |
US9195426B2 (en) | 2013-09-20 | 2015-11-24 | Arm Limited | Method and apparatus for generating an output surface from one or more input surfaces in data processing systems |
US9595075B2 (en) * | 2013-09-26 | 2017-03-14 | Nvidia Corporation | Load/store operations in texture hardware |
GB2524467B (en) | 2014-02-07 | 2020-05-27 | Advanced Risc Mach Ltd | Method of and apparatus for generating an overdrive frame for a display |
GB2528265B (en) | 2014-07-15 | 2021-03-10 | Advanced Risc Mach Ltd | Method of and apparatus for generating an output frame |
US10163180B2 (en) * | 2015-04-29 | 2018-12-25 | Qualcomm Incorporated | Adaptive memory address scanning based on surface format for graphics processing |
GB2540562B (en) | 2015-07-21 | 2019-09-04 | Advanced Risc Mach Ltd | Method of and apparatus for generating a signature representative of the content of an array of data |
US10262456B2 (en) * | 2015-12-19 | 2019-04-16 | Intel Corporation | Method and apparatus for extracting and using path shading coherence in a ray tracing architecture |
US10235811B2 (en) | 2016-12-29 | 2019-03-19 | Intel Corporation | Replicating primitives across multiple viewports |
US10262393B2 (en) * | 2016-12-29 | 2019-04-16 | Intel Corporation | Multi-sample anti-aliasing (MSAA) memory bandwidth reduction for sparse sample per pixel utilization |
US10510133B2 (en) * | 2017-06-20 | 2019-12-17 | Think Silicon Sa | Asymmetric multi-core heterogeneous parallel processing system |
US10628910B2 (en) | 2018-09-24 | 2020-04-21 | Intel Corporation | Vertex shader with primitive replication |
US10902265B2 (en) * | 2019-03-27 | 2021-01-26 | Lenovo (Singapore) Pte. Ltd. | Imaging effect based on object depth information |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2030022A1 (en) * | 1989-11-17 | 1991-05-18 | Brian M. Kelleher | System and method for drawing antialiased polygons |
US5307451A (en) | 1992-05-12 | 1994-04-26 | Apple Computer, Inc. | Method and apparatus for generating and manipulating graphical data for display on a computer output device |
US5388206A (en) * | 1992-11-13 | 1995-02-07 | The University Of North Carolina | Architecture and apparatus for image generation |
KR100277803B1 (ko) * | 1995-03-10 | 2001-01-15 | 가나이 쓰도무 | 3차원 그래픽 표시장치 |
US5651104A (en) * | 1995-04-25 | 1997-07-22 | Evans & Sutherland Computer Corporation | Computer graphics system and process for adaptive supersampling |
US5682522A (en) * | 1995-07-18 | 1997-10-28 | Silicon Integrated Systems Corp. | Shared memory architecture of graphics frame buffer and hard disk cache |
US5977977A (en) | 1995-08-04 | 1999-11-02 | Microsoft Corporation | Method and system for multi-pass rendering |
US5960213A (en) | 1995-12-18 | 1999-09-28 | 3D Labs Inc. Ltd | Dynamically reconfigurable multi-function PCI adapter device |
US6111584A (en) | 1995-12-18 | 2000-08-29 | 3Dlabs Inc. Ltd. | Rendering system with mini-patch retrieval from local texture storage |
JPH09245179A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | コンピュータグラフィックス装置 |
EP0821324A3 (en) | 1996-07-26 | 1999-05-06 | International Business Machines Corporation | Cache memory for Z-buffer |
US5828382A (en) * | 1996-08-02 | 1998-10-27 | Cirrus Logic, Inc. | Apparatus for dynamic XY tiled texture caching |
US6104417A (en) * | 1996-09-13 | 2000-08-15 | Silicon Graphics, Inc. | Unified memory computer architecture with dynamic graphics memory allocation |
US5860060A (en) * | 1997-05-02 | 1999-01-12 | Texas Instruments Incorporated | Method for left/right channel self-alignment |
US6094203A (en) * | 1997-09-17 | 2000-07-25 | Hewlett-Packard Company | Architecture for a graphics processing unit using main memory |
US5986677A (en) * | 1997-09-30 | 1999-11-16 | Compaq Computer Corporation | Accelerated graphics port read transaction merging |
US6496187B1 (en) * | 1998-02-17 | 2002-12-17 | Sun Microsystems, Inc. | Graphics system configured to perform parallel sample to pixel calculation |
JP3497988B2 (ja) * | 1998-04-15 | 2004-02-16 | 株式会社ルネサステクノロジ | 図形処理装置及び図形処理方法 |
US6483516B1 (en) * | 1998-10-09 | 2002-11-19 | National Semiconductor Corporation | Hierarchical texture cache |
US6448968B1 (en) * | 1999-01-29 | 2002-09-10 | Mitsubishi Electric Research Laboratories, Inc. | Method for rendering graphical objects represented as surface elements |
GB9915012D0 (en) * | 1999-06-29 | 1999-08-25 | Koninkl Philips Electronics Nv | Z-buffering graphics system |
-
2000
- 2000-09-28 US US09/675,096 patent/US6885378B1/en not_active Expired - Lifetime
-
2001
- 2001-08-20 TW TW090120378A patent/TW591547B/zh not_active IP Right Cessation
- 2001-09-26 CN CNB018164188A patent/CN1251155C/zh not_active Expired - Fee Related
- 2001-09-26 AU AU2001293158A patent/AU2001293158A1/en not_active Abandoned
- 2001-09-26 KR KR1020037004456A patent/KR100547258B1/ko not_active IP Right Cessation
- 2001-09-26 CA CA002423497A patent/CA2423497C/en not_active Expired - Fee Related
- 2001-09-26 DE DE60126967T patent/DE60126967T2/de not_active Expired - Lifetime
- 2001-09-26 WO PCT/US2001/030360 patent/WO2002027661A2/en active IP Right Grant
- 2001-09-26 JP JP2002531365A patent/JP2004510270A/ja active Pending
- 2001-09-26 EP EP01973598A patent/EP1323131B1/en not_active Expired - Lifetime
- 2001-09-26 AT AT01973598T patent/ATE355569T1/de not_active IP Right Cessation
-
2003
- 2003-09-06 HK HK03106358.0A patent/HK1054110B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2423497C (en) | 2009-07-28 |
EP1323131A2 (en) | 2003-07-02 |
CN1251155C (zh) | 2006-04-12 |
HK1054110B (zh) | 2007-08-31 |
JP2004510270A (ja) | 2004-04-02 |
KR20030046474A (ko) | 2003-06-12 |
AU2001293158A1 (en) | 2002-04-08 |
WO2002027661A2 (en) | 2002-04-04 |
DE60126967D1 (de) | 2007-04-12 |
HK1054110A1 (en) | 2003-11-14 |
CN1466738A (zh) | 2004-01-07 |
EP1323131B1 (en) | 2007-02-28 |
US6885378B1 (en) | 2005-04-26 |
CA2423497A1 (en) | 2002-04-04 |
DE60126967T2 (de) | 2007-10-31 |
WO2002027661A3 (en) | 2002-06-13 |
KR100547258B1 (ko) | 2006-01-26 |
ATE355569T1 (de) | 2006-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW591547B (en) | Method and apparatus for the implementation of full-scene anti-aliasing supersampling | |
US11301956B2 (en) | Varying effective resolution by screen location by altering rasterization parameters | |
JP6563048B2 (ja) | スクリーンの位置によって異なる解像度のターゲットの複数レンダリングのテクスチャ・マッピングの傾き調整 | |
TWI275039B (en) | Method and apparatus for generating a shadow effect using shadow volumes | |
US7928990B2 (en) | Graphics processing unit with unified vertex cache and shader register file | |
JP4234217B2 (ja) | サイズ変更ビットブロック転送処理の一部として透過イネーブルビットの埋込みを行うシステム、装置および方法 | |
US7952588B2 (en) | Graphics processing unit with extended vertex cache | |
US20080030512A1 (en) | Graphics processing unit with shared arithmetic logic unit | |
KR20050004915A (ko) | 텍스쳐 정보를 엔코딩하는 방법 및 장치 | |
JPH11195132A (ja) | テクスチャマッピング用バッファ、3次元グラフィクス処理装置、3次元グラフィクス処理システム、3次元グラフィクス処理方法および処理プログラムが記憶された記憶媒体 | |
JPH04222071A (ja) | テキスチュア・マッピング方法及びその装置 | |
TW200818054A (en) | Tile based precision rasterization in graphics pipeline | |
US7492373B2 (en) | Reducing memory bandwidth to texture samplers via re-interpolation of texture coordinates | |
JP2003504697A (ja) | 副標本化テクスチャ端縁部のアンチエイリアシング | |
CN117555465A (zh) | 一种用于显示设备的图形显示方法及图形显示装置 | |
JPH0869539A (ja) | 画像の領域エクステントを決める方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |