KR100762811B1 - 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 - Google Patents
하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 Download PDFInfo
- Publication number
- KR100762811B1 KR100762811B1 KR1020060067857A KR20060067857A KR100762811B1 KR 100762811 B1 KR100762811 B1 KR 100762811B1 KR 1020060067857 A KR1020060067857 A KR 1020060067857A KR 20060067857 A KR20060067857 A KR 20060067857A KR 100762811 B1 KR100762811 B1 KR 100762811B1
- Authority
- KR
- South Korea
- Prior art keywords
- tile
- determination value
- triangle
- value
- node
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Image Generation (AREA)
Abstract
Description
Claims (17)
- 삼각형에 대하여 렌더링을 수행하기 위한 화면을 복수의 타일들로 분할하는 단계;상기 타일 각각의 타일 노드의 판별 값을 결정하는 단계; 및상기 타일 각각의 상기 타일 노드의 상기 판별 값을 기초로 상기 타일 중 상기 삼각형의 전부 또는 일부를 포함하고 있는 타일을 판별하는 단계를 포함하는 것을 특징으로 하는 타일 비닝 방법.
- 제1항에 있어서,상기 판별 값은 제1 판별 값, 제2 판별 값 및 제3 판별 값을 포함하고,상기 판별 값을 결정하는 상기 단계는,상기 타일 노드에서 상기 삼각형의 제1 모서리, 제2 모서리 및 제3 모서리 각각에 대한 하프 플레인 에지 함수 값의 부호 기초로 제1 판별 값, 제2 판별 값 및 제3 판별 값을 결정하는 것을 특징으로 하는 타일 비닝 방법.
- 제2항에 있어서,상기 삼각형의 전부 또는 일부를 포함하고 있는 타일을 판별하는 상기 단계는,상기 타일 중 상기 타일에 포함되는 타일 노드들의 제1 판별 값이 서로 동일하고, 제2 판별 값이 서로 동일하고, 제3 판별 값이 서로 동일하며, 상기 타일 노드들 중 어느 하나의 제1 판별 값, 제2 판별 값 및 제3 판별 값 중 적어도 하나가 음수인 타일을 제외한 나머지 타일을 상기 삼각형의 전부 또는 일부를 포함하고 있는 타일로 판별하는 것을 특징으로 하는 타일 비닝 방법.
- 제3항에 있어서,상기 삼각형의 전부 또는 일부를 포함하고 있는 타일을 판별하는 상기 단계는,상기 타일 각각에 대하여 병렬적으로 수행되는 것을 특징으로 하는 타일 비닝 방법.
- 제1항에 있어서,상기 분할된 타일들 중 상기 삼각형을 포함하는 최소의 사각형의 범위에 포함되는 타일을 선별하는 단계를 더 포함하고,상기 판별 값을 결정하는 상기 단계는,상기 선별된 타일에 대해서만 각각의 타일 노드의 판별 값을 결정하는 것을 특징으로 하는 타일 비닝 방법.
- 제5항에 있어서,상기 타일들 중 상기 삼각형을 포함하는 최소의 사각형을 포함하는 타일을 선별하는 상기 단계는,상기 삼각형의 꼭지점의 좌표를 기초로 상기 삼각형을 포함하는 최소의 사각형을 구하는 것을 특징으로 하는 타일 비닝 방법.
- 제2항에 있어서,상기 판별 값을 결정하는 상기 단계는,상기 타일 노드 중 임의의 타일 노드인 제1 타일 노드에서 상기 삼각형의 제1 모서리에 대한 하프 플레인 에지 함수 값을 계산하는 단계; 및상기 함수 값을 기초로 상기 제1 타일 노드와 인접한 타일 노드인 제2 타일 노드의 하프 플레인 에지 함수 값을 계산하는 단계를 포함하는 것을 특징으로 하는 타일 비닝 방법.
- 제7항에 있어서,상기 제1 타일 노드의 하프 플레인 에지 함수 값의 부호가 상기 제2 타일 노드에서의 하프 플레인 에지 함수 값의 부호와 다른 경우에, 상기 제2 타일 노드로부터 상기 제1 타일 노드에서 상기 제2 타일 노드로의 방향에 존재하는 타일 노드의 판별 값을 상기 제2 타일 노드의 판별 값으로 결정하는 단계를 더 포함하는 것을 특징으로 하는 타일 비닝 방법.
- 제7항에 있어서,상기 제1 타일 노드는 상기 삼각형의 꼭지점 중 어느 하나가 포함된 타일에 포함되는 타일 노드 중 하나인 것을 특징으로 하는 타일 비닝 방법.
- 제1항에 있어서,상기 타일 각각의 상기 타일 노드의 상기 판별 값을 기초로 상기 타일 중 상기 삼각형에 전부 포함되는 타일을 판별하는 단계를 더 포함하는 것을 특징으로 하는 타일 비닝 방법.
- 제10항에 있어서,상기 삼각형에 전부 포함되는 타일을 판별하는 상기 단계는,상기 타일 중 상기 타일에 포함되는 타일 노드 전부에 대해서 상기 제1 판별 값, 상기 제2 판별 값 및 상기 제3 판별 값이 모두 양수인 타일을 상기 삼각형에 전부 포함되는 타일로 판별하는 것을 특징으로 하는 타일 비닝 방법.
- 제1항에 있어서,상기 타일 노드는 상기 타일의 꼭지점인 것을 특징으로 하는 타일 비닝 방법.
- 제1항 내지 제12항 중 어느 한 항의 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록매체.
- 삼각형에 대하여 렌더링을 수행하기 위한 화면을 복수의 타일들로 분할하는 타일 분할부;상기 타일 각각의 타일 노드의 판별 값을 결정하는 판별 값 결정부; 및상기 타일 각각의 상기 타일 노드의 상기 판별 값을 기초로 상기 타일 중 상기 삼각형의 전부 또는 일부를 포함하고 있는 타일을 판별하는 타일 판별부를 포함하는 것을 특징으로 하는 타일 비닝 시스템.
- 제14항에 있어서,상기 판별 값은 제1 판별 값, 제2 판별 값 및 제3 판별 값을 포함하고,상기 판별 값을 결정부는,상기 타일 노드에서 상기 삼각형의 제1 모서리, 제2 모서리 및 제3 모서리 각각에 대한 하프 플레인 에지 함수 값의 부호 기초로 제1 판별 값, 제2 판별 값 및 제3 판별 값을 결정하는 것을 특징으로 하는 타일 비닝 시스템.
- 제15항에 있어서,상기 타일 판별부는,상기 타일 중 상기 타일에 포함되는 타일 노드들의 제1 판별 값이 서로 동일하고, 제2 판별 값이 서로 동일하고, 제3 판별 값이 서로 동일하며, 상기 타일 노드들 중 어느 하나의 제1 판별 값, 제2 판별 값 및 제3 판별 값 중 적어도 어느 하나가 음수인 타일을 제외한 나머지 타일을 상기 삼각형의 전부 또는 일부를 포함하고 있는 타일로 판별하는 것을 특징으로 하는 타일 비닝 시스템.
- 제14항에 있어서,상기 분할된 타일들 중 상기 삼각형을 포함하는 최소의 사각형의 범위에 포함되는 타일을 선별하는 범위 선별부를 더 포함하고,상기 판별 값 결정부는,상기 선별된 타일에 대해서만 각각의 타일 노드의 판별 값을 결정하는 것을 특징으로 하는 타일 비닝 시스템.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060067857A KR100762811B1 (ko) | 2006-07-20 | 2006-07-20 | 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 |
JP2006305390A JP4521391B2 (ja) | 2006-07-20 | 2006-11-10 | 半平面エッジ関数を用いたタイルビニング方法およびシステム |
US11/604,691 US8345064B2 (en) | 2006-07-20 | 2006-11-28 | Method and system for tile binning using half-plane edge function |
EP06125221.9A EP1881456B1 (en) | 2006-07-20 | 2006-12-01 | Method and system for tile binning using half-plane edge function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060067857A KR100762811B1 (ko) | 2006-07-20 | 2006-07-20 | 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100762811B1 true KR100762811B1 (ko) | 2007-10-02 |
Family
ID=38683482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060067857A KR100762811B1 (ko) | 2006-07-20 | 2006-07-20 | 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8345064B2 (ko) |
EP (1) | EP1881456B1 (ko) |
JP (1) | JP4521391B2 (ko) |
KR (1) | KR100762811B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082547B1 (ko) | 2009-10-27 | 2011-11-10 | 동의대학교 산학협력단 | 반평면 경계 함수를 사용하는 삼각형의 정점 정렬 장치 및 방법과, 삼각형의 정점 정렬 방법을 프로그램 코드로 기록한 컴퓨터 판독 가능한 기록매체 |
US9159157B2 (en) | 2011-11-09 | 2015-10-13 | Samsung Electronics Co., Ltd. | Apparatus and method for tile binning |
US9805502B2 (en) | 2012-02-27 | 2017-10-31 | Samsung Electronics Co., Ltd. | Rendering system and method |
US9984497B2 (en) | 2014-08-11 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile-based path rendering |
US10210639B2 (en) | 2015-03-20 | 2019-02-19 | Samsung Electronics Co., Ltd. | Method and apparatus for tile-based rendering |
US10529098B2 (en) | 2015-04-14 | 2020-01-07 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile binning for path rendering |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120065589A (ko) * | 2010-12-13 | 2012-06-21 | 삼성전자주식회사 | 저전력을 위한 타일 비닝 장치 및 방법 |
US9633458B2 (en) * | 2012-01-23 | 2017-04-25 | Nvidia Corporation | Method and system for reducing a polygon bounding box |
US9842428B2 (en) * | 2014-06-27 | 2017-12-12 | Samsung Electronics Co., Ltd. | Dynamically optimized deferred rendering pipeline |
US9799091B2 (en) * | 2014-11-20 | 2017-10-24 | Intel Corporation | Apparatus and method for efficient frame-to-frame coherency exploitation for sort-last architectures |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975318B2 (en) | 2002-06-25 | 2005-12-13 | Intel Corporation | Polygon binning process for tile-based rendering |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446836A (en) | 1992-10-30 | 1995-08-29 | Seiko Epson Corporation | Polygon rasterization |
US5369739A (en) | 1993-07-09 | 1994-11-29 | Silicon Graphics, Inc. | Apparatus and method for generating point sample masks in a graphics display system |
US6577305B1 (en) | 1998-08-20 | 2003-06-10 | Apple Computer, Inc. | Apparatus and method for performing setup operations in a 3-D graphics pipeline using unified primitive descriptors |
GB2343603B (en) * | 1998-11-06 | 2003-04-02 | Videologic Ltd | Shading 3-dimensional computer generated images |
US20010040583A1 (en) | 1999-02-03 | 2001-11-15 | Ati Internation, Srl | Trivial discard of triangles reusing regional comparisons |
US6437780B1 (en) | 1999-03-17 | 2002-08-20 | Nvidia Us Investment Company | Method for determining tiles in a computer display that are covered by a graphics primitive |
WO2001037220A1 (en) | 1999-11-18 | 2001-05-25 | Info Assets, Inc. | Rendering image data |
JP3367506B2 (ja) * | 2000-03-30 | 2003-01-14 | 日本電気株式会社 | 画像処理装置および画像処理方法 |
US6819321B1 (en) | 2000-03-31 | 2004-11-16 | Intel Corporation | Method and apparatus for processing 2D operations in a tiled graphics architecture |
US6885378B1 (en) * | 2000-09-28 | 2005-04-26 | Intel Corporation | Method and apparatus for the implementation of full-scene anti-aliasing supersampling |
US6900800B2 (en) | 2001-02-27 | 2005-05-31 | David Robert Baldwin | Tile relative origin for plane equations |
US6738069B2 (en) | 2001-12-31 | 2004-05-18 | Intel Corporation | Efficient graphics state management for zone rendering |
US7301537B2 (en) * | 2002-12-20 | 2007-11-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Graphics processing apparatus, methods and computer program products using minimum-depth occlusion culling and zig-zag traversal |
US7218331B2 (en) * | 2003-05-13 | 2007-05-15 | Via Technologies, Inc. | Bounding box in 3D graphics |
US7551174B2 (en) | 2003-12-23 | 2009-06-23 | Via Technologies, Inc. | Method and apparatus for triangle rasterization with clipping and wire-frame mode support |
GB0426170D0 (en) * | 2004-11-29 | 2004-12-29 | Falanx Microsystems As | Processing of computer graphics |
-
2006
- 2006-07-20 KR KR1020060067857A patent/KR100762811B1/ko active IP Right Grant
- 2006-11-10 JP JP2006305390A patent/JP4521391B2/ja not_active Expired - Fee Related
- 2006-11-28 US US11/604,691 patent/US8345064B2/en active Active
- 2006-12-01 EP EP06125221.9A patent/EP1881456B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975318B2 (en) | 2002-06-25 | 2005-12-13 | Intel Corporation | Polygon binning process for tile-based rendering |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082547B1 (ko) | 2009-10-27 | 2011-11-10 | 동의대학교 산학협력단 | 반평면 경계 함수를 사용하는 삼각형의 정점 정렬 장치 및 방법과, 삼각형의 정점 정렬 방법을 프로그램 코드로 기록한 컴퓨터 판독 가능한 기록매체 |
US9159157B2 (en) | 2011-11-09 | 2015-10-13 | Samsung Electronics Co., Ltd. | Apparatus and method for tile binning |
US9805502B2 (en) | 2012-02-27 | 2017-10-31 | Samsung Electronics Co., Ltd. | Rendering system and method |
US9984497B2 (en) | 2014-08-11 | 2018-05-29 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile-based path rendering |
US10672184B2 (en) | 2014-08-11 | 2020-06-02 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile-based path rendering |
US11074744B2 (en) | 2014-08-11 | 2021-07-27 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile-based path rendering |
US11694393B2 (en) | 2014-08-11 | 2023-07-04 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile-based path rendering |
US10210639B2 (en) | 2015-03-20 | 2019-02-19 | Samsung Electronics Co., Ltd. | Method and apparatus for tile-based rendering |
US10529098B2 (en) | 2015-04-14 | 2020-01-07 | Samsung Electronics Co., Ltd. | Method and apparatus for performing tile binning for path rendering |
Also Published As
Publication number | Publication date |
---|---|
US8345064B2 (en) | 2013-01-01 |
EP1881456B1 (en) | 2017-04-26 |
JP2008027418A (ja) | 2008-02-07 |
JP4521391B2 (ja) | 2010-08-11 |
EP1881456A1 (en) | 2008-01-23 |
US20080018664A1 (en) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100762811B1 (ko) | 하프 플레인 에지 함수를 이용한 타일 비닝 방법 및 시스템 | |
KR100793990B1 (ko) | 타일 기반 3차원 렌더링에서의 조기 z 테스트 방법 및시스템 | |
US9697640B2 (en) | Start node determination for tree traversal in ray tracing applications | |
JP6571884B2 (ja) | グラフィックス処理におけるシャドーレイのツリー横断のための開始ノード決定 | |
US10592242B2 (en) | Systems and methods for rendering vector data on static and dynamic-surfaces using screen space decals and a depth texture | |
US20080030522A1 (en) | Graphics system employing pixel mask | |
US11257181B2 (en) | Tiling a primitive in a graphics processing system by edge-specific testing of a subset of tiles in a rendering space | |
KR20160069801A (ko) | 렌더링 방법 및 장치 | |
US9672642B2 (en) | Apparatus and method of performing tile binning of bezier curve | |
US10242482B2 (en) | Tiling a primitive in a graphics processing system | |
US9805495B2 (en) | Single pass bounding volume hierarchy rasterization | |
US11551412B2 (en) | Systems and methods for traversing implied subdivision hierarchical level of detail content | |
US9324127B2 (en) | Techniques for conservative rasterization | |
US20190220411A1 (en) | Efficient partitioning for binning layouts | |
Wang et al. | A 18.4 M Triangles/s 122.6 mW Tile Co-processor for Embedded GPU Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130822 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140822 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150820 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160819 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170817 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 13 |