JP3543942B2 - 画像生成装置 - Google Patents
画像生成装置 Download PDFInfo
- Publication number
- JP3543942B2 JP3543942B2 JP2000058053A JP2000058053A JP3543942B2 JP 3543942 B2 JP3543942 B2 JP 3543942B2 JP 2000058053 A JP2000058053 A JP 2000058053A JP 2000058053 A JP2000058053 A JP 2000058053A JP 3543942 B2 JP3543942 B2 JP 3543942B2
- Authority
- JP
- Japan
- Prior art keywords
- processing means
- image
- geometry processing
- element list
- vpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Processing Or Creating Images (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コンピュータ・グラフィクスに利用される画像生成装置に関する。
【０００２】
【発明の背景】
コンピュータ・グラフィクスでは、表示しようとする物体は、複数の多角形（ポリゴン）の集合でモデル化される。ポリゴンの各頂点は、座標の列（ｘ，ｙ，ｚ，ｗ）で表現される。各頂点は、視点位置に応じて座標変換され、距離に応じて透視変換が施される。つまり、ある視点から遠くのものが小さく見えるように変換される。このような一連の処理は、ジオメトリ処理と呼ばれる。このジオメトリ処理により、ポリゴン毎の頂点座標列が得られる。頂点座標列は、ディスプレイリスト（ＤｉｓｐｌａｙＬｉｓｔ：描画要素リスト）として描画処理手段に送られる。
【０００３】
描画処理手段は、ディスプレイリストに応じてフレームメモリへ基本図形を描画する。描画結果は、ディジタル信号からアナログに変換され、ディスプレイ装置に表示される。描画結果はビデオレート、例えば１／６０秒毎に更新されるため、ディスプレイ装置の画面には、動画像が表示されるようになる。このような一連の描画処理は、レンダリング処理と呼ばれる。
【０００４】
近年は、半導体技術の進歩が顕著であり、フレームメモリと描画処理手段とを一つのＬＳＩ上に混載して実現することが可能になってきている。描画処理手段は、並列化された多くの回路を含んで構成されるが、多くの回路の並列化は、単純な処理の繰り返しが多いレンダリング処理とは相性が良い。また、余った領域にメモリを搭載すれば、フレームメモリヘのバンド幅を広くとることができる。そのため、描画処理手段の性能、特にピクセル打ち込み速度を従前よりも飛躍的に向上させることができるようになっている。すると今度は、対応するジオメトリ処理の性能が、相対的に不足してくる。つまり、フレームメモリヘより多くのポリゴンを描画できるようになっても、それぞれのポリゴンの頂点座標を計算する方が今度は間に合わなくなる。
【０００５】
このような問題を解消するためには、ジオメトリ処理を実行するジオメトリエンジンを描画処理手段に対して並列に設けることが効果的である。しかし、描画に際しては、予め設定すべきパラメータである描画コンテクスト（Ｇｒａｐｈｉｃ Ｃｏｎｔｅｘｔ）、例えばクリップ領域や半透明処理レート等が多数あり、しかも、個々のジオメトリエンジンで使用するパラメータが異なるため、描画処理手段の入力をジオメトリエンジンごとに切り替える必要がある。しかし、描画コンテクストを毎回切り替えていたのでは、描画手段の入力段でのオーバヘッドが大きすぎる。加えて、描画コンテクストの切替は、キャッシュメモリのコヒーレンシ（一貫性）を撹乱し、キャッシュのヒット率を著しく下げる。
【０００６】
本発明は、上記の問題を解消することができる画像生成装置を提供することを主たる課題とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するための本発明の画像生成装置は、画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する複数のジオメトリ処理手段と、前記描画要素リストに基づいて描画処理を行う描画処理手段と、前記複数のジオメトリ処理手段により生成された描画要素リストを調停して前記描画処理手段に導く調停器とを含み、前記描画処理手段は、前記複数のジオメトリ処理手段に対応する画像コンテクストをその識別情報と共に記憶するための複数のバッファと、前記調停器からの描画要素リストの入力を契機に入力された描画要素リストに対応する画像コンテクストを前記複数のバッファのうちのいずれかから読み出して描画処理を行う手段とを備えるものであり、前記複数のジオメトリ処理手段の各々は画像コンテクストの識別情報およびバッファを特定する情報を含めて前記描画要素リストを生成し、前記描画処理手段は前記画像コンテクストの識別情報および前記バッファを特定する情報に基づいて対応する画像コンテクストの読み出しを行うものである。
【０００８】
ここにいう画像コンテクストは、例えばポリゴンによる画像を形成する場合はポリゴン定義情報、すなわち描画領域設定情報とポリゴン情報である。描画領域設定情報は、描画領域のオフセット座標と、描画領域の外部にポリゴンの座標があった場合に描画をキャンセルするための描画クリッピング領域の座標である。ポリゴン情報は、通常、ポリゴン属性情報と頂点情報とからなる。ポリゴン属性情報は、公知のシェーディングモードやαブレンディングモード、テクスチャマッピングモード等を指定する情報であり、頂点情報は、頂点描画領域内座標、頂点テクスチャ領域内座標および頂点色等の情報である。このような情報は大きなサイズのデータであり、これをレンダリング処理手段の前段で頻繁に切り替えることがオーバーヘッドの原因となっている。そこで、本発明では、画像コンテクスト自体は描画処理手段側で保持し、レンダリング処理手段は画像コンテクストの識別情報で該当するものを指定する。描画処理手段は、指定された画像コンテクストを読み出して描画処理する。これにより、ジオメトリ処理が並列的に行われた際のオーバーヘッドが軽減される。
【０００９】
前記バッファには、ジオメトリ処理手段毎に異なる種類の画像コンテクストを記憶しておくこともできる。
また、前記複数のジオメトリ処理手段の各々を、描画の優先度を表す情報をさらに含めて前記描画要素リストを生成するように構成し、前記調停器は、複数の描画要素リストが競合したときにより優先度の高い描画要素リストを前記描画処理手段に導くように構成することもできる。
画像コンテクストの切替をある時間帯だけは禁止したい場合は、調停器を、あるジオメトリ処理手段から送出された描画要素リストの特定フィールドに特定符号が設定されている間、他のジオメトリ処理手段からの描画要素リストをブロックするように構成することもできる。
【００１０】
複数のジオメトリ処理手段のうち少なくとも一つをジオメトリ処理を単独で行うプロセッサとし、少なくとも他の一つをジオメトリ処理を他のプロセッサと協同で行うプロセッサとすることも可能である。
画像処理をより効率的に行う場合は、複数のジオメトリ処理手段の少なくとも一つは定型的なジオメトリ処理を行うプロセッサとし、少なくとも他の一つは非定型的なジオメトリ処理を他のプロセッサと密結合して協同で行うプロセッサとする。
【００１１】
【発明の実施の形態】
以下、本発明の画像生成装置をエンタテインメント用のコンピュータグラフィック画像を生成するエンタテインメント装置に適用した場合の実施の形態を説明する。
本実施形態のエンタテインメント装置は、交換自在のメディア、例えばＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等に記録されたプログラム又はデータによって、ディスプレイ装置にはポリゴンによる動画像を表現し、スピーカからは画像の動きに対応した音を出力するものである。
【００１２】
図１は、エンタテインメント装置の内部構成図である。このエンタテインメント装置１は、メインバスＢ１とサブバスＢ２の２本のバスを有し、これらのバスＢ１，Ｂ２がバスインタフェースＩＮＴを介して互いに接続又は切り離されるようになっている。
【００１３】
メインバスＢ１には、マイクロプロセッサや第１ベクトル処理装置（ＶＰＵ（Ｖｅｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）０、以下、「第１ＶＰＵ」）２０などで構成されるメインＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成されるメインメモリ１１、メインＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）１２、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）デコーダ（ＭＤＥＣ）１３、第２ベクトル処理装置（ＶＰＵ１、以下、「第２ＶＰＵ」）２１、および第１ＶＰＵ２０及び第２ＶＰＵ２１の調停器として機能するＧＩＦ（Ｇｒａｐｈｉｃａｌ Ｓｙｍｓｔｈｚｅｒ Ｉｎｔｅｒｆａｃｅ）３０が接続され、さらに、ＧＳＩＦ３０を介して描画処理手段（Ｇｒａｐｈｉｃａｌ Ｓｙｍｓｔｈｚｅｒ、以下、「ＧＳ」）３１が接続される。ＧＳ３１には、ビデオ出力信号を生成するＣＲＴＣ（ＣＲＴ Ｃｏｎｔｒｏｌｌｅｒ）３３が接続される。
【００１４】
メインＣＰＵ１０は、エンタテインメント装置１の起動時にサブバスＢ２上のＲＯＭ１７から、バスインタフェースＩＮＴを介して起動プログラムを読み込み、その起動プログラムを実行してオペレーティングシステムを動作させる。また、メディアドライブ６０を制御してメディア６１からアプリケーションプログラムやデータを読み出し、これをメインメモリ１１に記憶させる。さらに、メディア６１から読み出した各種データ、例えば複数の基本図形（ポリゴン）で構成された３次元オブジェクトデータ（ポリゴンの頂点（代表点）の座標値など）に対して、第１ＶＰＵ２０と共同してジオメトリ処理を行い、ディスプレイリストを生成する。
なお、メインＣＰＵ１０内には、第１ＶＰＵ２０との協同で行ったジオメトリ処理結果を一時的に保持しておくためのＳＰＲ（Ｓｃｒａｃｈ Ｐａｄ ＲＡＭ）と呼ばれる高速メモリが設けられている。
【００１５】
第２ＶＰＵ２１は、第１ＶＰＵ２０と並行してジオメトリ処理を行い、ディスプレイリストを生成する。第１ＶＰＵ２０及び第２ＶＰＵ２１で生成されたディスプレイリストは、ＧＩＦ３０を介してＧＳ３１に転送される。ＧＳ３１は、このディスプレイリストに基づいてレンダリング処理を行う。ＧＩＦ３０は、基本的には第１ＶＰＵ２０及び第２ＶＰＵ２１で生成されるディスプレイリストをＧＳ３１に転送する際に衝突しないように調停（Ａｒｂｉｔｅｒ）するものであるが、本実施形態では、これらのディスプレイリストを優先度の高いものから順に調べ、上位のものからＧＳ３１に転送する機能をＧＩＦ３０に付加している。ディスプレイリストの優先度を表す情報は、通常は、各ＶＰＵ２０，２１がディスプレイリストを生成する際に、そのタグ領域に記述されるが、ＧＩＦ３０において独自に判定できるようにしても良い。
なお、第１ＶＰＵ２０，第２ＶＰＵ２１，ＧＳ３１については、後で詳しく説明する。
【００１６】
メインＤＭＡＣ１２は、メインバスＢ１に接続されている各回路を対象としてＤＭＡ転送制御を行うとともに、バスインタフェースＩＮＴの状態に応じて、サブバスＢ２に接続されている各回路を対象としてＤＭＡ転送制御を行う。
ＭＤＥＣ１３は、メインＣＰＵ１０と並列に動作し、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）方式あるいはＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）方式等で圧縮されたデータを伸張する。
【００１７】
一方、サブバスＢ２には、マイクロプロセッサなどで構成されるサブＣＰＵ１４、ＲＡＭで構成されるサブメモリ１５、サブＤＭＡＣ１６、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ１７、サウンドメモリ５９に蓄積された音データを読み出してオーディオ出力として出力する音声処理装置（ＳＰＵ（ｓｏｕｎｄ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ））４０、公衆回線等を介してデータの送受信を行う通信制御部（ＡＴＭ）５０、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭのようなメディア６１を装着するためのメディアドライブ６０、及び入力部７０が接続されている。入力部７０は、操作装置８１を接続するための接続端子７１、メモリカードＭＣを接続するための接続端子７２、外部から画像データを入力するためのビデオ入力回路７３、外部から音声データを入力するためのオーディオ入力回路７４を有している。
【００１８】
サブＣＰＵ１４は、ＲＯＭ１７に記憶されているプログラムに従って各種動作を行う。サブＤＭＡＣ１６は、バスインタフェースＩＮＴがメインバスＢ１とサブバスＢ２を切り離している状態においてのみ、サブバスＢ２に接続されている各回路を対象としてＤＭＡ転送などの制御を行う。
【００１９】
次に、上述のように構成されるエンタテインメント装置１における、特徴的なジオメトリ処理について、詳しく説明する。
上述のように、本実施形態では、第１ＶＰＵ２０と第２ＶＰＵ２１とを並列に動作させることで、高速のレンダリング処理に適応し得るジオメトリ処理を可能にする。
第１ＶＰＵ２０は、浮動小数点の実数を演算する複数の演算素子を有し、これらの演算素子によって並列に浮動小数点演算を行うものである。本実施形態では、メインＣＰＵ１０のマイクロプロセッサと第１ＶＰＵ２０とを密結合することで、ジオメトリ処理のうちのポリゴン単位での細かな操作を必要とする演算処理を協同で行う。そして、この演算処理により得られた頂点座標列やシェーディングモード情報等のポリゴン定義情報をその内容とするディスプレイリストを生成する。
ポリゴン定義情報は、描画領域設定情報とポリゴン情報とからなる。描画領域設定情報及びポリゴン情報の内容については前述のとおりである。
【００２０】
第２ＶＰＵ２１は、第１ＶＰＵ２０と同様のもので、浮動小数点の実数を演算する複数の演算素子を有し、これらの演算素子で並列に浮動小数点演算を単独で行う。そして、操作装置８１の操作とマトリクスの操作で画像を生成できるもの、例えば、ビルや車等の簡単な形状の物体に対する透視変換、平行光源計算、２次元曲面生成等の処理によって生成できる比較的簡単な二次元のポリゴン定義情報をその内容とするディスプレイリストを生成する。
【００２１】
図２は、第１ＶＰＵ２０及び第２ＶＰＵ２１によるディスプレイリストの生成過程を示したものである。
すなわち、「ＤＭＡｔａｇ」で識別される三次元オブジェクト（Ｘ，Ｙ，Ｚ座標列）を各ＶＰＵ２０、２１で座標変換し、「ＤＭＡｔａｇ」及び「ＧＩＦｔａｇ」で識別される二次元のディスプレイリストを生成する。これらのディスプレイリストはマージされてＧＩＦ３０に送出される。
【００２２】
この第１ＶＰＵ２０及び第２ＶＰＵ２１は同一構成であるが、それぞれ異なる内容の演算処理を分担するジオメトリエンジンとして機能する。
通常、第１ＶＰＵ２０には複雑な挙動計算が要求されるキャラクタの動き等の処理（非定型的なジオメトリ処理）を割り当て、第２ＶＰＵ２１には、単純であるが多くのポリゴン数が要求されるオブジェクト、例えば背景の建物等の処理（定型的なジオメトリ処理）を割り当てる。
また、第１ＶＰＵ２０はビデオレートに同期するマクロな演算処理を行い、第２ＶＰＵ２１はＧＳ３１に同期して動作できるようにしておく。このために、第２ＶＰＵ２１はＧＳ３１と直結するダイレクトパスを備えている。逆に、第１ＶＰＵ２０は、複雑な処理のプログラミングが容易にできるようにする。メインＣＰＵ１０のマイクロプロセッサと密接合するのは、この理由による。
【００２３】
第２ＶＰＵ２１の演算処理によって生成された画像を図３，第２ＶＰＵ２１がＧＳ３１へのバスを空けている間を縫って、第１ＶＰＵ２０によって非同期に生成された画像を重ね合わせたものを図４に示す。
【００２４】
本実施形態のように２つのＶＰＵ２０，２１によって必要なタスクとプロセスを決め打ちできるのは、この装置の用途がエンタテインメント・マルチメディアに特化しているからこそである。もしも汎用のものにするならば、各種レジスタの退避や浮動小数点演算パイプラインの撹乱が生じるおそれがある。
【００２５】
次に、エンタテインメント装置１のもう一つの特徴点であるＧＩＦ３０及びＧＳ３１について詳しく説明する。
ＧＩＦ３０が、優先度の高いディスプレイリストから順にＧＳ３１に転送する機能を具備することは前述のとおりである。
【００２６】
ＧＳ３１は、図５に示されるように、コンテクストセレクタ３１１と、一対の描画コンテクスト用バッファ３１２，３１３と、レンダリング処理機構（RenderingLogic、「ＬＣ」）３１４を含んで構成される。ＬＣ３１４自体は、公知のものである。第１描画コンテクスト用バッファ（ＧＣ０、以下、「第１ＧＣ」）３１２は、第１ＶＰＵ２０用の複数組のパラメータセットである個々の描画コンテクストをその識別情報と共に記憶しておくものであり、第２描画コンテクスト用バッファ（ＧＣ１、以下、「第２ＧＣ」）３１３は、第２ＶＰＵ２１用の複数組のパラメータセットである個々の描画コンテクストをその識別情報と共に記憶しておくものである。どのような描画コンテクストをＧＣ３１２，３１３側で保持しておくかは、エンタテインメントの目的に応じて任意に設定し得る。
【００２７】
コンテクストセレクタ３１１は、ＧＩＦ３０から通知されるコンテクストＩＤ（ＧＣ０／ＧＣ１）及び識別情報に基づいて第１ＧＣ３１２又は第２ＧＣ３１３に該当する描画コンテクストを出力させるものである。
【００２８】
ＲＬ３１４は、この描画コンテクストとディスプレイリストとを用いてレンダリング処理を行い、フレームバッファ３２にポリゴンを描画する。フレームメモリ３２は、テクスチャメモリとしても使用できるため、フレームメモリ上のピクセルイメージをテクスチャとして、描画するポリゴンに貼り付けることができる。
【００２９】
このように、ＧＳ３１は、その内部に描画コンテクストを予め第１ＧＣ３１２，３１３に記憶しているので、ディスプレイリストの内容は、どの描画コンテクストを使うかを指定するだけで足りるようになり、ディスプレイリスト自体の長さが短くなるばかりでなく、ＲＬ３１４の入力段のオーバーヘッドを著しく軽減することができる。そのため、ジオメトリ処理からレンダリング処理に至る全体的な画像処理が効率化且つ高性能化される。
【００３０】
また、ディスプレイリストにコンテクストＩＤ及び識別情報を記述することによって第１ＧＣ３１２，３１３のどちらに記憶されているどの描画コンテクストを使うかを任意に選べるので、第１ＶＰＵ２０と第２ＶＰＵ２１が使うコンテクストの識別の仕方を予め約束しておけば、各ＶＰＵ２０，２１からは、図５に示したように、異なるディスプレイリストをＧＩＦ３０でマージすることができ、非常に便利である。
【００３１】
なお、描画コンテクストの切り替えの際のオーバーヘッドが少ないことは上述したとおりであるが、例えば各ＶＰＵ２０，２１のいずれかがフレームメモリ３２の共通の領域を一次領域として使用する場合等のように、描画コンテクスト切替を絶対的に禁止したい場合がある。
この場合に備え、ＧＩＦ３０には、描画コンテクストの切替を絶対的に禁止するモードを設けておく。具体的には、あるＶＰＵから時系列に送出されたディスプレイリストの特定フィールド（例えば図２のディスプレイリストにおけるＧＩＦｔａｇの次の領域）に特定符号（例えば「ＥＯＰ」等の記号）が設定されている間、他のＶＰＵからのディスプレイリストをブロックするようにする。
【００３２】
具体例をもって、上述の例を示す。
図６及び図７は、各ＶＰＵ２０，２１で生成されるディスプレイリストにおける、描画コンテクストの指定の仕方の一例を示した図である。各々、左側は第１ＶＰＵ２０から出力されるディスプレイリスト、中央は第２ＶＰＵ２１から出力されるディスプレイリスト、右側はＧＩＦ３０でマージされたディスプレイリストである。縦軸は時間軸である。
【００３３】
図６は、第１ＶＰＵ２０ではコンテクスト０（第１ＧＣ３１２に記憶されていることを示すＩＤ）の描画コンテクストのうち「XB0」等で識別されるパラメータを使い、第２ＶＰＵ２１ではコンテクスト１（第２ＧＣ３１３に記憶されていることを示すＩＤ）の描画コンテクストのうち「XC0」等で識別されるパラメータを使うことを指定した場合の例を示している。ディスプレイリストは、時系列にそって連続的にマージされるが、図示のようにＧＩＦｔａｇ及びコンテクストＩＤによっていずれのＶＰＵからのものかが容易に識別される。「ｉｄｏｌ」は待機状態を示している。
【００３４】
図７は、ＧＩＦｔａｇの領域に「ＥＯＰ」を記述することで、ある時間ｔａでは、第１ＶＰＵ２０から出力されるディスプレイリストが、ＧＩＦ３０でのマージの際に優先されることを示している。この間は、第２ＶＰＵ２１から割り込まれずに第１ＶＰＵ２０用の描画コンテクストがＲＬ３１４に転送される。
【００３５】
このように、本実施形態のエンタテインメント装置１では、ジオメトリ処理を実行する第１ＶＰＵ２０及び第２ＶＰＵ２１をＧＳ３１に対して並列に設けるとともに、各ＶＰＵ２０，２１で使用する描画コンテクストをＧＳ側に用意しておき、ディスプレイリストの内容は、使用する描画コンテクストを識別するための情報のみとしたので、ジオメトリ処理の効率化と、ＧＳ３１の入力段におけるコンテクスト切替の負荷の軽減化とを同時に図ることができる。
【００３６】
なお、本実施形態では、ジオメトリエンジンとして、２つのＶＰＵ２０，２１を用いた例を示したが、ＶＰＵの数は３つ以上であっても良いし、ＶＰＵと等価の機能の他の演算処理手段を用いても良いことはいうまでもないところである。また、本発明の画像生成装置は、エンタテインメント装置１に限定されず、同種の画像生成機構において同様に適用することが可能である。つまり、描画対象となる画像は、必ずしもエンタテインメント用のコンピュータグラフィクス画像でなくとも良く、画像コンテクストも、本実施形態のものに限定されない。
【００３７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、ジオメトリ処理を並列的に行った場合のレンダリング処理の前段でのオーバヘッドを抑制することができるという、特有の効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となるエンタテインメント装置の内部構成図。
【図２】本実施形態によるジオメトリ処理の概念説明図。
【図３】第２ＶＰＵの演算処理によって生成された画像の例を示した図。
【図４】第２ＶＰＵがＧＳへのバスを空けている間を縫って、第１ＶＰＵによって非同期に生成された画像を図３の画像んじ重ね合わせた例を示した図。
【図５】ＧＳの構成及びその周辺の接続状態を示した図。
【図６】ディスプレイリストにおける描画コンテクストの指定の仕方の一例を示した図。
【図７】ある時間ｔａでは、第１ＶＰＵから出力されるディスプレイリストがマージの際に優先されることを示した図。
【符号の説明】
１ エンタテインメント装置
１０ メインＣＰＵ
２０、２１ ＶＰＵ
３０ ＧＩＦ
３１ ＧＳ
３２ フレームメモリ
３１１ コンテクストセレクタ
３１２，３１３ 描画コンテクスト用バッファ
３１４ レンダリング処理機構
【発明の属する技術分野】
本発明は、コンピュータ・グラフィクスに利用される画像生成装置に関する。
【０００２】
【発明の背景】
コンピュータ・グラフィクスでは、表示しようとする物体は、複数の多角形（ポリゴン）の集合でモデル化される。ポリゴンの各頂点は、座標の列（ｘ，ｙ，ｚ，ｗ）で表現される。各頂点は、視点位置に応じて座標変換され、距離に応じて透視変換が施される。つまり、ある視点から遠くのものが小さく見えるように変換される。このような一連の処理は、ジオメトリ処理と呼ばれる。このジオメトリ処理により、ポリゴン毎の頂点座標列が得られる。頂点座標列は、ディスプレイリスト（ＤｉｓｐｌａｙＬｉｓｔ：描画要素リスト）として描画処理手段に送られる。
【０００３】
描画処理手段は、ディスプレイリストに応じてフレームメモリへ基本図形を描画する。描画結果は、ディジタル信号からアナログに変換され、ディスプレイ装置に表示される。描画結果はビデオレート、例えば１／６０秒毎に更新されるため、ディスプレイ装置の画面には、動画像が表示されるようになる。このような一連の描画処理は、レンダリング処理と呼ばれる。
【０００４】
近年は、半導体技術の進歩が顕著であり、フレームメモリと描画処理手段とを一つのＬＳＩ上に混載して実現することが可能になってきている。描画処理手段は、並列化された多くの回路を含んで構成されるが、多くの回路の並列化は、単純な処理の繰り返しが多いレンダリング処理とは相性が良い。また、余った領域にメモリを搭載すれば、フレームメモリヘのバンド幅を広くとることができる。そのため、描画処理手段の性能、特にピクセル打ち込み速度を従前よりも飛躍的に向上させることができるようになっている。すると今度は、対応するジオメトリ処理の性能が、相対的に不足してくる。つまり、フレームメモリヘより多くのポリゴンを描画できるようになっても、それぞれのポリゴンの頂点座標を計算する方が今度は間に合わなくなる。
【０００５】
このような問題を解消するためには、ジオメトリ処理を実行するジオメトリエンジンを描画処理手段に対して並列に設けることが効果的である。しかし、描画に際しては、予め設定すべきパラメータである描画コンテクスト（Ｇｒａｐｈｉｃ Ｃｏｎｔｅｘｔ）、例えばクリップ領域や半透明処理レート等が多数あり、しかも、個々のジオメトリエンジンで使用するパラメータが異なるため、描画処理手段の入力をジオメトリエンジンごとに切り替える必要がある。しかし、描画コンテクストを毎回切り替えていたのでは、描画手段の入力段でのオーバヘッドが大きすぎる。加えて、描画コンテクストの切替は、キャッシュメモリのコヒーレンシ（一貫性）を撹乱し、キャッシュのヒット率を著しく下げる。
【０００６】
本発明は、上記の問題を解消することができる画像生成装置を提供することを主たる課題とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するための本発明の画像生成装置は、画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する複数のジオメトリ処理手段と、前記描画要素リストに基づいて描画処理を行う描画処理手段と、前記複数のジオメトリ処理手段により生成された描画要素リストを調停して前記描画処理手段に導く調停器とを含み、前記描画処理手段は、前記複数のジオメトリ処理手段に対応する画像コンテクストをその識別情報と共に記憶するための複数のバッファと、前記調停器からの描画要素リストの入力を契機に入力された描画要素リストに対応する画像コンテクストを前記複数のバッファのうちのいずれかから読み出して描画処理を行う手段とを備えるものであり、前記複数のジオメトリ処理手段の各々は画像コンテクストの識別情報およびバッファを特定する情報を含めて前記描画要素リストを生成し、前記描画処理手段は前記画像コンテクストの識別情報および前記バッファを特定する情報に基づいて対応する画像コンテクストの読み出しを行うものである。
【０００８】
ここにいう画像コンテクストは、例えばポリゴンによる画像を形成する場合はポリゴン定義情報、すなわち描画領域設定情報とポリゴン情報である。描画領域設定情報は、描画領域のオフセット座標と、描画領域の外部にポリゴンの座標があった場合に描画をキャンセルするための描画クリッピング領域の座標である。ポリゴン情報は、通常、ポリゴン属性情報と頂点情報とからなる。ポリゴン属性情報は、公知のシェーディングモードやαブレンディングモード、テクスチャマッピングモード等を指定する情報であり、頂点情報は、頂点描画領域内座標、頂点テクスチャ領域内座標および頂点色等の情報である。このような情報は大きなサイズのデータであり、これをレンダリング処理手段の前段で頻繁に切り替えることがオーバーヘッドの原因となっている。そこで、本発明では、画像コンテクスト自体は描画処理手段側で保持し、レンダリング処理手段は画像コンテクストの識別情報で該当するものを指定する。描画処理手段は、指定された画像コンテクストを読み出して描画処理する。これにより、ジオメトリ処理が並列的に行われた際のオーバーヘッドが軽減される。
【０００９】
前記バッファには、ジオメトリ処理手段毎に異なる種類の画像コンテクストを記憶しておくこともできる。
また、前記複数のジオメトリ処理手段の各々を、描画の優先度を表す情報をさらに含めて前記描画要素リストを生成するように構成し、前記調停器は、複数の描画要素リストが競合したときにより優先度の高い描画要素リストを前記描画処理手段に導くように構成することもできる。
画像コンテクストの切替をある時間帯だけは禁止したい場合は、調停器を、あるジオメトリ処理手段から送出された描画要素リストの特定フィールドに特定符号が設定されている間、他のジオメトリ処理手段からの描画要素リストをブロックするように構成することもできる。
【００１０】
複数のジオメトリ処理手段のうち少なくとも一つをジオメトリ処理を単独で行うプロセッサとし、少なくとも他の一つをジオメトリ処理を他のプロセッサと協同で行うプロセッサとすることも可能である。
画像処理をより効率的に行う場合は、複数のジオメトリ処理手段の少なくとも一つは定型的なジオメトリ処理を行うプロセッサとし、少なくとも他の一つは非定型的なジオメトリ処理を他のプロセッサと密結合して協同で行うプロセッサとする。
【００１１】
【発明の実施の形態】
以下、本発明の画像生成装置をエンタテインメント用のコンピュータグラフィック画像を生成するエンタテインメント装置に適用した場合の実施の形態を説明する。
本実施形態のエンタテインメント装置は、交換自在のメディア、例えばＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ等に記録されたプログラム又はデータによって、ディスプレイ装置にはポリゴンによる動画像を表現し、スピーカからは画像の動きに対応した音を出力するものである。
【００１２】
図１は、エンタテインメント装置の内部構成図である。このエンタテインメント装置１は、メインバスＢ１とサブバスＢ２の２本のバスを有し、これらのバスＢ１，Ｂ２がバスインタフェースＩＮＴを介して互いに接続又は切り離されるようになっている。
【００１３】
メインバスＢ１には、マイクロプロセッサや第１ベクトル処理装置（ＶＰＵ（Ｖｅｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）０、以下、「第１ＶＰＵ」）２０などで構成されるメインＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）で構成されるメインメモリ１１、メインＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）１２、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）デコーダ（ＭＤＥＣ）１３、第２ベクトル処理装置（ＶＰＵ１、以下、「第２ＶＰＵ」）２１、および第１ＶＰＵ２０及び第２ＶＰＵ２１の調停器として機能するＧＩＦ（Ｇｒａｐｈｉｃａｌ Ｓｙｍｓｔｈｚｅｒ Ｉｎｔｅｒｆａｃｅ）３０が接続され、さらに、ＧＳＩＦ３０を介して描画処理手段（Ｇｒａｐｈｉｃａｌ Ｓｙｍｓｔｈｚｅｒ、以下、「ＧＳ」）３１が接続される。ＧＳ３１には、ビデオ出力信号を生成するＣＲＴＣ（ＣＲＴ Ｃｏｎｔｒｏｌｌｅｒ）３３が接続される。
【００１４】
メインＣＰＵ１０は、エンタテインメント装置１の起動時にサブバスＢ２上のＲＯＭ１７から、バスインタフェースＩＮＴを介して起動プログラムを読み込み、その起動プログラムを実行してオペレーティングシステムを動作させる。また、メディアドライブ６０を制御してメディア６１からアプリケーションプログラムやデータを読み出し、これをメインメモリ１１に記憶させる。さらに、メディア６１から読み出した各種データ、例えば複数の基本図形（ポリゴン）で構成された３次元オブジェクトデータ（ポリゴンの頂点（代表点）の座標値など）に対して、第１ＶＰＵ２０と共同してジオメトリ処理を行い、ディスプレイリストを生成する。
なお、メインＣＰＵ１０内には、第１ＶＰＵ２０との協同で行ったジオメトリ処理結果を一時的に保持しておくためのＳＰＲ（Ｓｃｒａｃｈ Ｐａｄ ＲＡＭ）と呼ばれる高速メモリが設けられている。
【００１５】
第２ＶＰＵ２１は、第１ＶＰＵ２０と並行してジオメトリ処理を行い、ディスプレイリストを生成する。第１ＶＰＵ２０及び第２ＶＰＵ２１で生成されたディスプレイリストは、ＧＩＦ３０を介してＧＳ３１に転送される。ＧＳ３１は、このディスプレイリストに基づいてレンダリング処理を行う。ＧＩＦ３０は、基本的には第１ＶＰＵ２０及び第２ＶＰＵ２１で生成されるディスプレイリストをＧＳ３１に転送する際に衝突しないように調停（Ａｒｂｉｔｅｒ）するものであるが、本実施形態では、これらのディスプレイリストを優先度の高いものから順に調べ、上位のものからＧＳ３１に転送する機能をＧＩＦ３０に付加している。ディスプレイリストの優先度を表す情報は、通常は、各ＶＰＵ２０，２１がディスプレイリストを生成する際に、そのタグ領域に記述されるが、ＧＩＦ３０において独自に判定できるようにしても良い。
なお、第１ＶＰＵ２０，第２ＶＰＵ２１，ＧＳ３１については、後で詳しく説明する。
【００１６】
メインＤＭＡＣ１２は、メインバスＢ１に接続されている各回路を対象としてＤＭＡ転送制御を行うとともに、バスインタフェースＩＮＴの状態に応じて、サブバスＢ２に接続されている各回路を対象としてＤＭＡ転送制御を行う。
ＭＤＥＣ１３は、メインＣＰＵ１０と並列に動作し、ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）方式あるいはＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）方式等で圧縮されたデータを伸張する。
【００１７】
一方、サブバスＢ２には、マイクロプロセッサなどで構成されるサブＣＰＵ１４、ＲＡＭで構成されるサブメモリ１５、サブＤＭＡＣ１６、オペレーティングシステムなどのプログラムが記憶されているＲＯＭ１７、サウンドメモリ５９に蓄積された音データを読み出してオーディオ出力として出力する音声処理装置（ＳＰＵ（ｓｏｕｎｄ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ））４０、公衆回線等を介してデータの送受信を行う通信制御部（ＡＴＭ）５０、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭのようなメディア６１を装着するためのメディアドライブ６０、及び入力部７０が接続されている。入力部７０は、操作装置８１を接続するための接続端子７１、メモリカードＭＣを接続するための接続端子７２、外部から画像データを入力するためのビデオ入力回路７３、外部から音声データを入力するためのオーディオ入力回路７４を有している。
【００１８】
サブＣＰＵ１４は、ＲＯＭ１７に記憶されているプログラムに従って各種動作を行う。サブＤＭＡＣ１６は、バスインタフェースＩＮＴがメインバスＢ１とサブバスＢ２を切り離している状態においてのみ、サブバスＢ２に接続されている各回路を対象としてＤＭＡ転送などの制御を行う。
【００１９】
次に、上述のように構成されるエンタテインメント装置１における、特徴的なジオメトリ処理について、詳しく説明する。
上述のように、本実施形態では、第１ＶＰＵ２０と第２ＶＰＵ２１とを並列に動作させることで、高速のレンダリング処理に適応し得るジオメトリ処理を可能にする。
第１ＶＰＵ２０は、浮動小数点の実数を演算する複数の演算素子を有し、これらの演算素子によって並列に浮動小数点演算を行うものである。本実施形態では、メインＣＰＵ１０のマイクロプロセッサと第１ＶＰＵ２０とを密結合することで、ジオメトリ処理のうちのポリゴン単位での細かな操作を必要とする演算処理を協同で行う。そして、この演算処理により得られた頂点座標列やシェーディングモード情報等のポリゴン定義情報をその内容とするディスプレイリストを生成する。
ポリゴン定義情報は、描画領域設定情報とポリゴン情報とからなる。描画領域設定情報及びポリゴン情報の内容については前述のとおりである。
【００２０】
第２ＶＰＵ２１は、第１ＶＰＵ２０と同様のもので、浮動小数点の実数を演算する複数の演算素子を有し、これらの演算素子で並列に浮動小数点演算を単独で行う。そして、操作装置８１の操作とマトリクスの操作で画像を生成できるもの、例えば、ビルや車等の簡単な形状の物体に対する透視変換、平行光源計算、２次元曲面生成等の処理によって生成できる比較的簡単な二次元のポリゴン定義情報をその内容とするディスプレイリストを生成する。
【００２１】
図２は、第１ＶＰＵ２０及び第２ＶＰＵ２１によるディスプレイリストの生成過程を示したものである。
すなわち、「ＤＭＡｔａｇ」で識別される三次元オブジェクト（Ｘ，Ｙ，Ｚ座標列）を各ＶＰＵ２０、２１で座標変換し、「ＤＭＡｔａｇ」及び「ＧＩＦｔａｇ」で識別される二次元のディスプレイリストを生成する。これらのディスプレイリストはマージされてＧＩＦ３０に送出される。
【００２２】
この第１ＶＰＵ２０及び第２ＶＰＵ２１は同一構成であるが、それぞれ異なる内容の演算処理を分担するジオメトリエンジンとして機能する。
通常、第１ＶＰＵ２０には複雑な挙動計算が要求されるキャラクタの動き等の処理（非定型的なジオメトリ処理）を割り当て、第２ＶＰＵ２１には、単純であるが多くのポリゴン数が要求されるオブジェクト、例えば背景の建物等の処理（定型的なジオメトリ処理）を割り当てる。
また、第１ＶＰＵ２０はビデオレートに同期するマクロな演算処理を行い、第２ＶＰＵ２１はＧＳ３１に同期して動作できるようにしておく。このために、第２ＶＰＵ２１はＧＳ３１と直結するダイレクトパスを備えている。逆に、第１ＶＰＵ２０は、複雑な処理のプログラミングが容易にできるようにする。メインＣＰＵ１０のマイクロプロセッサと密接合するのは、この理由による。
【００２３】
第２ＶＰＵ２１の演算処理によって生成された画像を図３，第２ＶＰＵ２１がＧＳ３１へのバスを空けている間を縫って、第１ＶＰＵ２０によって非同期に生成された画像を重ね合わせたものを図４に示す。
【００２４】
本実施形態のように２つのＶＰＵ２０，２１によって必要なタスクとプロセスを決め打ちできるのは、この装置の用途がエンタテインメント・マルチメディアに特化しているからこそである。もしも汎用のものにするならば、各種レジスタの退避や浮動小数点演算パイプラインの撹乱が生じるおそれがある。
【００２５】
次に、エンタテインメント装置１のもう一つの特徴点であるＧＩＦ３０及びＧＳ３１について詳しく説明する。
ＧＩＦ３０が、優先度の高いディスプレイリストから順にＧＳ３１に転送する機能を具備することは前述のとおりである。
【００２６】
ＧＳ３１は、図５に示されるように、コンテクストセレクタ３１１と、一対の描画コンテクスト用バッファ３１２，３１３と、レンダリング処理機構（RenderingLogic、「ＬＣ」）３１４を含んで構成される。ＬＣ３１４自体は、公知のものである。第１描画コンテクスト用バッファ（ＧＣ０、以下、「第１ＧＣ」）３１２は、第１ＶＰＵ２０用の複数組のパラメータセットである個々の描画コンテクストをその識別情報と共に記憶しておくものであり、第２描画コンテクスト用バッファ（ＧＣ１、以下、「第２ＧＣ」）３１３は、第２ＶＰＵ２１用の複数組のパラメータセットである個々の描画コンテクストをその識別情報と共に記憶しておくものである。どのような描画コンテクストをＧＣ３１２，３１３側で保持しておくかは、エンタテインメントの目的に応じて任意に設定し得る。
【００２７】
コンテクストセレクタ３１１は、ＧＩＦ３０から通知されるコンテクストＩＤ（ＧＣ０／ＧＣ１）及び識別情報に基づいて第１ＧＣ３１２又は第２ＧＣ３１３に該当する描画コンテクストを出力させるものである。
【００２８】
ＲＬ３１４は、この描画コンテクストとディスプレイリストとを用いてレンダリング処理を行い、フレームバッファ３２にポリゴンを描画する。フレームメモリ３２は、テクスチャメモリとしても使用できるため、フレームメモリ上のピクセルイメージをテクスチャとして、描画するポリゴンに貼り付けることができる。
【００２９】
このように、ＧＳ３１は、その内部に描画コンテクストを予め第１ＧＣ３１２，３１３に記憶しているので、ディスプレイリストの内容は、どの描画コンテクストを使うかを指定するだけで足りるようになり、ディスプレイリスト自体の長さが短くなるばかりでなく、ＲＬ３１４の入力段のオーバーヘッドを著しく軽減することができる。そのため、ジオメトリ処理からレンダリング処理に至る全体的な画像処理が効率化且つ高性能化される。
【００３０】
また、ディスプレイリストにコンテクストＩＤ及び識別情報を記述することによって第１ＧＣ３１２，３１３のどちらに記憶されているどの描画コンテクストを使うかを任意に選べるので、第１ＶＰＵ２０と第２ＶＰＵ２１が使うコンテクストの識別の仕方を予め約束しておけば、各ＶＰＵ２０，２１からは、図５に示したように、異なるディスプレイリストをＧＩＦ３０でマージすることができ、非常に便利である。
【００３１】
なお、描画コンテクストの切り替えの際のオーバーヘッドが少ないことは上述したとおりであるが、例えば各ＶＰＵ２０，２１のいずれかがフレームメモリ３２の共通の領域を一次領域として使用する場合等のように、描画コンテクスト切替を絶対的に禁止したい場合がある。
この場合に備え、ＧＩＦ３０には、描画コンテクストの切替を絶対的に禁止するモードを設けておく。具体的には、あるＶＰＵから時系列に送出されたディスプレイリストの特定フィールド（例えば図２のディスプレイリストにおけるＧＩＦｔａｇの次の領域）に特定符号（例えば「ＥＯＰ」等の記号）が設定されている間、他のＶＰＵからのディスプレイリストをブロックするようにする。
【００３２】
具体例をもって、上述の例を示す。
図６及び図７は、各ＶＰＵ２０，２１で生成されるディスプレイリストにおける、描画コンテクストの指定の仕方の一例を示した図である。各々、左側は第１ＶＰＵ２０から出力されるディスプレイリスト、中央は第２ＶＰＵ２１から出力されるディスプレイリスト、右側はＧＩＦ３０でマージされたディスプレイリストである。縦軸は時間軸である。
【００３３】
図６は、第１ＶＰＵ２０ではコンテクスト０（第１ＧＣ３１２に記憶されていることを示すＩＤ）の描画コンテクストのうち「XB0」等で識別されるパラメータを使い、第２ＶＰＵ２１ではコンテクスト１（第２ＧＣ３１３に記憶されていることを示すＩＤ）の描画コンテクストのうち「XC0」等で識別されるパラメータを使うことを指定した場合の例を示している。ディスプレイリストは、時系列にそって連続的にマージされるが、図示のようにＧＩＦｔａｇ及びコンテクストＩＤによっていずれのＶＰＵからのものかが容易に識別される。「ｉｄｏｌ」は待機状態を示している。
【００３４】
図７は、ＧＩＦｔａｇの領域に「ＥＯＰ」を記述することで、ある時間ｔａでは、第１ＶＰＵ２０から出力されるディスプレイリストが、ＧＩＦ３０でのマージの際に優先されることを示している。この間は、第２ＶＰＵ２１から割り込まれずに第１ＶＰＵ２０用の描画コンテクストがＲＬ３１４に転送される。
【００３５】
このように、本実施形態のエンタテインメント装置１では、ジオメトリ処理を実行する第１ＶＰＵ２０及び第２ＶＰＵ２１をＧＳ３１に対して並列に設けるとともに、各ＶＰＵ２０，２１で使用する描画コンテクストをＧＳ側に用意しておき、ディスプレイリストの内容は、使用する描画コンテクストを識別するための情報のみとしたので、ジオメトリ処理の効率化と、ＧＳ３１の入力段におけるコンテクスト切替の負荷の軽減化とを同時に図ることができる。
【００３６】
なお、本実施形態では、ジオメトリエンジンとして、２つのＶＰＵ２０，２１を用いた例を示したが、ＶＰＵの数は３つ以上であっても良いし、ＶＰＵと等価の機能の他の演算処理手段を用いても良いことはいうまでもないところである。また、本発明の画像生成装置は、エンタテインメント装置１に限定されず、同種の画像生成機構において同様に適用することが可能である。つまり、描画対象となる画像は、必ずしもエンタテインメント用のコンピュータグラフィクス画像でなくとも良く、画像コンテクストも、本実施形態のものに限定されない。
【００３７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、ジオメトリ処理を並列的に行った場合のレンダリング処理の前段でのオーバヘッドを抑制することができるという、特有の効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態となるエンタテインメント装置の内部構成図。
【図２】本実施形態によるジオメトリ処理の概念説明図。
【図３】第２ＶＰＵの演算処理によって生成された画像の例を示した図。
【図４】第２ＶＰＵがＧＳへのバスを空けている間を縫って、第１ＶＰＵによって非同期に生成された画像を図３の画像んじ重ね合わせた例を示した図。
【図５】ＧＳの構成及びその周辺の接続状態を示した図。
【図６】ディスプレイリストにおける描画コンテクストの指定の仕方の一例を示した図。
【図７】ある時間ｔａでは、第１ＶＰＵから出力されるディスプレイリストがマージの際に優先されることを示した図。
【符号の説明】
１ エンタテインメント装置
１０ メインＣＰＵ
２０、２１ ＶＰＵ
３０ ＧＩＦ
３１ ＧＳ
３２ フレームメモリ
３１１ コンテクストセレクタ
３１２，３１３ 描画コンテクスト用バッファ
３１４ レンダリング処理機構
Claims (4)
- 画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する複数のジオメトリ処理手段と、前記描画要素リストに基づいて描画処理を行う描画処理手段と、前記複数のジオメトリ処理手段により生成された描画要素リストを調停して前記描画処理手段に導く調停器とを含み、前記描画処理手段は、前記複数のジオメトリ処理手段に対応する画像コンテクストをその識別情報と共に記憶するための複数のバッファと、前記調停器からの描画要素リストの入力を契機に入力された描画要素リストに対応する画像コンテクストを前記複数のバッファのうちのいずれかから読み出して描画処理を行う手段とを備えるものであり、前記複数のジオメトリ処理手段の各々は画像コンテクストの識別情報およびバッファを特定する情報を含めて前記描画要素リストを生成し、前記描画処理手段は前記画像コンテクストの識別情報および前記バッファを特定する情報に基づいて対応する画像コンテクストの読み出しを行う、画像生成装置。
- 前記複数のジオメトリ処理手段の各々は、描画の優先度を表す情報をさらに含めて前記描画要素リストを生成するように構成されており、前記調停器は、複数の描画要素リストが競合したときにより優先度の高い描画要素リストを前記描画処理手段に導くように構成されている、請求項１記載の画像生成装置。
- 前記調停器は、あるジオメトリ処理手段から送出された描画要素リストの特定フィールドに特定符号が設定されている間、他のジオメトリ処理手段からの描画要素リストをブロックするように構成されている、請求項１または２記載の画像生成装置。
- 前記複数のジオメトリ処理手段の少なくとも一つはジオメトリ処理を単独で行うプロセッサであり、少なくとも他の一つはジオメトリ処理を他のプロセッサと協同で行うプロセッサであることを特徴とする、請求項１、２または３記載の画像生成装置。
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058053A JP3543942B2 (ja) | 2000-03-02 | 2000-03-02 | 画像生成装置 |
| DE60105510T DE60105510T2 (de) | 2000-03-02 | 2001-03-01 | Bilderzeugungsgerät |
| US09/797,514 US7079146B2 (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| CA002370644A CA2370644A1 (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| PCT/JP2001/001582 WO2001065491A1 (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| AU36033/01A AU3603301A (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| KR1020017013978A KR100725331B1 (ko) | 2000-03-02 | 2001-03-01 | 이미지 생성 장치 |
| BR0105433-3A BR0105433A (pt) | 2000-03-02 | 2001-03-01 | Dispositivo para a produção de imagens |
| MXPA01010828A MXPA01010828A (es) | 2000-03-02 | 2001-03-01 | Dispositivo de produccion de imagenes. |
| CNB018004032A CN1205592C (zh) | 2000-03-02 | 2001-03-01 | 图象生成设备 |
| EP01908211A EP1175662B1 (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| NZ514828A NZ514828A (en) | 2000-03-02 | 2001-03-01 | Image producing device |
| RU2001129171/09A RU2001129171A (ru) | 2000-03-02 | 2001-03-01 | Устройство для формирования изображения |
| TW90104910A TW572766B (en) | 2000-03-02 | 2001-03-02 | Image producing device |
| HK02103153.5A HK1042153A1 (zh) | 2000-03-02 | 2002-04-27 | 圖像產生裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058053A JP3543942B2 (ja) | 2000-03-02 | 2000-03-02 | 画像生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001243481A JP2001243481A (ja) | 2001-09-07 |
| JP3543942B2 true JP3543942B2 (ja) | 2004-07-21 |
Family
ID=18578704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000058053A Expired - Lifetime JP3543942B2 (ja) | 2000-03-02 | 2000-03-02 | 画像生成装置 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US7079146B2 (ja) |
| EP (1) | EP1175662B1 (ja) |
| JP (1) | JP3543942B2 (ja) |
| KR (1) | KR100725331B1 (ja) |
| CN (1) | CN1205592C (ja) |
| AU (1) | AU3603301A (ja) |
| BR (1) | BR0105433A (ja) |
| CA (1) | CA2370644A1 (ja) |
| DE (1) | DE60105510T2 (ja) |
| HK (1) | HK1042153A1 (ja) |
| MX (1) | MXPA01010828A (ja) |
| NZ (1) | NZ514828A (ja) |
| RU (1) | RU2001129171A (ja) |
| TW (1) | TW572766B (ja) |
| WO (1) | WO2001065491A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| US6937244B2 (en) * | 2003-09-23 | 2005-08-30 | Zhou (Mike) Hong | Apparatus and method for reducing the memory traffic of a graphics rendering system |
| US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
| US7146529B2 (en) * | 2003-09-25 | 2006-12-05 | International Business Machines Corporation | System and method for processor thread acting as a system service processor |
| US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
| US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
| US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
| US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
| US7318218B2 (en) * | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
| US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
| US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
| US7475257B2 (en) * | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
| US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
| US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
| US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
| US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
| US7240137B2 (en) * | 2004-08-26 | 2007-07-03 | International Business Machines Corporation | System and method for message delivery across a plurality of processors |
| US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
| US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
| US7290112B2 (en) * | 2004-09-30 | 2007-10-30 | International Business Machines Corporation | System and method for virtualization of processor resources |
| US20060070069A1 (en) * | 2004-09-30 | 2006-03-30 | International Business Machines Corporation | System and method for sharing resources between real-time and virtualizing operating systems |
| US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
| US7506325B2 (en) | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
| US7512699B2 (en) * | 2004-11-12 | 2009-03-31 | International Business Machines Corporation | Managing position independent code using a software framework |
| JP2007080029A (ja) * | 2005-09-15 | 2007-03-29 | Kgt Inc | 複数の３次元コンピュータグラフィックスを合成して１つに統合する方法 |
| WO2008066292A1 (en) * | 2006-12-02 | 2008-06-05 | Electronics And Telecommunications Research Institute | Apparatus for providing and transforming shader of 3d graphic system |
| CN105469354A (zh) * | 2014-08-25 | 2016-04-06 | 超威半导体公司 | 图形处理方法、***和设备 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770598B2 (ja) * | 1990-06-13 | 1998-07-02 | 株式会社日立製作所 | 図形表示方法およびその装置 |
| JPH05189550A (ja) | 1992-01-10 | 1993-07-30 | Hitachi Ltd | 画像処理装置 |
| JP3098342B2 (ja) * | 1992-11-26 | 2000-10-16 | 富士通株式会社 | 並列処理装置における処理順序指定方式 |
| JPH06332430A (ja) | 1993-05-20 | 1994-12-02 | Toshiba Corp | 高品質文字パターンの作成方法及び高品質文字の出力装置 |
| US5546524A (en) * | 1993-12-15 | 1996-08-13 | International Business Machines Corp. | Method and apparatus for interlocking graphical objects |
| JPH08138059A (ja) | 1994-11-04 | 1996-05-31 | Hitachi Ltd | 並列プロセッサを用いる表示装置 |
| US6331856B1 (en) | 1995-11-22 | 2001-12-18 | Nintendo Co., Ltd. | Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
| JP3268591B2 (ja) * | 1995-11-22 | 2002-03-25 | 株式会社日立製作所 | グラフィックスプロセッサでの並列処理方法 |
| JP3232236B2 (ja) * | 1996-04-05 | 2001-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフィック処理システム |
| JPH09288477A (ja) * | 1996-04-19 | 1997-11-04 | Mitsubishi Electric Corp | 画像表示制御装置 |
| JP3681026B2 (ja) | 1997-03-27 | 2005-08-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
| TW531706B (en) * | 2000-07-20 | 2003-05-11 | Ibm | Method and apparatus in a data processing system for dynamic graphics context switching |
| US6885378B1 (en) * | 2000-09-28 | 2005-04-26 | Intel Corporation | Method and apparatus for the implementation of full-scene anti-aliasing supersampling |
-
2000
- 2000-03-02 JP JP2000058053A patent/JP3543942B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-01 EP EP01908211A patent/EP1175662B1/en not_active Expired - Lifetime
- 2001-03-01 CA CA002370644A patent/CA2370644A1/en not_active Abandoned
- 2001-03-01 MX MXPA01010828A patent/MXPA01010828A/es not_active Application Discontinuation
- 2001-03-01 BR BR0105433-3A patent/BR0105433A/pt not_active Application Discontinuation
- 2001-03-01 RU RU2001129171/09A patent/RU2001129171A/ru not_active Application Discontinuation
- 2001-03-01 NZ NZ514828A patent/NZ514828A/xx not_active IP Right Cessation
- 2001-03-01 AU AU36033/01A patent/AU3603301A/en not_active Abandoned
- 2001-03-01 CN CNB018004032A patent/CN1205592C/zh not_active Expired - Lifetime
- 2001-03-01 KR KR1020017013978A patent/KR100725331B1/ko active IP Right Grant
- 2001-03-01 US US09/797,514 patent/US7079146B2/en not_active Expired - Lifetime
- 2001-03-01 DE DE60105510T patent/DE60105510T2/de not_active Expired - Lifetime
- 2001-03-01 WO PCT/JP2001/001582 patent/WO2001065491A1/en active IP Right Grant
- 2001-03-02 TW TW90104910A patent/TW572766B/zh not_active IP Right Cessation
-
2002
- 2002-04-27 HK HK02103153.5A patent/HK1042153A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP1175662A1 (en) | 2002-01-30 |
| BR0105433A (pt) | 2002-06-04 |
| US7079146B2 (en) | 2006-07-18 |
| JP2001243481A (ja) | 2001-09-07 |
| US20020060690A1 (en) | 2002-05-23 |
| CN1205592C (zh) | 2005-06-08 |
| WO2001065491A1 (en) | 2001-09-07 |
| AU3603301A (en) | 2001-09-12 |
| DE60105510T2 (de) | 2005-01-27 |
| KR20020012561A (ko) | 2002-02-16 |
| CN1364281A (zh) | 2002-08-14 |
| KR100725331B1 (ko) | 2007-06-07 |
| DE60105510D1 (de) | 2004-10-21 |
| NZ514828A (en) | 2002-09-27 |
| MXPA01010828A (es) | 2002-04-24 |
| RU2001129171A (ru) | 2003-07-20 |
| CA2370644A1 (en) | 2001-09-07 |
| HK1042153A1 (zh) | 2002-08-02 |
| TW572766B (en) | 2004-01-21 |
| EP1175662B1 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3543942B2 (ja) | 画像生成装置 | |
| US6559854B2 (en) | Image creation device | |
| US7071935B1 (en) | Graphics system with just-in-time decompression of compressed graphics data | |
| KR100466903B1 (ko) | 정보처리장치및정보처리방법 | |
| US6628277B1 (en) | Decompression of three-dimensional graphics data using mesh buffer references to reduce redundancy of processing | |
| US7522171B1 (en) | On-the-fly reordering of 32-bit per component texture images in a multi-cycle data transfer | |
| JP2008097583A (ja) | グラフィックスパイプラインにおけるタイルベース精度のラスタライズ | |
| JPH08315566A (ja) | Ｆｉｆｏ待ち行列システム | |
| US6756979B2 (en) | Image processing method, image processing apparatus, computer program, and semiconductor device | |
| US20140078156A1 (en) | Work Distribution for Higher Primitive Rates | |
| EP1255227A1 (en) | Vertices index processor | |
| JP2002140722A (ja) | エイリアシングを除去した画像を描画する装置及び方法 | |
| US7212211B2 (en) | Data processing system and method, computer program, and recording medium | |
| JP2004317878A (ja) | グラフィックスプロセッサ、グラフィックスカード及びグラフィックス処理システム | |
| JP2004280157A (ja) | 画像処理装置 | |
| US6728420B2 (en) | Image processing apparatus, image processing method, recording medium and its program | |
| JP4843744B1 (ja) | 集積回路装置及び電子機器 | |
| JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
| WO2006038350A1 (ja) | 情報処理装置、データ伝送方法および電子機器 | |
| JP2003108989A (ja) | 画像処理プロセッサ及び情報処理システム | |
| JPH09305777A (ja) | 描画処理装置および方法、並びに記録媒体 | |
| CN116957898A (zh) | 图形处理器、***、方法、电子装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3543942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |