TW578314B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW578314B
TW578314B TW091123893A TW91123893A TW578314B TW 578314 B TW578314 B TW 578314B TW 091123893 A TW091123893 A TW 091123893A TW 91123893 A TW91123893 A TW 91123893A TW 578314 B TW578314 B TW 578314B
Authority
TW
Taiwan
Prior art keywords
charge transfer
insulating film
region
impurity
type
Prior art date
Application number
TW091123893A
Other languages
English (en)
Inventor
Masatoshi Kimura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW578314B publication Critical patent/TW578314B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

578314 五、發明說明（1) [發明所屬之技術領域] 本發明係有關具有電晶體之半導體裝置及其製造方 法。 [先前技術] 在具有電晶體之半導體裝置的例子中，係有一種具有 固體攝像元件之半導體裝置，其構成電晶體之源極/汲極 領域的一方為光電二極體雜質領域，源極/汲極領域的另 一方則形成漂浮擴散（f 1 〇 a t i ng d i f f u s i ο η )雜質領域。 該種半導體裝置，係在光電二極體雜質領域中藉由光 電變換而產生電荷。此外，該半導體裝置，具備有電荷傳 f 送閘極，可將光電二極體雜質領域中所產生的電荷引導至 漂浮擴散雜質領域。此外，漂浮擴散雜質領域之電位的變 化程度係藉由設置於各像素中的放大器增大，並輸出至像 素外部。由於該種半導體裝置可發揮光感應器之機能，故 -多被做為固體攝像元件使用。 固體攝像元件，係分為2種類：可將產生於光電二極 體雜質領域的電荷完全傳送至漂浮擴散雜質領域的完全傳 送型像素；以及無法將所有的電荷由光電二極體雜質領域 傳送至漂浮擴散雜質領域的非完全傳送型像素。其詳細内 容，詳述於「固體攝像元件之基礎」（作者安藤隆男等） 〇 第1 6 2頁之殘像的章節中。 有關完全傳送型像素及非完全傳送型像素在此並不多 作說明，本說明書僅針對具有完全傳送型像素之固體攝像 元件作說明。此外，傳統之具有完全傳送型像素之固體攝
314100.ptd 第5頁 578314 五、發明說明（2) 像元件的構成，係圖示於前述 第8 9頁第3至4 2圖。 具有完全傳送型像素之固 用電荷傳送電晶體之開關將在 電荷引導至放大器。然後，於 質領域產生之電荷的量的差轉 至外部。 「固體攝像元件之基礎」的 體攝像元件之動作如下。利 光電二極體雜質領域產生之 放大器中將在光電二極體雜 換為電壓之變化的差並輸出
一般而言’光電二極體雜質領域係為雜質濃度非常低 之構成。因此’只要在光電二極體雜質領域中施加以反向 偏壓便可使之完全耗盡化。 另一方面’漂浮擴散雜質領域，與構成邏輯部的一般 的電晶體的源極/汲極領域係具有相同構造。以下，將前 述之源極領域及〉及極領域中之任一方為藉由光電轉換蓄積 電荷之光電二極體雜質領域之電晶體稱作為電荷傳送電晶 體。 傳統之固體攝像元件之電荷傳送電晶體之閘極絕緣膜 正下方的通道領域中’注入有決定電晶體之閾值電壓v 雜質。該雜質’例如，在 Nm〇s(N Channel Metal Oxide Semi conduct or)中，係通道摻雜雜f B(硼）。
此外’在 PMOS (P Channel Metal Oxide
Semiconductor)中’係於電荷傳送電晶體之閘極絕緣膜正 下方之通道領域中’注入用以形成通道（逆）摻雜雜質領域 之雜質B(棚）或是用以形成抑制穿通 通擋止雜質領域之雜質。特別是，穿通擋止雜質領域之雜
314100.ptd 第6頁 578314 五、發明說明（3) 質與包含於光電二極體雜質領域之雜質係呈相反之導電 型 。 因此，於通道摻雜雜質領域或穿通擋止雜質領域中， 將電荷由光電二極體雜質領域傳送至漂浮擴散雜質領域 時，會形成成為電荷傳送之障礙之電位障壁或是電位凹 部。該電位障壁或電位凹部，會阻礙光電二極體所產生之 電荷的傳送。其結果，將導致在固體攝像元件中產生殘像 > 等之雜訊。 · 此外，電荷傳送電晶體之閘極絕緣膜正下方的通道領 域以及光電二極體雜質領域中的雜質濃度分佈並不均勻。 丨| 因此，會在通道領域以及光電二極體雜質領域中形成電位 障壁或是電位凹部。其結果，將使產生於光電二極體雜質 領域的電荷陷於電位障壁或電位凹部，而導致無法使產生 於光電二極體雜質領域的電荷完全傳送至漂浮擴散雜質領 _ 域之問題。 接著，利用第1 3圖具體說明前述傳統電荷傳送電晶體 的構造。 如第1 3圖所不’傳統之電荷傳送電晶體之附近的構造 如下述一般。設置有元件分離絕緣膜2，係形成於距離P型 半導體基板1之主表面有一定深度的位置與P型半導體基板 1表面之上側的位置之間。於由該元件分離絕緣膜2所分隔 之元件形成領域中’設置構成電荷傳送電晶體之電荷傳送 閘極電極4。 另外，在電荷傳送閘極電極4與P型半導體基板1之主
314100.ptd 第7頁 578314 五、發明說明（4) 表面之間設有電荷傳送閘極絕緣膜3。此外，在電荷傳送 閘極電極4與電荷傳送閘極絕緣膜3之側壁則設有側壁絕緣 膜5 〇 此外，在由元件分離絕緣膜2所包圍的領域整體中設 有P型通道摻雜雜質領域6。另外，在電荷傳送閘極絕緣膜 3的下側與元件分離絕緣膜2的下側之間的領域中，設有N — 型低濃度雜質領域7。 ‘ 此外，在側壁絕緣膜5的下側與元件分離絕緣膜2的下 - 側之間的領域中，設有比前述之N型低濃度雜質領域7之雜 質濃度高的N+型高濃度雜質領域8。該N -型低濃度雜質領域 ¥ 7與N型高濃度雜質領域8構成N型漂浮擴散雜質領域9。 此外，隔著閘極電極4，使N型光電二極體雜質領域10 形成於N型漂浮擴散雜質領域9之相反側的領域中。此外， P型穿通擋止雜質領域11係形成於P型半導體基板1之主表 · 面與較前述P型通道摻雜雜質領域6之深度為深的位置之 間。在穿通擋止雜質領域11下側形成有P型阱區（we 1 1 ) 40 ° 在第1 3圖所示之傳統的電荷傳送電晶體中，P型通道 摻雜雜質領域6以及P型穿通擋止雜質領域1 1係分佈形成於 電荷傳送電晶體之通道領域整體。 此外，P型通道摻雜雜質領域6係用以調整電荷傳送電 晶體之閾值電壓。而P型穿通擋止雜質領域1 1係用以抑制 產生於N型漂浮擴散雜質領域9與N型光電二極體雜質領域 1 0之間的穿通現象。
314100.ptd 第8頁 578314 五、發明說明（5) 此外，利用第1 4圖說明傳統之電荷傳送電晶體之其他 例。而在第1 4圖所示之傳統其他例之電荷傳送電晶體中， 具有與第1 3圖所示之傳統電荷傳送電晶體相同機能之部 分，係標以同一符號。 在其他例之傳統電荷傳送電晶體7 0附近的構造上，係 如第1 4圖所示，在電荷傳送電晶體7 0之側方，形成具有閘 極電極1 4，閘極絕緣膜1 3以及側壁絕緣膜1 5之另一電晶體 80〇 此外，在電荷傳送電晶體7 0與另一電晶體8 0之間，設 有與N型漂浮擴散雜質領域9連接的接觸插塞（contact p 1 ug ) 1 6。同時，接觸插塞1 6係形成於P型半導體基板1並 朝著與主表面垂直之方向貫通層間絕緣膜2 0。 此外，利用第1 5圖及第1 6圖說明製造第1 3圖所示之電 荷傳送電晶體之製造程序。1 3圖所示之電荷傳送電晶體之 製造方法，首先，係如第1 5圖所示，在未形成N型光電二 極體雜質領域10的階段，以阻劑（resist)膜30覆蓋於電荷 傳送閘極電極4，側壁絕緣膜5，N型漂浮擴散雜質領域9以 及元件分離絕緣膜2上。 接著，如箭號5 0所示，傾斜注入雜質使N型光電二極 體雜質領域1 0形成至電荷傳送閘極絕緣膜3之下側領域。 藉此，如第1 6圖所示，形成N型光電二極體雜質領域1 0。 在第1 3圖所示之傳統固體攝像元件中，P型通道摻雜 雜質領域6及P型穿通擋止雜質領域1 1的導電型係與N型光 電二極體雜質領域1 0的導電型相反。因此，會在P型通道
314100.ptd 第9頁 578314 五、發明說明（6) 摻雜雜質領域6及P -型穿通擋止雜質領域1 1中，形成電位障 壁或電位凹部。 因此，產生於N -型光電二極體雜質領域1 0中的電荷的 一部分會陷於電位障壁或是電位凹部中。換言之，產生於 N型光電二極體雜質領域1 0的電荷中，將包含未傳送至N + 型漂浮擴散雜質領域9之電荷。其結果，將在固體攝像元 件中產生雜訊而導致晝質劣化的問題。 此外，在第1 4圖所示之傳統其他例的固體攝像元件 中，會產生接觸插塞1 6與電荷傳送閘極電極4之間的距離 過小的情形。在該種情況下，電荷傳送閘極電極4與接觸 插塞1 6之間會產生寄生電容。該寄生電容，將對固體攝像 元件產生極大之問題，係造成固體攝像元件晝質劣化之原 因。 此外，在第1 5圖及第1 6圖所示之第1 3圖之固體攝像元 件之製造程序中，係對著電荷傳送閘極電極4以及電荷傳 送閘極絕緣膜3之側壁注入雜質。其結果，將導致電荷傳 送閘極電極4以及電荷傳送閘極絕緣膜3之特性劣化。 [發明内容] 本發明之第1目的，係提供一種具有電晶體之半導體 裝置’該電晶體可避免在構成電晶體之源極/>及極領域之 一方中產生之電荷，於傳送至源極/汲極領域之另一方時 受到阻礙。 此外，本發明之第2目的，係提供一種半導體裝置， 可降低閘極電極與連接於源極/汲極領域之導電性接觸部
314100.ptd 第10頁 578314 五、發明說明（7) 之間的寄生電容。 ^ 本發明之第1態樣之半導體裝置，係具備：半導體基 板；設於半導體基板上之閘極絕緣膜；設於閘極絕緣膜上 之閘極電極；於半導體基板内位於閘極電極下側之通道領 域；設成將通道領域挾置於中間之源極領域與汲極領域； 以及設於通道領域，決定源極領域與汲極領域導通時施加 於閘極電極之閾值電壓的通道摻雜雜質領域。此外，在通 > 道領域中，僅通道領域中的一部分領域設有通道摻雜雜質 · 領域。 藉由上述構成，可降低因通道摻雜雜質領域之電位障 ¥ 壁或是電位凹部之存在而阻礙通道領域中之電荷傳送的程 度。 本發明之第2態樣之半導體裝置，係具備有：用以傳 送由光電轉換元件部所產生之電荷之電荷傳送電晶體；以 -及具有與該電荷傳送電晶體的機能不同的機能之其他電晶 體。此外，本發明之第2態樣之半導體裝置，尚具備有： 設於電荷傳送電晶體之閘極電極下側之電荷傳送通道領 域；及設於其他電晶體下側之其他通道領域。此外，係在 其他通道領域中，設置決定其他電晶體之閾值電壓之通道 掺雜雜質領域，而在電荷傳送通道領域中，則不設置通道 摻雜雜質領域。 藉由上述構成，可在電荷傳送電晶體之通道領域中， 防止因通道摻雜雜質領域之電位障壁或是電位凹部之存在 而導致之通道領域中的電荷傳送阻礙。
314100.ptd 第11頁 578314 五、發明說明（8) 藉由上述構成，可在電荷傳送電晶體之通道領域中， ^ 防止因通道摻雜雜質領域之電位障壁或是電位凹部之存在 而導致之通道領域中的電荷傳送阻礙。 本發明之第3態樣之半導體裝置，係具備有：用以傳 送光電轉換元件部所產生之電荷之電荷傳送電晶體；以及 具有與電荷傳送電晶體的機能不同的機能之其他電晶體。 此外，電荷傳送電晶體之電荷傳送閘極絕緣膜的膜厚，係 ^ 大於其他電晶體之閘極電極之閘極絕緣膜的膜厚。 - 根據上述構成’當具有電何傳送閘極電極之電荷傳送 電晶體之閾值電壓與具有閘極電極之電晶體之閾值電壓相 ¥ 同時，可增加施加於電荷傳送閘極電極之電壓，而避免施 加於電荷傳送閘極電極之電壓低於閾值電壓。其結果，將 減輕由電荷傳送電晶體所傳送之電荷的傳送損失，因此可 提昇畫像攝像元件之畫質。 ， 本發明之第4態樣之半導體裝置，係具備有：用以傳 送光電轉換元件所產生之電荷之電荷傳送電晶體；以及具 有與該電荷傳送電晶體的機能不同的機能之其他電晶體。 此外，電荷傳送電晶體之電荷傳送閘極絕緣膜的膜厚，係 小於其他電晶體之閘極絕緣膜的膜厚。 藉由上述構成，電荷傳送閘極電極，較諸於閘極電 極，其在與半導體基板之主表面垂直之方向的電場將變 大。因此，可將電荷傳送閘極絕緣膜的膜厚設成：當光電 轉換元件所產生之電荷陷於電位障壁或電位凹部時，可藉 由閘極電極之電場讓電荷重新返回通道領域的程度的膜
314100.ptd 第12頁 578314 五、發明說明（ίο) 本發明之第7態樣之半導體裝置，係具備有：半導體 基板；從半導體基板之主表面形成至預定之深度之源極領 域及汲極領域；形成於源極領域與汲極領域之間的領域之 半導體基板上側的閘極電極；形成於閘極電極與前述半導 體基板之間的閘極絕緣膜；以及與源極領域或汲極領域相 連接的接觸導電部。此外，閘極電極，包含有相對地膜厚 較厚的厚膜部以及相對地膜厚較薄的薄膜部。而薄嫉部與 接觸導電部係彼此相對而設。
藉由上述構成，可降低產生於接觸導電部與閘極電極 之間的寄生電容。 本發明之第8態樣之半導體裝置，係具備有：爭導體 基板；從半導體基板之主表面形成至預定之深度之源極領 域及汲極領域；形成於源極領域與汲極領域之間的頜域之 半導體基板上側的閘極電極；以及形成於閘極電極與半導 體基板之間的閘極絕緣膜。此外，在閘極電極以及閘極絕 緣膜中不含有構成源極領域與汲極領域之雜質。 藉由上述構成，可避免因閘極電極以及閘極絕緣膜中 含有構成源極領域與汲極領域之雜質而導致之閘極電極以 及閘極絕緣膜之可靠性的降低。
本發明之第1態樣之半導體裝置之製造方法，係具備 有：形成用以在半導體基板上形成元件形成領域之元件分 離絕緣膜之步驟；在元件形成領域之一部分領域形成具有 開口部之遮罩層之步驟；以遮罩層做為遮罩進行雜質注 入’藉此在半導體基板之主表面至預定深度之間形成雜質
314100.ptd
第14頁 578314 五、發明說明（11) 領域之步驟；以及於形成雜質領域之步驟之後，於雜質領 ^ 域附近之半導體基板上形成閘極絕緣膜及閘極電極，使雜 質領域成為電晶體之源極領域或汲極領域之步驟。 [實施方式] 第1實施形態 首先，利用第1圖說明本發明第1實施形態之半導體裝 置。 - 如第1圖所示，本實施形態之半導體裝置係具有以下 - 構成。在P型半導體基板1之主表面附近，形成分離元件形 成領域之元件分離絕緣膜2。於該元件分離絕緣膜2所包圍 ¥ 的領域中設置電荷傳送電晶體。電荷傳送電晶體，具有電 荷傳送閘極電極4以及電荷傳送閘極絕緣膜3。此外，電荷 傳送閘極絕緣膜3及電荷傳送閘極電極4之側壁，則設有側 壁絕緣膜5。 - 此外，在P型半導體基板1内，於電荷傳送閘極絕緣膜 3之下側之預定位置到元件分離絕緣膜2之間設有P型通道 摻雜雜質領域6。另外，P型半導體基板1内，由電荷傳送 閘極絕緣膜3下側到達元件分離絕緣膜2下側的領域中，N — 型低濃度雜質領域7係從P型半導體基板1之主表面形成至 預定之深度。 ® 另外，在P型半導體基板1内，由側壁絕緣膜5之端部 下側到達元件分離絕緣膜2下側為止的領域間，形成有雜 質濃度較前述N型低濃度雜質領域7為高的N型高濃度雜質 領域8。而藉由該N -型低濃度雜質領域7與N型高濃度雜質
314100.ptd 第15頁 578314 五、發明說明（12) 領域8 ’可構成n型漂浮擴散雜質領域9。 此外，N型光電二極體雜質領域1 〇，係 閘極電極4 ’在N型漂浮擴散雜質領域9之相電荷傳送 中，伙P型半導體基板1之主表面形成至預定之、'i t領域 外，在前述之P型通道摻雜雜質領域6之下铡=度。此 分離絕緣膜2之下側領域中，形成有p型穿通擋1 =及元件 11。而P-型穿通擋止雜質領域u下側形成有p型阱、質領域 另ϋ形成彻H緣膜12以覆蓋電荷傳送閘極電所極°40。 電柯傳送閘極絕緣膜3之側壁。 ° 4以及 第1圖所示之本實施形態之電荷傳 光電二極體雜質領域丨〇與 、日日_ ，係於N型 道領域中，設有未形擴二雜質領域9之間的通 通擋止雜質領域U之領域。換%^雜雜質領域6以及P型穿 域6以及P型穿通擋止雜質領域° ，P型通道摻雜雜質領 僅設於通道領域的一部分領、域。領域，在通道領域中， 而第1 3圖所示之傳統之電 電二極體雜質領域丨〇與N型漂、& 迗電晶體，則在N型光 通道領域中，形成P型通道“，，雜質領域9之間的整個 止雜質領域1 1。 貝領域6以及P型穿通播 一因此，本實施形態之電荷 所示之傳統之電荷傳送電晶體，、電晶體，相較於第1 3圖 位障壁及電位凹部的領域之鱼p其通道領域中產生之電 行之方向的長度變短。i姓果 半導體基板1之主表面平 質領域10所產生之電荷i i道$ 3 ρί低N-型光電二極體雜 7員域中陪於電位障壁或電位
314100.ptd 第16頁 578314 五、發明說明（13) 凹部的程度。因此，藉由本實施形態之電荷傳送電晶體， 可降低固體攝像元件之雜訊。其結果有助於提昇畫像攝像 元件之畫質。 此外，在N -型光電二極體雜質領域1 0中，同樣未形成】 型通道摻雜雜質領域6以及P型穿通擋止雜質領域1 1。因 此，將降低N型光電二極體雜質領域1 0所產生的電荷陷於 N型光電二極體雜質領域1 0内之電位障壁或是電位凹部的 程度。其結果，可進一步提昇晝像攝像元件之畫質。 第2實施形態 接著，使用第2圖說明第2實施形態之半導體裝置之構 造。 如第2圖所示，本實施形態之電荷傳送電晶體的構 造，係與第1實施形態之電荷傳送電晶體的構造大致相 同。此外，本實施形態之電荷傳送電晶體的構造，與第1 實施形態中以第1圖說明的電荷傳送電晶體的構造相同， 並未在N型光電二極體雜質領域1 0中形成P型通道摻雜雜質 領域6以及P型穿通擋止雜質領域11。因此，與第1實施形 態之半導體裝置相同，可降低N塑光電二極體雜質領域1 0 所產生的電荷陷於N型光電二極體雜質領域1 0内之電位障 壁或是電位凹部的程度。 但是，第2圖所示之電荷傳送電晶體，其P型通道摻雜 雜質領域6，僅形成於元件分離絕緣膜2之端部下側至側壁 絕緣膜5之與閘極電極4相反側的端部下側為止的領域。此 外，P型穿通擋止雜質領域1 1，僅形成於元件分離絕緣膜ί
314100.ptd 第17頁 578314 五、發明說明（16) 以及閘極電極4做為遮罩，而將雜質傾斜注入的方法。在 該情況下，可藉由調整雜質之注入角度，控制N型光電二 極體雜質領域1 0之與P型半導體基板1之主表面呈平行之方 向的大小。 此外，由於可充分確保N型漂浮擴散雜質領域9與N型 光電二極體雜質領域1 0之間的距離。因此，藉由N塑漂浮 擴散雜質領域9與N型光電二極體雜質領域1 0之重疊，可抑 制電位障壁或電位之凹部的形成。 但是，當用以形成P型穿通擋止雜質領域11之雜質未 完全注入於電荷傳送閘極絕緣膜3之正下方的領域時，容 易發生穿通的情形。但是，第2圖所示之電荷傳送電晶 體，於電荷傳送電晶體之ON/OFF時，必須控制流經源極領 域與汲極領域間的漏電流的產生。因此，必須加長電荷傳 送電晶體的閘極長，嚴格來說乃必須加長通道之長度。在 增加通道長度後會產生晶片尺寸增大的問題。 因此，將重點放在晶片增大的控制上時，如第1實施 形態之電荷傳送電晶體，係於電荷傳送閘極絕緣膜3之下 側的通道領域的一部分領域形成P型通道摻雜雜質領域6以 及P型穿通擋止雜質領域1卜藉此便可縮短通道長度。其 結果不僅可縮小像素之大小，同時可提昇固體攝像元件之 畫質。 此外，本實施形態之固體攝像元件，在與電荷傳送電 晶體7 0所形成之元件形成領域不同的元件形成領域中形成 其他之電晶體8 0。其他之電晶體8 0，具備有：閘極電極
314100.ptd 第20頁 578314 五、發明說明（17) 1 0 4 ;閘極絕緣膜1 0 3 ;側壁絕緣膜1 0 5。此外，又以挾住 閘極電極1 0 4下側的通道領域的方式，形成源極/汲極領域 10 9a，109b。源極/汲極領域109a，109b，係由低濃度雜 質領域1 07a，1 07b與高濃度雜質領域1 08a，1 08b所構成。 此外，通道領域中，形成有通道摻雜雜質領域1 0 6。另 外，在源極/汲極領域1 0 9 a，1 0 9 b之間，又形成有穿通擋 止雜質領域1卜 第3實施形態 接著，以第3圖說明本發明之第3實施形態之半導體裝 « 置。 如第3圖所示，本實施形態之電荷傳送電晶體，係與 第1實施形態之電荷傳送電晶體之構造大致相同。但是， 其相異點係在於：第3圖所示之電荷傳送電晶體，其P型穿 通擋止雜質領域1 1，係形成於挾置於元件分離絕緣膜2之 間的元件形成領域全域。 該第3實施形態之電荷傳送電晶體，在通道領域之一 部分中，除存在有未設置P型通道摻雜雜質領域6的領域之 外，在N型光電二極體雜質領域1 0中亦未設置P型通道摻雜 雜質領域6。因此，第3實施形態之電荷傳送電晶體，在控 制起因於P型通道摻雜雜質領域6之電位障壁或是電位凹部 之電荷陷入的效果上，可獲得與第1實施形態之電荷傳送 電晶體相同的效果。 第4實施形態 接著，以第4圖說明本發明第4實施形態之電荷傳送電
314100.ptd 第21頁 578314 五、發明說明（18) 晶體。 第4圖所示之第4實施形態之電荷傳送電晶體係與第2 圖所示之第2實施形態之電荷傳送電晶體之構造，形成大 致相同之構造。但是，其相異點係在於：P型穿通擋止雜 質領域1 1，係形成於由元件分離絕緣膜2所包圍之元件形 成領域的整體領域上。 該第4實施形態之電荷傳送電晶體，並未在通道領域 以及N型光電二極體雜質領域1 0中設置P型通道摻雜雜質領 域6。因此，本實施形態之電荷傳送電晶體，在控制起因 於P型通道摻雜雜質領域6之電位障壁或是電位凹部之電荷 陷入的效果上，可獲得與第2實施形態之電荷傳送電晶體 相同的效果。 第5實施形態 接著，以第5圖說明本發明第5實施形態之半導體裝 置。 第5圖所示之第5實施形態之半導體裝置具有下列構 成。 在P型半導體基板1之主表面近旁，設置元件分離絕緣 膜2。另外，在由元件分離絕緣膜2所包圍的領域中，則設 有電荷傳送電晶體7 0以及其他電晶體8 0。而在其他電晶體 8 0方面，可考慮使用重置電晶體，選擇電晶體，或是AMI (Amplified MOS Inteligent Imager)電晶體等。此外， 電荷傳送電晶體7 0，具有電荷傳送閘極電極4以及電荷傳 送閘極絕緣膜3。
314100.ptd 第22頁 578314 五、發明說明（19) 此外，在電荷傳送閘極電極4以及電荷傳送閘極絕緣 膜3之側壁，設有側壁絕緣膜5。另外，其他電晶體8 0，係 具有閘極電極1 4以及閘極絕緣膜1 3。閘極電極1 4以及閘極 絕緣膜1 3之側壁則設有側壁絕緣膜1 5。 ❿ 此外，在元件形成領域之全域中，於P型半導體基板1 之主表面到達預定之深度之間設有P型通道摻雜雜質領域 6。另外，在P型半導體基板1内，從元件分離絕緣膜2之下 側到達側壁絕緣膜1 5下側的領域，設有N型低濃度雜質領 域1 7以及雜質濃度高於N型低濃度雜質領域1 7之N型高濃 度雜質領域1 8。源極/汲極領域係由N型低濃度雜質領域1 7 以及N型高濃度雜質領域1 8所構成。 另外，從側壁絕緣膜1 5之下側到達側壁絕緣膜5之下 側為止的領域中，設有N -型低濃度雜質領域7以及雜質濃度 高於N型低濃度雜質領域7之N型高濃度雜質領域8。電荷 傳送電晶體7 0之N型漂浮擴散雜質領域9係由N _型低濃度雜 質領域7以及N型高濃度雜質領域8所構成。 此外，在P型半導體基板1内，從電荷傳送閘極絕緣膜 3之中央部下側至元件分離絕緣膜2下側之間的領域中，形 成有P型穿通擋止雜質領域1 1。穿通擋止雜質領域1 1下側 形成有P —型阱區4 0。此外，在電荷傳送電晶體7 0之側方， 與其他電晶體8 0相反側之位置，設有絕緣膜2 5。 此外，在P型半導體基板1内，從絕緣膜2 5下側到側壁 絕緣膜5下側為止的領域中，設置N型低濃度雜質領域2 7以 及雜質濃度高於N型低濃度雜質領域2 7之N型高濃度雜質
314100.ptd 第23頁 578314 五、發明說明（20) 領域2 8。另外，在P型半導體基板1内，從絕緣膜2 5下側到 達側壁絕緣膜5之端部下側為止的領域中，設有N型光電二 極體雜質領域1 0。 一般而言，在第1 3圖所示之傳統之電荷傳送電晶體之 製造程序中，係藉由將雜質以傾斜方式注入，而在電荷傳 送閘極絕緣膜3下側形成N型光電二極體雜質領域1 0。因 此，當傾斜注入之注入方向產生偏差時，會產生N型光電 二極體雜質領域1 0中之電荷傳送上的問題。其結果，將降 低使用第1 3圖所示之傳統電荷傳送電晶體之固體攝像元件 之晝質。 此外，一般而言，係如第5圖所示之本實施形態之固 體攝像元件，將接觸插塞（接觸孔）連接在N型光電二極體 雜質領域1 0。因此，必須在N型光電二極體雜質領域1 0中 形成雜質濃度高的N型高濃度雜質領域2 8等，因此無法使 N型光電二極體雜質領域1 0完全耗盡化。其結果導致，電 荷傳送電晶體，僅能夠執行與一般的MOS電晶體相同的動 作。 因此，當低於電荷傳送電晶體7 0之閾值電壓的電壓施 加於電荷傳送閘極電極4時，產生於N型光電二極體雜質領 域1 0的電荷，僅會以擴散的形式移動於通道領域中。因 此，因電荷之移動速度降低之故，而在晝像攝像元件中， 導致產生殘像之畫質劣化的問題。 因此，第5圖所示之本實施形態之固體攝像元件，其 構成電荷傳送電晶體7 0之電荷傳送閘極絕緣膜3的膜厚，
314100.ptd 第24頁 578314 五、發明說明（21) 係不同於構成其他電晶體8 0之閘極絕緣膜1 3的膜厚。換言 之，電荷傳送電晶體7 0之電荷傳送閘極絕緣膜3的膜厚， 係大於其他電晶體8 0之閘極絕緣膜1 3的膜厚。 因此，藉由本實施形態之電荷傳送電晶體，可獲得以 下所說明之效果。 一般而言，將大於電源電壓的電壓施加於電荷傳送閘 極電極4時，會產生電荷傳送閘極絕緣膜3的可靠性降低的 問題。但是在本實施形態之半導體裝置中，由於電荷傳送 電晶體7 0之電荷傳送閘極絕緣膜3的膜厚，係大於其他電 晶體8 0之閘極絕緣膜1 3的膜厚，故可提昇電荷傳送閘極絕 緣膜3的可靠性。 因此，為避免施加於電荷傳送電晶體7 0之閘極電極4 的電壓，在電荷傳送時低於閾值電壓V th，可增加施加於電 荷傳送閘極電極4的電壓。例如，可對電荷傳送閘極電極4 施加大於閾值電壓V tl^電源電壓加上閾值電壓的電壓。 其結果，可抑制源極領域與汲極領域之間在閾值電壓 的分布上產生壓降。因此，可抑制產生於N -型光電二極體 雜質領域1 0的電荷，從N型光電二極體雜質領域1 0傳送至 N型漂浮擴散雜質領域9時，陷入電位障壁或是電位凹部。 因此，藉由具有本實施形態之電荷傳送電晶體7 0之畫像攝 像元件，可在確保電荷傳送閘極絕緣膜3的可靠性的同時 提昇晝質。 第6實施形態 接著，以第6圖說明本發明之第6實施形態之半導體裝
314100.ptd 第25頁 578314 五、發明說明（22) 置。 如第6圖所示，本實施形態之固體攝像元件，係與第5 圖所示之第5實施形態之固體攝像元件大致相同。但具有 下列之相異點。 第6圖所示之本實施形態之固體攝像元件，相較於第5 圖所示之第5實施形態之固體攝像元件，係未形成N型低濃 度雜質領域2 7以及N型高濃度雜質領域2 8。此外，第6圖所 示之本實施形態之固體攝像元件，相較於第5圖所示之第5 實施形態之固體攝像元件，係不形成絕緣膜2 5以及一方之 側壁絕緣膜5，而形成側壁絕緣膜1 2。 第5圖所示之第5實施形態之固體攝像元件，其電荷傳 送電晶體7 0之電荷傳送閘極絕緣膜3的膜厚，係大於其他 電晶體8 0之閘極絕緣膜1 3的膜厚。而另一方面，本實施形 態之固體攝像元件，其電荷傳送電晶體7 0之電荷傳送閘極 絕緣膜3的膜厚，則小於其他電晶體8 0之閘極絕緣膜1 3的 膜厚。除前述事項外，在其他構造上，第6圖所示之本實 施形態之固體攝像元件係與第5圖所示之第5實施形態之固 體攝像元件完全相同。 根據上述之本實施形態之固體攝像元件，相較於閘極 絕緣膜1 3之膜厚與電荷傳送閘極絕緣膜3之膜厚相同的情 形，藉由產生於與P型半導體基板1之主表面垂直的方向的 電荷’可使N型光電二極體雜質領域1 0所產生的電何’不 易陷入電位障壁或是電位凹部。換言之，陷入電位障壁或 是電位凹部之電荷，係藉由電荷傳送閘極電極4之電場返
314100.ptd 第26頁 578314 五、發明說明（23) 回通道領域。其結果，將可提昇使用本實施形態之電荷傳 送電晶體7 0之固體攝像元件的畫質。 第7實施形態 接著，以第7圖說明第7實施形態之半導體裝置。 如第7圖所示，本實施形態之固體攝像元件，係與第6 圖所示之第6實施形態之固體攝像元件之構造大致相同。 但是，電荷傳送電晶體7 0之電荷傳送閘極絕緣膜3之靠近 其他電晶體8 0之一側的部分膜厚係與其他電晶體8 0的電何 傳送閘極絕緣膜1 3的膜厚為同一膜厚，而距離其他電晶體 8 0較遠之一側的部分的膜厚，則較其他電晶體8 0的電荷傳 送閘極絕緣膜1 3的膜厚為薄。 更具體而言，位於N型光電二極體雜質領域1 0上側的 電荷傳送閘極絕緣膜3的膜厚，係較非位於N型光電二極體 雜質領域1 0上側的電荷傳送閘極絕緣膜3的膜厚為薄。因 此，如第7圖所示，電荷傳送閘極絕緣膜3，乃具有薄膜部 3 a與厚膜部3 b。 前述之第6圖所示之第6實施形態之半導體裝置，其電 荷傳送閘極絕緣膜3之膜厚整個電荷傳送閘極絕緣膜3的膜 厚都變薄。因此，會使閘極電容增加。其結果將導致電荷 傳送電晶體無法進行高速電荷傳送的問題。 但是，根據本實施形態之固體攝像元件，可依照下述 方法解決前述問題。 一般而言，在與P型半導體基板1之主表面垂直的方 向’會產生電荷傳送閘極電極4之電場。猎由本貫施形悲
314100.ptd 第27頁 578314 五、發明說明（24) 之電荷傳送電晶體7 0，可使薄膜部3a下側領域所產生的電 場，大於厚膜部3 b下側領域所產生的電場。利用該大電場 抑制電荷陷於電位障壁或電位凹部中的效果，對於N型光 電二極體雜質領域1 0尤其需要。 因此，在本實施形態之固體攝像元件中，係僅將N 一型 光電二極體雜質領域1 0下側的領域的膜厚縮小。其結果， 可藉由本實施形態之半導體裝置，在不至過度降低電荷之 _ 傳送速度下，抑制電荷陷於電位障壁或電位凹部。 - 此外，有關在電荷傳送閘極絕緣膜3中設置薄膜部3a 與厚膜部3b的製造方法上，係使用下述方法。 ¥ 首先，形成用以形成電荷傳送閘極絕緣膜3之前一階 段之具有相同膜厚之絕緣膜。然後，將該絕緣膜中形成厚 膜部之領域以阻劑（r e s i s t )膜予以覆蓋。之後以阻劑膜做 為遮罩，並藉由HF等蝕刻該絕緣膜上側之一部分。藉此， · 阻劑膜未遮蔽之領域，僅殘存絕緣膜下側的一部份，而由 阻劑膜所遮蔽的領域，則因未受到蝕刻而以原有之膜厚殘 存。 第_8實_座_並態+ 接著，以第8圖說明第8實施形態之半導體裝置。 如第8圖所示，第8實施形態之固體攝像元件之構造， 係與第1 4圖所示之傳統之固體攝像元件之構造大致相同。 但是，第8圖所示之第8實施形態之固體攝像元件之構造， 相較於第1 4圖所示之傳統之固體攝像元件之構造，其相異 點係在於：構成電荷傳送電晶體7 0之電荷傳送閘極電極
314100.ptd 第28頁 578314 五、發明說明（25) 4，乃具有雜質濃度高的高濃度雜質領域4a ;以及雜質濃 度低的低濃度雜質領域4b。 此外，藉由下述製造方法，可形成具有高濃度雜質領 域4a與低濃度雜質領域4b之閘極電極4。首先，在形成電 荷傳送閘極電極4之前階段之多晶矽膜中，注入雜質，使 得形成電荷傳送閘極電極4之前階段之多晶矽膜之整體的 雜質濃度與最終形成後的低濃度雜質領域4b的雜質濃度形 成同一雜質濃度。然後，將形成低濃度雜質領域4b之領域 予以遮蔽，並僅於形成高濃度雜質領域4a的領域中注入與 注入於低濃度雜質領域4b之雜質為相同導電型之雜質。 此外，根據下述製造方法，亦可形成具有高濃度雜質 領域4a與低濃度雜質領域4b之閘極電極4。首先，在形成 電荷傳送閘極電極4之前階段之多晶矽膜中，注入P型雜 質，使得形成電荷傳送閘極電極4之前階段之多晶矽膜之 整體的雜質濃度，與最終形成後的高濃度雜質領域4a的雜 質濃度形成同一雜質濃度。然後，將形成高濃度雜質領域 4a之領域予以遮蔽，並僅於形成低濃度雜質領域4b的領域 中注入N型雜質。 藉由於閘極電極4中注入不同之2種類的導電型雜質， 而形成低濃度雜質領域4b之製法，相較於在閘極電極4中 注入2次同一導電型之雜質而形成高濃度雜質領域4a的製 法，更能夠提高閘極電極之雜質濃度。其結果，可提昇閘 極電極之導電性。 此外，在電荷傳送閘極電極4中靠近接觸插塞1 6的部
314100.ptd 第29頁 578314 五、發明說明（26) 分，為低濃度雜質領域4b。因此，相較於使電荷傳送閘極 電極4整體平均形成高濃度雜質領域4a之雜質濃度的情 形，藉由本實施形態之固體攝像元件，更能夠降低接觸插 塞1 6與閘極電極4之間的寄生電容。 此外，僅有N -型光電二極體雜質領域1 0上側的領域的 電荷傳送閘極電極4，為高濃度雜質領域4a。換言之，只 在必須藉由電荷傳送閘極電極4之電場使電荷不易陷於電 位障壁或是電位凹部之N型光電二極體雜質領域1 0，使電 荷傳送閘極電極4之雜質濃度較其他部分為高。 因此，本實施形態之電荷傳送電晶體7 0，即使在電荷 傳送閘極電極4中設有低濃度雜質領域4b，其降低對於傳 送電荷之應答速度的程度並不大。因此，根據本實施形態 之電荷傳送電晶體7 0，不僅可抑制電荷傳送速度之降低， 同時亦可減少接觸插塞1 6與閘極電極4之間的寄生電容。 其結果，可提昇具有將在N型光電二極體雜質領域1 0 中經過光電轉換之訊號予以放大的機能之N型漂浮擴散雜 質領域9之作為感測器（sensor)的S/N比。 第9實施形態 接著，以第9圖說明第9實施形態之半導體裝置。 第9圖所示之本實施形態之固體攝像元件與第1 4圖所 示之傳統之固體攝像元件之構造大致相同。但是，相對於 第1 4圖所示之傳統固體攝像元件之電荷傳送電晶體7 0其閘 極電極4之膜厚為一定，第9圖所示之本實施形態之固體攝 像元件之電荷傳送電晶體7 0，其閘極電極4之一部分的膜
314100.ptd 第30頁 578314 五、發明說明（27) 厚係較其他部分的膜厚為薄。 更具體而言，閘極電極4，在靠近接觸插塞1 6之一側 的部分係形成薄膜部4 d，而距離接觸插塞1 6較遠之一側的 部分，則形成膜厚較薄膜部4 d為厚的厚膜部4 c。由不同的 角度來說，係由位於N型光電二極體雜質領域1 0上側的部 分形成厚膜部4 c，而由非位於N —型光電二極體雜質領域10 上側的部分形成薄膜部4 d。 因此，藉由本實施形態之電荷傳送電晶體7 0，相較於 以均一的膜厚形成整體之電荷傳送閘極電極4的情形，更 能夠減少接觸插塞1 6與閘極電極4之間的寄生電容。此 外，尤其是對電荷傳送速度有極大影響的電荷傳送閘極電 極4中，僅位於N型光電二極體雜質領域1 0上側的部分為厚 膜部4c。換言之，對電荷傳送速度不會造成重大影響的電 荷傳送閘極電極4中，位於N型光電二極體雜質領域1 0上側 以外的部分為薄膜部4d。因此，其降低對於電荷傳送之應 答速度的程度較小。 其結果，根據本實施形態之電荷傳送電晶體7 0，不僅 可抑制電荷傳送速度之降低，同時亦可減少接觸插塞1 6與 閘極電極4之間的寄生電容。 此外，在電荷傳送閘極電極4中設置薄膜部4d與厚膜 部4 c之製造方法上，係使用以下所說明之方法。 首先，形成用以形成電荷傳送閘極電極4之前一階段 之具有相同膜厚之導電性矽膜。然後，將該導電性矽膜中 將形成厚膜部之領域以阻劑膜予以覆蓋。之後，以阻劑膜
314100.ptd 第31頁 578314 五、發明說明（28) 做為遮罩，並蝕刻該導電性矽膜上側之一部分。藉此，阻 劑膜未遮蔽之領域，僅殘存導電性矽膜下側的一部份，而 由阻劑膜所遮蔽的領域，其導電性矽膜則因未受到蝕刻而 得以殘存原有之膜厚。 第1 0實施形態 接著，說明第1 0實施形態之固體攝像元件以及該固體 攝像元件之製造方法。 藉由第1 0圖至第1 2圖所示之固體攝像元件之製造方法 所製造之固體攝像元件的構造，與藉由第1 3圖所說明之傳 統之固體攝像元件之構造大致相同。 但是，第1 3圖所示之傳統電荷傳送電晶體，係於電荷 傳送閘極電極4以及電荷傳送閘極絕緣膜3之N型光電二極 體雜質領域1 0側的端部附近，注入構成N型光電二極體雜 質領域1 0的雜質，而第1 2圖所示之本實施形態之電荷傳送 電晶體，在電荷傳送閘極電極4以及電荷傳送閘極絕緣膜3 中則未包含構成源極領域或是汲極領域之雜質。有關製造 具該種構造之本實施形態之電荷傳送電晶體之方法，係利 用第1 0圖至第1 2圖進行說明。 在本實施形態之電荷傳送電晶體之製造方法上，首 先，係在P型半導體基板1之主表面上形成元件分離絕緣膜 2。接著，在元件分離絕緣膜所包圍的元件形成領域中， 於P型半導體基板1之主表面到達預定深度之間形成N型低 濃度雜質領域7，N嘰高濃度雜質領域8，P型通道摻雜雜質 領域6以及P型穿通擋止雜質領域1 1。
314100.ptd 第32頁 578314 五、發明說明（29) 然後，在P型半導體基板1之主表面上以及元件分離絕 緣膜2之表面上設置阻劑膜3 0，使之覆蓋形成N型光電二極 體雜質領域1 0之預定領域以外的領域。接著，如箭號5 0所 示一般，朝著與P型半導體基板1之主表面呈垂直之方向進 行雜質注入。藉此，如第11圖所示，形成N —型光電二極體 雜質領域1 0。之後，再將阻劑膜3 0予以除去。 接著，如第1 2圖所示，在N -型光電二極體雜質領域1 0 之端部上側與由N型低濃度雜質領域7及N型高濃度雜質領 域8所構成之N型漂浮擴散雜質領域9之端部上側之間的領 域，形成電荷傳送閘極絕緣膜3，電荷傳送閘極電極4以及 側壁絕緣膜5。之後，再藉由形成側壁絕緣膜1 2而形成具 有第13圖所示之構造之半導體裝置。 根據上述之本實施形態之電荷傳送電晶體之製造方 法，係在形成電荷傳送閘極絕緣膜3與電荷傳送閘極電極4 之前，形成N型光電二極體雜質領域1 0。因此，相較於利 用第1 5圖以及第1 6圖所說明之傳統的電荷傳送電晶體的製 造方法，藉由本實施形態之電荷傳送電晶體之製造方法， 可抑制起因於電荷傳送閘極電極4與電荷傳送閘極絕緣膜3 中注入雜質而引起之電荷傳送閘極電極4與電荷傳送閘極 絕緣膜3之性能的劣化。 此外，上述實施形態1至1 0之半導體裝置之元件分離 絕緣膜2，可使用藉由LOCOS(LOCal Oxidation of S i 1 i c ο η )法使半導體基板之主表面氧化而形成之熱氧化絕 緣膜，或是由絕緣膜堆積於溝渠中而形成之溝渠分離絕緣
314100.ptd 第33頁 578314 五、發明說明（30) 膜。 此外，上述實施形態1至1 0之半導體裝置，係將半導 體裝置之各構成要素之導電型特定為P型或N型之一方而進 行說明，但是各構成要素即使與各實施形態之半導體裝置 中所使用之導電型為相反之導電型，也能夠獲得分別在實 施形態1至1 0中所說明之效果相同的效果。 換言之，在各實施形態之半導體裝置中，即使使包含 ‘ Ρ型雜質之構成要素包含Ν型雜質，而使包含Ν型雜質之構 - 成要素包含Ρ型雜質，同樣可獲得與分別在實施形態1至1 0 中所說明之效果相同的效果。 此外，在先前技術之說明以及各實施形態之說明的圖 式上，係以符號標註半導體裝置之各構成要素，而以同一 符號標示之構成要素，係表示以同一目的形成之要素，並 具有大致相同之機能。 ·
314100.ptd 第34頁 578314 圖式簡單說明 [圖式簡單說明] 第1圖係第1實施形 第2圖係第2實施形 第3圖係第3實施形 第4圖係第4實施形 第5圖係第5實施形 第6圖係第6實施形 第7圖係第7實施形 第8圖係第8實施形 第9圖係第9實施形 第1 0圖以及第1 1圖 造方法之說明圖。 第1 2圖係第1 0實施 法之說明圖。 第1 3圖係傳統之半 第1 4圖係傳統之其 圖。 第15圖以及第16圖 說明圖。 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 態之半導體裝置之構 係第1 0實施形態之半 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 造之說明圖。 導體裝置之製 形態之半導體裝置之構造及製造方 導體裝置之構造之說明圖。 他例之半導體裝置之構造之說明 係傳統之半導體裝置之製造方法之 1 半導體基板 2 元件分離絕緣膜 3 電荷傳送閘極絕緣膜 3a 薄膜部 3b 厚膜部 4 電荷傳送閘極電極 4a 高濃度雜質領域 4b 低濃度雜質領域
314100.ptd 第35頁 578314 圖式簡單說明 4c 厚膜部 4d 薄膜部 5 側壁絕緣膜 6 P型通道摻雜雜質領域 7 N型低濃度雜質領域 8 N型高濃度雜質領域 9 N型漂浮擴散雜質領域 10 N型光電二極體雜質領域 11 P 一型穿通擋止雜質領域 12 側壁絕緣膜 13 閘極絕緣膜 14 閘極電極 15 側壁絕緣膜 16 接觸插塞 17 N型低濃度雜質領域 18 N型高濃度雜質領域 20 層間絕緣膜 25 絕緣膜 27 N型低濃度雜質領域 28 N型高濃度雜質領域 30 阻劑膜 40 P型阱區 50 箭號 70 電荷傳送電晶體 80 電晶體 103 閘極絕緣模 104 問極電極 105 側壁絕緣膜 107a、107b低濃度雜質領域 1 0 9 a、1 0 9 b源極/沒極電極 108a、108b高濃度雜質領域
314100.ptd 第36頁

Claims (1)

  1. 578314 i 11' 案號 91123893 修正 修正
    m 讀 委 員 明 示 9 本 案 修 正 後 是 否 變 更 原 實 質 内 % 六、申請專利範圍 1. 一種半導體裝置，係具備： 半導體基板； 設於該半導體基板上之閘極絕緣膜； 設於該閘極絕緣膜上之閘極電極； 於前述半導體基板内位於該閘極電極下側之通道 領域； 設成將該通道領域挟置於中間之源極領域與沒極 領域；以及 設於前述通道領域，決定前述源極領域與前述汲 極領域導通時施加於前述閘極電極之閾值電壓的通道 摻雜雜質領域， 前述通道領域中，僅該通道領域中的一部分領域設 有前述通道摻雜雜質領域。 2. 如申請專利範圍第1項之半導體裝置，其中，僅在前述 通道領域中的一部分領域，設置可抑制前述源極領域 與前述汲極領域穿通的穿通擋止雜質領域。 3. —種半導體裝置，係具備有··用以傳送由光電轉換元 件部所產生之電荷之電荷傳送電晶體；以及具有與該 電荷傳送電晶體的機能不同的機能之其他電晶體， 並具備有·設於纟ίι述電何傳送電晶體之閘極電極 下側之電荷傳送通道領域；及設於前述其他電晶體下 側之其他通道領域， 且前述其他通道領域，設有決定前述其他電晶體 之閾值電壓之通道摻雜雜質領域，
    314100.ptc 第1頁 2003. 02.10.037 578314 _案號91123893 1、年 > 月 Π日 修正_ 六、申請專利範圍 前述電荷傳送通道領域，則未設置前述通道摻雜 雜質領域。 4. 如申請專利範圍第3項之半導體裝置，其中，係在前述 電荷傳送通道領域中，設置可抑制源極領域與汲極領 域穿通的穿通擋止雜質領域， 而前述其他通道領域中，則未設置前述穿通擋止 雜質領域。 5. —種半導體裝置，具備有：用以傳送由光電轉換元件 部所產生之電荷之電荷傳送電晶體；以及具有與該電 荷傳送電晶體的機能不同的機能之其他電晶體， 前述電荷傳送電晶體之電荷傳送閘極絕緣膜的膜 厚，係大於前述其他電晶體之閘極絕緣膜的膜厚。 6. —種半導體裝置，具備有··用以傳送由光電轉換元件 所產生之電荷之電荷傳送電晶體；以及具有與該電荷 傳送電晶體的機能不同的機能之其他電晶體， 前述電荷傳送電晶體之電荷傳送閘極絕緣膜、的膜 厚，係小於前述其他電晶體之閘極絕緣膜的膜厚。 7. —種半導體裝置，係具備有：用以傳送光電轉換元件 所產生之電荷之電荷傳送電晶體；以及具有與該電荷 傳送電晶體的機能不同的機能之其他電晶體’ 前述電荷傳送電晶體之電荷傳送閘極絕緣膜，係 包含與前述其他電晶體之閘極絕緣膜具相同膜厚之厚 膜部，以及較諸於該厚膜部其膜厚較薄之薄膜部。 8. 如申請專利範圍第7項之半導體裝置，其中，前述薄膜
    314100.ptc 第2頁 2003. 02.10.038 578314 _案號91123893_^年 > 月丨〉日 修正_ 六、申請專利範圍 部係僅設於前述光電轉換元件之上側領域。 9.如申請專利範圍第7項之半導體裝置，其中，前述薄膜 部，係在與前述厚膜部之膜厚為同一膜厚之絕緣膜形 成後，藉由選擇性地蝕刻該絕緣膜之一部分而形成。 1 0 . —種半導體裝皇，係具備有： 半導體基板； 從該半導體基板之主表面形成至預定深度之源極 領域及汲極領域； 形成於前述源極領域與前述汲極領域之間的領域 之前述半導體基板上側的閘極電極， 形成於該閘極電極與前述半導體基板之間的閘極 絕緣膜；以及 與前述源極領域或前述汲極領域相連接的接觸導 電部， 前述閘極電極，包含有相對地雜質濃度較高的高 濃度部及相對地雜質濃度較低的低濃度部， 該低濃度部與前述接觸導電部，係彼此相對而 設。 11.如申請專利範圍第1 0項之半導體裝置，其中，前述高 濃度部，係設在與連接有前述接觸導電部之前述源極 領域或前述汲極領域相反之前述源極領域或前述汲極 領域上側的領域。 1 2 .如申請專利範圍第1 0項之半導體裝置，其中，前述低 濃部，係摻有不同之兩種導電型之雜質。
    314100.ptc 第3頁 2003. 02.10.039 578314 _案號91123893_1>年〜月 G日 修正_ 六、申請專利範圍 1 3. —種半導體裝置，係具備有： 半導體基板； 從該半導體基板之主表面形成至預定深度之源極 領域及汲極領域； 形成於前述源極領域與前述汲極領域之間的領域 之前述半導體基板上側的閘極電極， 形成於該閘極電極與前述半導體基板之間的閘極 絕緣膜；以及 與前述源極領域或前述汲極領域相連接的接觸導 電部， 前述閘極電極，包含有相對地膜厚較厚的厚膜部 以及相對地膜厚較薄的薄膜部， 該薄膜部與前述接觸導電部係彼此相對而設。 1 4.如申請專利範圍第1 3項之半導體裝置，其中，前述厚 膜部，係設在與連接有前述接觸導電部之前述源極領 域或前述汲極領域相反之前述源極領域或前述汲極領 域上側的領域。 1 5. —種半導體裝置之製造方法，係具備有： 形成用以在半導體基板上形成元件形成領域之元 件分離絕緣膜之步驟； 在前述元件形成領域之一部分領域形成具有開口 部之遮罩層之步驟； 以前述遮罩層做為遮罩進行雜質注入，藉此在前 述半導體基板之主表面至預定深度之間形成雜質領域
    314100.ptc 第4頁 2003.02.10.040 578314 修正 案號 91123893 六、申請專利範圍 之步驟；以及 於形成該雜質領域之步驟之後，於前述雜質領域 附近之半導體基板上形成閘極絕緣膜及閘極電極，使 前述雜質領域成為電晶體之源極領域或汲極領域之步 驟0
    314100.ptc 第5頁 2003. 02.10.041
TW091123893A 2002-06-10 2002-10-17 Semiconductor device and manufacturing method thereof TW578314B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168346A JP2004014911A (ja) 2002-06-10 2002-06-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW578314B true TW578314B (en) 2004-03-01

Family

ID=29706803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123893A TW578314B (en) 2002-06-10 2002-10-17 Semiconductor device and manufacturing method thereof

Country Status (6)

Country Link
US (1) US20030228736A1 (zh)
JP (1) JP2004014911A (zh)
KR (1) KR20030095213A (zh)
CN (1) CN1467856A (zh)
DE (1) DE10310537A1 (zh)
TW (1) TW578314B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447910B (zh) * 2008-05-16 2014-08-01 Eon Silicon Solution Inc A semiconductor structure with a stress region
US11011556B2 (en) 2016-05-31 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405757B2 (en) * 2002-07-23 2008-07-29 Fujitsu Limited Image sensor and image sensor module
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
KR100544957B1 (ko) * 2003-09-23 2006-01-24 동부아남반도체 주식회사 시모스 이미지 센서의 제조방법
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
JP2006066481A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 固体撮像装置
KR100672701B1 (ko) * 2004-12-29 2007-01-22 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
EP1858082A4 (en) * 2005-03-11 2011-01-19 Fujitsu Semiconductor Ltd IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR
US7619266B2 (en) * 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
JP4764243B2 (ja) * 2006-04-20 2011-08-31 株式会社東芝 固体撮像装置
KR100857453B1 (ko) * 2006-09-29 2008-09-08 한국전자통신연구원 저전압용 이미지 센서의 감광 픽셀
KR100833609B1 (ko) * 2007-01-31 2008-05-30 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100935051B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100937674B1 (ko) * 2007-12-28 2010-01-19 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2010199450A (ja) 2009-02-27 2010-09-09 Sony Corp 固体撮像装置の製造方法、固体撮像装置および電子機器
JP2010212319A (ja) * 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、電子機器および固体撮像装置の製造方法
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP5487798B2 (ja) * 2009-08-20 2014-05-07 ソニー株式会社 固体撮像装置、電子機器および固体撮像装置の製造方法
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
CN104022133B (zh) * 2014-06-10 2017-02-08 北京思比科微电子技术股份有限公司 漂浮节点具有可变电容的源像像素及图像传感器
CN104362160B (zh) * 2014-09-25 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体装置及其制造方法
CN107845649A (zh) * 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法
JP6650909B2 (ja) * 2017-06-20 2020-02-19 キヤノン株式会社 撮像装置、撮像システム、移動体、および、撮像装置の製造方法
US20220271070A1 (en) * 2019-06-26 2022-08-25 Sony Semiconductor Solutions Corporation Solid-state imaging device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042626B2 (ja) * 1976-05-18 1985-09-24 松下電器産業株式会社 半導体装置の製造方法
JP3635681B2 (ja) * 1994-07-15 2005-04-06 ソニー株式会社 バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法
US5786607A (en) * 1995-05-29 1998-07-28 Matsushita Electronics Corporation Solid-state image pick-up device and method for manufacturing the same
US5698461A (en) * 1996-03-12 1997-12-16 United Microelectronics Corp. Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US6815791B1 (en) * 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
US6100556A (en) * 1997-11-14 2000-08-08 Motorola Inc. Method of forming a semiconductor image sensor and structure
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
US6225669B1 (en) * 1998-09-30 2001-05-01 Advanced Micro Devices, Inc. Non-uniform gate/dielectric field effect transistor
WO2000021280A1 (en) * 1998-10-07 2000-04-13 California Institute Of Technology Silicon-on-insulator (soi) active pixel sensors with the photosites implemented in the substrate
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6414342B1 (en) * 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US6479846B2 (en) * 2000-03-22 2002-11-12 Ophir Rf, Inc. Metal oxide semiconductor field effect transistor having a relatively high doped region in the channel for improved linearity
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3940565B2 (ja) * 2001-03-29 2007-07-04 株式会社東芝 半導体装置及びその製造方法
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447910B (zh) * 2008-05-16 2014-08-01 Eon Silicon Solution Inc A semiconductor structure with a stress region
US11011556B2 (en) 2016-05-31 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor device
TWI729102B (zh) * 2016-05-31 2021-06-01 台灣積體電路製造股份有限公司 低雜訊裝置、半導體裝置及其製造方法
US11094723B2 (en) 2016-05-31 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US11830889B2 (en) 2016-05-31 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
JP2004014911A (ja) 2004-01-15
US20030228736A1 (en) 2003-12-11
KR20030095213A (ko) 2003-12-18
DE10310537A1 (de) 2004-01-08
CN1467856A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
TW578314B (en) Semiconductor device and manufacturing method thereof
US6661045B2 (en) MOS type solid-state imager and manufacturing method thereof
CN103035715B (zh) 晶体管及其制造方法和降低rts噪声的图像传感器电路
US7408211B2 (en) Transfer transistor of CMOS image sensor
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
JP2000031455A (ja) イメ―ジセンサのフォトダイオ―ド
KR100869743B1 (ko) 씨모스 이미지 센서 및 그 제조방법
TW201312740A (zh) 固體攝像元件
KR20070007666A (ko) 이미지 센서 및 그 제조방법들
CN101211833B (zh) Cmos图像传感器及其制造方法
JPH01205470A (ja) 半導体装置およびその製造方法
KR20040057936A (ko) 포토다이오드 및 이미지 센서
US8188523B2 (en) Insulated gate field effect transistor and method of manufacturing same, and image pickup device and method of manufacturing same
KR20070029369A (ko) 암전류 발생을 억제할 수 있는 이미지센서 제조 방법
EP0719456B1 (en) Charge coupled device, and imaging device comprising such a charge coupled device
CN105990387B (zh) 固体摄像元件及其制造方法
JPS639968A (ja) 静電誘導トランジスタイメ−ジセンサの素子分離法
JPS6223156A (ja) 固体撮像装置およびその製造方法
KR100247478B1 (ko) 씨모스 트랜지스터 제조 방법
KR100677045B1 (ko) 이미지센서 제조 방법
JPH08153866A (ja) 固体撮像素子及びその製造方法
KR100475733B1 (ko) 전하결합형고체촬상소자및그제조방법
KR100741881B1 (ko) 시모스 이미지 센서의 트랜지스터 및 그의 제조방법
KR100766705B1 (ko) 이미지 센서 및 그 제조방법
TW202329477A (zh) 垂直傳輸結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees