TW541528B - Bootstrap circuit - Google Patents

Description

541528 A7 B7 五、發明説明（1 ) 發明背景 發明領域 本發明一般而言關於一靴帶式電路，更特定而言，係關 於用以實施一高速快閃記憶體，及具有一良好資料保持能 力的記憶體單元之字元線靴帶式電路。 先前技藝說明 一般而言，為了在一讀取運作時，增加由一低電壓驅動 的快閃記憶體單元中讀取運作的速率，一低電位供應電壓 (LOW Vcc; LVcc)使用一鞭帶式電路來啟動，以供應該啟動 電壓到一字元線。 如果使用該靴帶式電路來增壓該字元線電壓，會有一保 持的問題，因為如果由該勒帶式電路所增壓的該字元線電 壓太低，其很難來正確地讀取該單元電流，而且如果該字 元線電壓太高，則對於該單元閘極造成應力。因此，由該 靴帶式電路增壓的該字元線電壓必須在一給定的電壓範圍 内被增壓。 現在請參考圖1，將在以下說明一習用字元線靴帶式電 路的架構。 該習用的字元線靴帶式電路包含一第一階段1 0至一第三 -階段3 0，用於以三個步驟加壓施加於該字元線的該供應電 壓 ς Vcc，。 該第一階段ίο包含一第一預充電單元11，用於根據一第 一時脈信號CLK1以一給定的電位^ Vcc’或4 Vcc-Vt，來預充電一 第一節點Q 1，及一第一電容C 1，用於根據一反衝信號 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 :線 4 - 541528 A7 B7 五、發明説明（2 KICK以一第一電位4 V 1 ’加壓:該第一節點Q 1。 該第二階段20包含一第二預充電單元21，用於根據該第 一時脈信號CLK1以一給定電位4 Vcd ; Vcc-Vt，來預充電一第 二節點Q2，一第一 PMOS電晶體P 1，其連接在該第一節點 Q 1及該第三節點Q 3之間，並由一第二時脈信號CLK2驅 動，一第一NMOS電晶體N1，其連接於該第三節點Q3及該 接地Vss之間，其由一第三時脈信號CLK3驅動，及一第二電 容C 2，其連接於該第二節點Q 2及該第三節點Q 3之間，用 於以一第二電位‘ V2,加壓該第二節點Q2。 裝 :線 該第三階段3 0包含一第三預充電單元3 1，用於根據該第 一時脈信號CLK1以一給定電位4 Vcd 4 Vcc-Vt，來預充電一第 四節點Q 4，一第二PM0S電晶體P 2，其連接於該第二節點 Q 2及該第五節點Q 5之間，並由該第二時脈信號CLK2驅 動，一第二NM0S電晶體N2，其連接於一第五節點Q5及該 接地Vss之間，並由該第三時脈信號CLK3驅動，及一第三電 容C 3，其連接於該第四節點Q 4與該第五節點Q 5之間，用 於以該第三電位‘ V 3，加壓該第四節點Q 4。 一種用以驅動該習用依上述建構的字元線靴帶式電路之 方法，其將在以下參考圖2來說明，其顯示為每個信號輸 入個別階段的波形。 現在請參考圖2，在由一'第一時間T 0到一第二時間T 1的 時段中，該第一，第二及第三時脈信號CLK1，CLK2及CLK3 被保持在LOW狀態，而該反衝信號KICK被保持在HIGH狀 態。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 541528 A7 B7 五 發明説明（3 ) 在此狀態中，於第二時間T 1，如果該第 時脈信號CLK1，CLK2及CLK3由一 LOW狀態偏移到一 mGH狀 態，而該反衝信號KICK由一 HIGH狀態偏移到_ l〇W狀態， 在該狀態改變到一HIGH狀態的正邊緣期間中，該第一，第 及第預充兒單元1 1，2 1及3 1係由該第一時脈信號CLK] 所驅動，該第—及第二PM0S電晶體Η及P2係由該第二時 脈信號⑽所關閉，而該第一及第二NM〇s電晶體ν^ν2 由蔹第二時脈信號CLK3所開啟。 一因此’ -電流路徑形成在該第一預充電單元u及該反衝 信號肌的-來源之間，用於以該第—電容ci輸出的該供 應電壓‘Vcc，來預充電該第一預充電單元n，所以該第一節 點Q1以孩供應電壓，Vcc,的電位來預充電。同時，—電云路 徑形成在該第二預充電單元21及該接地心之間，並通過 孩第一 NMOS電晶體N1，用於以該第二預充電單元η輸出 的該供應電H，來預充電該第二電容c2，所以該第二節 點Q2以該供應電壓1，的電位來預充電。同時，—電流路 徑形成在㈣三預充電單元31及該接地^之間，並通過 該第二NMOS電晶體N2，用於以該第三預充電單元Η輸出 的菽供應電壓‘Vcc，來預充電該第三電容〇，所以該第四節 點Q4以該供應電壓‘Vcc，的電位來預充電。 在：該第：時Γβ，τ1到一第三時間T2的期間中，該第 第一及第二時脈信號CLK1，CLK2及CLK3被保持在一 HIGH狀心而茲反衝信號KICK被保持在一 LOW狀態◊因 此’該第-節點…，帛二節點Q2及第四節點…的電位即

裝 玎

:線 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公^------ 541528 A7 B7 五、發明説明（4 ) 維持該供應電壓；Vcc’的電位。

在此狀態中，於第三時間T2，如果該第一，第二及第三 時脈信號CLK1，CLK2及CLK3由一 HIGH狀態偏移到一 LOW狀 態，而該反衝信號KICK由一 LOW狀態偏移到一 HIGH狀態， 在該狀態改變到一 LOW狀態的負邊緣期間中，該第一，第 二及第三預充電單元1 1，2 1及3 1並非由該第一時脈信號 CLK1所驅動，該第一及第二PMOS電晶體P 1及P2係由該第 二時脈信號CLK2所關閉，而該第一及第二NMOS電晶體N 1 及N2由該第三時脈信號CLK3所開啟。

•因此，在該第一節點Q 1上第一電位‘ V 1，係由對應於該 反衝信號KICK的電位來增加。舉例而言，如果該反衝信號 KICK的電位為4 Vcc’，其相同於該供應電壓‘ Vcc’，該第一電 位‘ V 1 ’即增加‘ 2Vcc’。然後，在該第二節點Q2上的第二電 位‘ V2 ’即增加‘ 3Vcc’，因為該第一電位‘VI，經由該第一 PMOS電晶體P 1來傳送，其係由該第二時脈信號CLK2所開 啟。同時，在該第四節點Q 4上的該第三電位‘ V 3，即增加 ‘ 4Vcc’，因為該第二電位V 2經由該第二PMOS電晶體P 2傳 送，其係由該第二時脈信號CLK2所開啟。因此，輸出到一 最終字元線靴帶式電路之輸出終端的增壓電壓Vboot即增 .加 ’4Vcc’。 如上所述，輸出到該習用字元線鞭帶式電路的輸出終端 的增壓電壓Vboot可由以下公式1表示。 [公式1]

Vboot = a V2 + Vcc 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐） 541528 A7 B7 五 發明説明（5 ) =α(α Vl+Vcc) + Vcc =a { a(a Vcc+Vcc)+Vcc}+Vcc =a {a2Vcc+ aVcc+Vcc}+Vcc =aJVcc+a2Vcc+aVcc+Vcc =(a3+a2+a+l)Vcc 其中‘ a ’為個別階段中電容的耦合比例。

如果構成個別階段的電容耦合比例‘ a，為“ 1，，，根據公 式1，該增壓電壓Vboot為4 Vcc。此時，該搞合比例ς a，為 “ 1 ’’的意義在於該電容傳送100%的增壓電壓Vboot。一般而 言，一電容的耦合比例‘ a ’約為0·6〜0.7( 60〜70% )。

換言之，如公式1所示，在習用字元線|化帶式電路中的 問題是，如果該電容的摘合比例‘ a ’被決定，該增壓電壓 Vboot係與Vcc成比例改變。舉例而言，在Vcc 1.6〜2V的操作 中，構成所有階段的一電容之耦合比例‘ a，之總和為 “ 3 ”（即，（a 3+ a 2+ a + 1) = 3)，該增壓電壓Vboot的電壓範 圍即增加到4.8〜6 V。 換言之，一通用字元線電壓的目標規格在1 V的範圍内擺 盪。但是，在習用字元線靴帶式電路的增壓電壓Vboot中的 擺堡範圍會超過該字元線電壓的目標規格。由於此原因， 該字元線電壓的限度不能確保，而一通用目標規格範圍也 不能確保。此外，在一高電位供應電壓（HIGH Vcc; HVcc)快 閃記憶體單元中，一習用字元線靴帶式電路可藉由形成小 的電容耦合比例來應用。即使在此例中，該字元線電壓的 限度不能確保，一讀取操作不能夠穩定地進行。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541528 A7 B7 五、發明説明（6 、發明概要 本發明係設計來解決上述的問題，而本發明的目的在於 疋地執仃一快閃記憶體單元的讀取運作，其中一靴帶式 私路被建構成僅在一高電位電壓被箝制，並可在一 低私位私壓源LVcc’下正常地運作，並藉由感應該高電位電 £源HVcc及该低電位電壓源，LVcc”來容易地控制一字元線 增壓電壓。 為了達到上述目的，根據本發明的一增壓電廢產生器之 特徵在於其包含一供應電壓位準偵測單元，用以偵測一高 迅位供應電壓’及使用一參考電壓的一電位供應電壓；及 立曰C兒壓產生咨，用以根據由該供應電壓位準偵測單元 的輸出信號所產生的一箝制信號來控制該增壓電壓的位 準。 同時，根據本發明的一增壓電壓產生器之特徵在於，其 ，含-供應電壓位準偵測單元，π以偵測一高電位供應電 壓使用-參考電壓的一電位供應電壓；及一箝制信號 產生早兀’用以根據該供應電壓位準偵測單元的一輸出信 f來ff —箝制信號；及—增壓電壓產生器，）¾以根據該 接制化號担制一增壓電壓的位準。 圖式簡單說明 解 雨述本發明的各方面及其它特徵將在以下的描述中 釋，並配合參考所附圖式，其中： 圖1所不為一習用靴帶式電路的架構； 圖2所示為輸人來驅動圖i之轨帶式電路的每個信號波 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱） 541528 A7 B7 五 發明説明（7 形； 圖3所示為根據本發明之靴帶式電路的方塊圖； 圖4所示為圖3之參考電壓產生器的架構； 圖5所示為圖3之供應電壓位準偵測器的架構； 圖6所示為圖3之增壓電壓產生器的架構； 圖7所示為用以產生圖6所示之箝制信號之波形；

圖8所示為輸入來驅動圖6所示之增壓電壓產生器之每個 信號波形，其係當使用一低電位供應電壓時； 圖9所示為輸入來驅動圖6所示之增壓電壓產生器之每個 信號波形，其係當使用一高電位供應電壓時； 圖1 0所示為圖1所示的該靴帶式電路之特性； 圖1 1所示為圖3所示的該靴帶式電路之特性；及 圖1 2及圖1 3所示為圖3所示的靴帶式電路之模擬結果之 曲線。 較佳具體實施例之詳細說明

本發明將參考所附圖式來藉由一較佳的具體實施例進行 詳細說明，其中相同的參考編號係用來代表相同或類似的 零件。 現在請參考圖3，其將說明根據本發明一具體實施例之 靴帶式電路。該靴帶式電路包含一參考電壓產生單元100， 用以產生該參考電壓VREF ; —供應電壓位準偵測單元200， 用以比較該參考電壓VREF，及用來偵測一高電位電壓HVcc 或一低電位供應電壓LVcc之供應電壓Vcc，及一增壓電壓產 生單元300，用以輸出一增壓電壓Vboot，其根據由該供應電 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541528 A7 B7 五、發明説明（8 ) 壓位準偵測單元200到一字元線的輸出信號HVCC所產生的 一箝制信號來控制。 該參考電壓產生單元100包含一參考電壓產生器120，用 以產生該參考電壓VREF，及用以驅動該參考電壓產生器120 的一驅動器110。 該驅動器110包含連接在一致能信號EN源及一第一節點 Q 1之間的第一電容C 1，及連接在該供應電壓Vcc源及該第 一及第二節點Q 1及Q2之間的第一及第二PMOS電晶體P 1及 P 2，其被驅動為一電流鏡像。同時，該驅動器11〇進一步包 含連接在該第一及第二節點Q 1及Q 2之間的第一及第二 NMOS電晶體N1及N2，及該第三節點Q3，並由該電流鏡像 驅動，及連接在該第三節點Q 3及該接地Vss之間的第三 NMOS電晶體N 3。同時，該第一及第二PMOS電晶體P 1及P 2 係由該第二節點Q 2的電位所驅動，該第一及第二NMOS電 晶體N 1及N2係由該第一節點Q 1的電位驅動，而該第三 NMOS電晶體N3係由該致能信號EN所驅動。 該參考電壓產生器120包含連接在該供應電壓Vcc源及一 第四節點Q4之間的一第三PMOS電晶體P3，而第四及第五 PMQS電晶體P4及P5係並聯連接在該第四節點Q4及一輸出 .終端之間，用以輸出一參考電壓VREF。該參考電壓產生器 120進一步包含一第四NM〇g電晶體N4，其連接在該輸出終 端及該接地Vss之間，並由一二極體驅動，及連接在該第四 NMOS電晶體N 4及該接地Vss之間的一第五NMOS電晶體N 5。 同時，該第三PMOS電晶體P 3永遠由該接地Vss驅動，第四 -11 -

裝 玎

:線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541528 五 A7 B7發明説明（9 ) 及第五PMOS電晶體P4及P5由該第二節點Q2的電位驅動， 第四NMOS電晶體N4由該參考電壓VREF驅動，而該第五 NMOS電晶體N5由該致能信號EN所驅動。 同時，該參考電壓產生單元100可包含一穩定裝置，其中 複數個電容被並聯連接在該參考電壓產生器120的輸出終端 中，藉以穩定該參考電壓VREF。 該供應電壓位準偵測單元200包含一供應電壓轉換單元 210，用以傳送該供應電壓Vcc，一比較器220，用以比較該 參考電壓VREF及該轉換單元210的該輸出信號HFVDD，及一 輸出單元230，用以接收該比較器220的輸出信號來輸出一 箝制信號CLAMP。 該供應電壓轉換單元210包含第二及第三電阻R2及R3， 其串聯連接於該供應電壓Vcc源及該接地Vss之間，及該第 五節點Q 5，用以輸出對應於該供應電壓Vcc之輸出信號 riFVDD到該第五節點Q 5 〇此時，該第三電阻R3具有高於該 第二電阻R2的電阻值，藉以傳送完整的供應電壓Vcc源到 該第五節點Q 5。 同時，該供應電壓轉換單元210可包含複數個由PMOS或 NMOS電晶體形成的二極體，用以散佈該供應電壓Vcc，除 .了該第二及第三電阻R2及R3之外，以輸出該輸出信號 HFVDD。 再者，該供應電壓轉換單元210進一步包含第六及第七 PMOS電晶體P 6及P 7，其係並聯連接於該供應電壓Vcc源及 該第二電阻R2之間，並由該第一反相器I 1的輸出信號驅 裝 玎

:線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) -12- 541528 A7 B7 五、發明説明（Η)) 動，以反相該外部驅動信號ATD。 該比較器220包含第八及第九PMOS電晶體P8及P9，其連 接在遠供應電壓Vcc源及該第六與第七節點Q 6及Q 7之間， 並由遠電流鏡像驅動，第7T及第七NMOS電晶體n 6及N 7連 接於該第八節點Q 8及該第六與第七節點Q 6及Q 7之間，並 由一差動放大器驅動，及一第四電阻R4及一第八NMOS電 晶體N 8，其係串聯連接於該第八節點q 8及該接地Vss之 間。同時，該第八及第九PMOS電晶體P8及P9係由該第七節 點Q 7的電位驅動，該第六NMOS電晶體N 6由該供應電壓轉 換單元210的該輸出信號HFVDD所驅動，該第七NMOS電晶骨# N 7係由該參考電壓VREF驅動，而該第八NM0S電晶體N 8係 由外邵施加的驅動信號A T D所驅動。 該輸出單元230包含第二〜第四反相器12〜14，用以接收來 自該第六節點Q6的輸出信號來輸出該輸出信號HVCC。 該增壓電壓產生單元300包含一第一階段310〜第三階段 330 ’用以加壓該字元線電壓來在三個步驟中增壓該字元 線，如圖6所示。 琢第一階段310包含由該第一時脈信號CLK驅動的一第— 預充電單元311，用以預充電該第九節點Q 9到一給定的電位 •VcC^ Vcc>vt，而連接在該第九節點Q9及該反衝信號KICK之

間的第二電容C 2，係用以加壓該第九節點Q 9到第一電位 VP 琢第二階段320包含由該第一時脈信號CLK1驅動的一第二 預充電單元321，用以預充電該第十節點Q 1〇到一給定的電 ---------- _ 13 _ 本紙張尺度適用中ii^^CNS) Α4規格(―疋-_ 裝 η

:線 541528 A7 B7 五、發明説明（11 )

位’Vcc’或’Vcc-Vt’，一第十PMOS電晶體P 10連接於該第九節 點Q 9與該第十一節點Q 11之間，並由該第二時脈信號CLK2 驅動，一第九NMOS電晶體N9連接在該第十一節點Q11及該 接地Vss之間，並由該第三時脈信號CLK3驅動，一第十 NMOS電晶體N 10連接於該供應電壓Vcc源及第十一節點Q 11 之間，並由該箝制信號CLAMP驅動，以預充電該第十一節 點Q 11到該供應電壓Vcc的電位，及一第三電容C 3連接於該 第十節點Q 1 0及該第十一節點Q 1 1之間，用以加壓該第十 節點Q10到該第二電位V2。

該第三階段330包含一第三預充電單元331，其由該第一 時脈信號CLK1驅動，用以預充電該第十二節點Q 12到一給 定的電位’Vcc’或’Vcc-Vt’，一第十一 PMOS電晶體P 11連接於 該第十節點Q 10及該第十三節點Q 13之間，並由該第二時脈 信號CLK2驅動，一第十一 NMOS電晶體N 11連接於該第十三 節點Q 13與該接地Vss之間，並由該第三時脈信號CLK3驅 動，一第十二NMOS電晶體N 12連接於該供應電壓Vcc源及該 第十三節點Q 13之間，並由該箝制信號CLAMP驅動，以預充 電該第十三節點Q 13到該供應電壓Vcc之電位，而一第四電 容C 4連接於該第十二節點Q 1 2與該第十三節點Q 1 3之間， .用以加壓該第十二節點Q 1 2到該第三電位V 3。 此時，該箝制信號CLAMP係由圖7所示的一波形所驅動的 一箝制信號產生器（未示出）來驅動。 更詳細地說明，該箝制信號產生器係由一給定的時脈信 號CLK驅動，一延遲的時脈信號CLK_delay，其中該時脈信號 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541528 A7 ___ B7 五、發明説明（12 ) CLK係被延遲一段給定的時間，及來自該供應電壓位準偵 測單元200的該輸出信號HVCC。舉例而言，當該時脈信號 CLK處於一 LOW狀態時，該延遲的時脈信號CLKjielay處於一 HIGH狀態，一 HIGH狀態的箝制信號CLAMP在當該供應電壓 位準偵測單元200的輸出信號HVCC由一 LOW狀態偏移到一 HIGH狀態時即輸出。 換言之，該箝制信號產生器可被建構來輸出一致能狀態 的該箝制信號CLAMP，用以當該時脈信號CLK處於LOW狀 態，該延遲的時脈信號CLK_delay處於HIGH狀態，及該供應 電壓位準偵測單元200的該輸出信號HVCC處於HIGH狀態時 來驅動該第十及第十二NMOS電晶體N 10及N 12，或可建構 來當該供應電壓位準偵測單元200的輸出信號HVCC由一 LOW 狀態偏移到一 HIGH狀態時即輸出一致能狀態的箝制信號 CLAMP。同時，該箝制信號CLAMP係輸出在一致能狀態， 使得該時脈信號CLK被該箝制信號產生器延遲，也就是 說，該延遲的時脈信號CLK_dday及該時脈信號CLK。 同時’在該第二階段的第十NM〇S電晶體N 10及在該第三 階段的第十二NMOS電晶體N 12可根據該箝制信號CLAMP的 狀態而實施為PMOS電晶體或一位準偏移電路。 上述字元線靴帶式電路的驅動特性將在以下詳細說明。 在該參考電壓產生單元1〇〇中，如果一 mGH狀態的致能信 號E N由外部施加，該驅動單元11〇的第一電容c 1即由該致 能信號EN充電，該第三NM0S電晶體N3被開啟，且該參考 電壓產生器120的第五NMOS電晶體N 5被開啟。因此，該第 ______ -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 541528 A7 B7 五、發明説明（13 ) 三節點Q 3保持該接地Vss的電位，並經由該第一節點q 1或 邊第一電容C 1輸入該致能信號e N，在一段給定時間之 後，使得該第三節點Q 3被偏移到一 HIGH狀態。 同時，當該第一節點Q 1的電位被偏移到一 HIGH狀態，該 第一及第二NMOS電晶體N 1及N 2被驅動為一電流鏡像，皆 被開啟’所以該第一及第二節點q 1及q 2的電位維持該接 地Vss之電位。因此，當該第一及第二PM〇S電晶體p }及p 2 被驅動為一電流鏡像，並被開啟，相同的電流流到該第一 PMOS電晶體p 1側，相同於該第二pM〇s電晶體p 2側，所以 該第一 PMOS電晶體p 1被驅動為一固定電流源。 同時’當該第一 PMOS電晶體P 1被驅動為一固定的電流 源時，一固定的電流流到該第一節點q 1。當該第一及第二 NMOS電晶體n 1及N 2被驅動為一電流鏡像時，該相同電流 流到該第二NM〇S電晶體N2側，其相同於該第_NM〇s電晶 體N 1側。因此，當該第二NM〇S電晶體N 2被驅動為一固定 電流源來流動一固定電流到該第二節點q時，一固定電壓 的電位即輸出到該驅動單元11〇的該輸出終端。 同時’當在該參考電壓產生器120的第四節點q4永遠被 施加孩接地Vss的電位時，其透過該第三PMOS電晶體p 3施 加到該供應電壓Vcc，以保持該·供應電壓Vcc之電位。在此 狀〜下、‘ 一固定電壓的電位被施加到來自該第二節點q 2 的第四及第五PMOS電晶體P4及P5，該第四及第五卩^^以電 晶體P 4及p 5被保持在開啟。 同時違第四NMOS電晶體N4及該第五NMOS電晶體n 5被 - ——---— —__ -16 - 本紙張尺度適财S S轉準(CNS) A4規格(謂χ 297公爱） 541528 A7B7 五、發明説明（14 )

連接的點可保持該接地Vss的電位，因為該第五nmos電晶 體N 5係由居致说#號e N來開啟。因此，當經由該第三 PMOS電晶體P 3施加的該供應電壓Vcc被散佈集中在該參考 電壓產生器120的輸出終端，一給定電位（約12 v)的參考電 壓VREF被輸出到該輸出終端。換言之，該參考電壓VREf^^ 據該第二PMOS電晶體p 3的臨限電壓，該第四及第五pmqs 電晶體P4及P5，及集中在該輸出終端上的該第四及第五 NMOS電晶體N 4及N 5之臨限電壓，來散佈到一給定的電 位。 同時’在该供應電壓位準偵測單元2〇〇中的供應電壓轉換 單元210使用該第二及第三電阻r 2及R3來散佈該施加的供 應電壓Vcc到一給定的電位，並經由該輸出終端輸出對應於 施加到該第三電阻R3之兩端電壓的該輸出信號HFVDD。該 輸出k號HFVDD具有的電位大致相同於該供應電壓ycc，並 回應於該供應電壓Vcc來增加。 同時’經由在該參考電壓產生器12〇中的輸出終端輸出的 參考電壓VREF被輸入到該比較器220的第七NMOS電晶體 N7°同時，來自該供應電壓轉換單元21〇的輸出信號Hfvdd 被輸入到該比較器220的該第六NMOS電晶體N 6。同時，當 HIGH狀怨的驅動信號a T Μ被輸入到該第八N]y[〇g電晶體 N 8 ’該第八節點q 8被開啟來維持該接地vss之電位。 在此狀態下’如果該參考電壓VREF高於該輸出信號 HFVDD(即VREF > Vcc)，該第六NMOS電晶體N6在當該第七 NMOS電晶體n 7為開啟時，即保持關閉。當該第七節點q 7 ___ - 17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 541528 A7 B7 五 發明説明（15 的電位藉此保持在該接地Vss的電位時，該第八及第九 PMOS電晶體P 8及P 9被開啟。因此，該第六節點Q 6被施加 該供應電壓Vcc，該開啟的第八PMOS電晶體P 8，所以該供 應電壓Vcc的電位可被保持。然後，該輸出單元230被施加 來自該第六節點Q 6的該供應電壓Vcc之電位，以透過該第 二〜第四反相器12〜14來輸出一 LOW狀態的該輸出信號 HVC。 相反地，如果該輸出信號HFVDD高於該供應電壓Vcc的該 參考電壓VREF(即Vcc> VREF)，其即增加，該第六NMOS電晶 體N6在當該第七NMOS電晶體N7被開啟時即被開啟。因 此，該第六節點Q 6維持該接地Vss之電位。接下來，該輸 出單元230被施加來自該第六節點Q 6的該接地V s s之電位， 以透過該第二〜第四反相器12〜14來輸出一 LOW狀態的輸出 信號HVCC。 同時，該增壓電壓產生單元300根據該箝制信號CLAMP而 具有不同的驅動特性。此將在以下參考圖8及圖9來說明。 圖8所示為當該供應電壓Vcc為一高於該參考電壓VREF 6勺高 電位供應電壓HVcc時，輸入到個別階段的每個信號之波 形。圖9所示為當該供應電壓Vcc為一低於該參考電壓VREF -的低電位供應電壓LVcc時，輸入到個別階段的每個信號之 波形。 如圖8所示，如果該供應電壓Vcc低於由該參考電壓產生 單元100所產生的該參考電壓VREF(即該供應電壓Vcc為一低 電位供應電壓LVcc)，該供應電壓位準偵測單元200輸出一 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 玎

•線 541528 A7 B7 五、發明説明（16 ) LOW狀態的該輸出信號hvcc。益L ，，- L 猎此，該箝制信號CLAMP保 持一 LOW狀態。因此，該第— 弟一階段320的該第十NMOS電晶 體N 10及該第三階段330的該箓 弟十二NM〇S電晶體N 12，其皆 構成該增壓電壓產生單元^ 严 早疋3〇〇’並保持在開啟。當該第十及 第十二NMOS電晶體Ν 10及ΧΓ 扣— 12被關閉時，該增壓電壓產生 單元300代表與習用的軌帶式雨 电路具有相同的驅動特性。 但是，如圖9所示，如果兮| &广 衣成供應電壓Vcc高於該參考電壓 丽(即該供應電壓Vcc為—高電位供應電壓論)，該供應 電壓位準偵測單元200輸出—麵狀態的該輸出信號 HVCC。在一焱給定時間之後，該箝制信號⑶八嫌保持在一 HIGH狀悲。因此，當該第二階段32〇的第十NM〇s電晶體N 1〇 及該第三階段330的第十二NMOS電晶體N 12被開啟，該增壓 電壓產生單元300代表與該習用靴帶式電路不同的驅動特 性。 因此，如果該箝制信號CLAMP處於一 LOW狀態，當該增 壓電壓產生單元300代表與該習用靴帶式電路相同的驅動特 性時’僅將說明該箝制信號CLAMP處於一 HIGH狀態的狀 況。

現在請參考圖9。在一第一時間τ 〇到一第二時間τ 1的時 .段期間，該第一，第二及第三時脈信號CLK1，CLK2及CLK3 被保持在LOW狀態，而該反衝信號KICK被保持在HIGH狀 態。同時，該供應電壓位準偵測單元2〇〇的輸出信號HVCC 被保持在LOW狀態，而該箝制信號CLAMP被保持在LOW狀 η 〇 19 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐） S41528 五、 A7 B7 發明説明（ 17 在此狀態下，於第二時間T 1，如果該第_，第二及第三 =脈信號CLK1，CLK2及CLK3由一 L0W狀態偏移到一 mGH狀 磋，且該反衝信號KICK由一 HIGH狀態偏移到一 L〇w狀能， 在該狀態被改變到一 high狀態的正邊緣中，該第一〜第二 預充電單兀311〜331由該第一時脈信號CLK1驅動，該第十及 第十一 PMOS電曰曰曰體p 10及P i!被該第二時脈信號⑽謂閉’ 而孩第九及第十-NM〇S電晶體跳仙被該第三時脈信穿 CLK3開啟。 ；ϋ 裝 二因此，-電流路徑形成在該第一預充電單元3ΐι及該反衝 k號KICK之間’以預充電該第二電容C2到由該第一預充· 早元311所輸出的該供應電壓Vcc，所以該第九節物以： :應電壓Vcc的電位進行預充電。同時，_電流路徑經由;; 吊九NMOS電晶體則形成在該第二預充電單元切與該接地 Vss之間’以預充電該第三電容^到來自該第二預充。電單― 供應電壓Vcc ’所以該第十節點⑽以該供應電見壓： 的電位進行預充電。同S争’一電流路徑經由該第十CC 電晶體NU形成在該第三預充電單元331與該接地％ 以預充電該第四電容C4到來自該第三預充電單元33ι的^ 電壓Vcc’所以該第十二節點Ql2以該供應電壓vcc '、、怎 .行預充電。 、 J兒乜進 在由該第二時間丁1到第三時間T2的時段期間，因為二、 第一〜第三時脈信號CLK1〜CLK3保持一 HIGH狀態，而謗反= 信號KICK保持一 L0W狀態，該第九節點Q9，該第十節= Q 1 0及忒第十二節點q丨2保持該供應電壓Vcc的電位。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -20- 541528 A7 _ B7 五、發明説明（is ) 後，於一第五時間11，如果該供應電壓位準偵測單元200的 輸出信號HVCC由一 LOW狀態偏移到一 HIGH狀態，於該第三 時間T2，該箝制信號CLAMP由一 LOW狀態偏移到一 HIGH狀 態。 在此狀態下，於該第三時間T2，如果該第三時脈信號 CLK3由一 HIGH狀態偏移到一 LOW狀態，該第九及第十一 NMOS電晶體N9及Nil被開啟，而該第十及第十二NM0S電 晶體N 10及N 12被關閉。因此，該第十一及第十三節點Q 11 及Q 13被預充電到一箝制電壓Vclamp。 .在由該第三時間T2到一第四時間T3的時段期間，該第一 及第二時脈信號CLK1及CLK2保持一 HIGH狀態，該第三時脈 "ί吕號CLK3保持一 LOW狀態，而該籍制信號CLAMP保持一 HIGH狀態。因此，該第十及第十二節點Q 1〇及q 12保持該箝 制電壓Vclamp的電位。接著，於第六時間12，如果該供應電 壓位準偵測單元200的輸出信號HVCC由一 HIGH狀態偏移到 一 LOW狀態，於該第四時間τ 3，該箝制信號CLAMP由一 HIGH狀態偏移到一 LOW狀態。 在此狀態下，於該第四時間T 3，如果該第一及第二時脈 信號CLK1及CLK2被偏移到一 LOW狀態，而該反衝信號KICK -由一 LOW狀態偏移到一 HIGH狀態’該第一〜第三預充電單 元311〜331並不由該第一時政信號CLK1驅動，而該第十及第 十一 PMOS電晶體p 1〇及ρ η由該第二時脈信號CLK2開啟。 因此’在該第九節點Q 9的第一電位ς V Γ由對應於該反衝 信號KICK的一電位所增加。舉例而言，假設該反衝信號 _ -21 - 本紙張尺度適用中國國家標琢(CNS) A4規格(210 X 297公釐) * ' 541528 A7B7 五、發明説明（19 ) KICK的電位為相同於該供應電壓Vcc^々ς Vcc’，該第一電位 ‘ V 1’增加為’2Vcc’。然後，在該第十節點Q 1〇上的該第二電 位ς V2’增加為’3Vcc-Vclamp’，因為該第一電位ς V 1，經由該第 二時脈信號CLK2所開啟的第十PMOS電晶體P 10來傳送。同 時，在該第十二節點Q 12上的第三電位‘ V 3,增加為ύ 4Vcc-2Vclamp’，因為該第二電位12’經由該第二時脈信號CLK2所 開啟的該第十一 PMOS電晶體P 11來傳送。因此，輸出到該 最終字元線靴帶式電路中的輸出終端的增壓電壓Vboot增加 為 ‘ 4Vcc- 2Vclamp’。 如上所述，該增壓電壓Vboot係輸出到該增壓電壓產生器 中的輸出終端，其可由公式2表示。 [公式2]

Vboot = a (V2-Vclamp) + Vcc =a {a (Vl-Vclamp)+Vcc-Vclamp}+Vcc

Vcc+Vcc)- a Vclamp4- a Vcc- a Vclamp+Vcc =(a3+a 2+ a+l)Vcc-( a2+a )Vclamp 其中‘ a ’為在個別階段中電容的耦合比。 如果構成個別階段的電容耦合比例‘ a，為“ 1”，根據公式 2 ’該增壓電壓Vboot4 ‘ 4Vcc- 2Vdamp，。換言之，如果使用該 -高電位供應電壓HVcc，該第十“及第十三節點q丨丨及q 13被 預充電到該箝制電壓Vdamp，因為該箝制信號CLAMP維持— HIGH狀怨。因此，所輸出的該增壓電壓vb〇〇t相較於先前技 藝可降低為‘ 2Vclamp’。因此，輸出到該增壓電壓產生器單 元300的輸出終端的增壓電壓量Vboot可以藉由控制該箝制電 ____-22- 本紙張尺度適用中國國家榡準(CNS) A4規格(21〇x297公釐）

裝

541528 A7 B7 五 發明説明（20 壓Vclamp來適當地調整。 比較本發明的靴帶式電路與該習用靴帶式電路之間的特 性，其將在以下參考圖10及圖11來說明。圖10及圖11所示為 根據供應電壓Vcc的變化，在一低溫COLD，一室溫ROOM及 一高溫HOT之下該增壓電壓Vboot中特性的變化。圖10所示 為習用靴帶式電路的特性，而圖11所示為靴帶式電路的特 性。 現在請參考圖10，其可看出習用靴帶式電路輸出到該輸 出終端的增塵電壓Vboot位準，當該供應電壓Vcc由1.6 V增加 到2.1 V時，由4.5 V變化到6 V。換言之，如果該習用靴帶式 電路施加1.6 V的供應電壓Vcc，該4.5V的增壓電壓Vboot被輸 出到該輸出終端。如果該習用勒:帶式電路施加2.1 V的增壓 電壓Vboot，該6 V的增壓電壓Vboot即輸出到該輸出終端。 因此，雖然一通用字元線電壓的目標規格必須在1 V内擺 盪，在習用靴帶式電路中該增壓電壓Vboot的擺盪範圍約為 1.5 V，其超過了該字元線電壓的目標規格範圍。因此，該 習用靴帶式電路之問題不僅是該字元線電壓的限度無法確 保，但該目標規格範圍也不能確保。 相反地，由圖11可以看出，本發明的勒:帶式電路輸出到 該輸出終端的增壓電壓Vboot位準，當該供應電壓Vcc由1.6 V 增加到2.1 V時，由4.5 V變化到5.1 V。因此，其可看出在本 發明的靴帶式電路中增壓電壓Vboot的擺盪範圍約為0.6 V， 其進一步小於該習用靴帶式電路中該增壓電壓Vboot的擺盪 範圍。此係因為當施加於本發明的靴帶式電路之供應電壓 -23- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 玎

•線 541528 A7 B7 五 發明説明（

Vcc增加到1.8 V時（即當該供應電壓Vcc增加到高電位供應電 壓HVcc時），例如公式2的增壓電壓Vboot的電壓被下降為 4 2Vclamp’，當該箝制信號CLAMP由該供應電壓位準偵測單 元所產生時。因此，本發明的靴帶式電路可得到的結果 是，該增壓電壓Vboot的變化範圍相較於該靴帶式電路的變 化範圍可改善100%。 裝 同時，如上所述，本發明的靴帶式電路在當施加低電位 供應電壓LVcc及高電位供應電壓HVcc時具有不同的特性。 該特性將參考圖12及圖13來說明，其中一波形4 Ads’代表在 一讀取操作時用以選擇一給定記憶體單元之位址信號，一 波形ς VI’代表該第一階段310的輸出電壓，一波形‘V2’代表 該第二階段320的輸出電壓，而一波形‘ Vboot’代表輸出到該 第三階段330的增壓電壓。

圖12為當一低電位供應電壓LVcc施加於本發明的靴帶式 電路時之模擬結果。當在室溫ROOM下，一低電位供應電 壓LVcc(即1.6 V )被施加於該靴帶式電路，使用該箝制信號 CLAMP做為一輸入的第十及第十二NM0S電晶體N 10及N 12並 未被驅動，所以未造成一籍制運作。因此，其可看出圖12 中的模擬結果代表與習用靴帶式電路相同的驅動特性。 由圖13可看出，該高電位供應電壓HVcc當該高電位供應 電壓HVcc(即2.0 V )被施加於本發明的靴帶式電路中之靴帶 式電路時，由該供應電壓偵測單元所偵測，所以造成一箝 制運作來由標示為Ά ’的電壓符制該增壓電壓Vboot。 如上所述，根據本發明，一鞭帶式電路被建構成僅在一 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -24- 541528 A7 B7 五 發明説明（22 高電位電壓HVcc被箝制，並在一低電位電壓源LVcc下正常 地運作，以容易地控制一字元線增壓電壓，其藉由感應該 高電位電壓源HVcc及該低電位電壓源LVcc。因此，本發明 之優點在於其可穩定地執行一快閃記憶體單元之讀取運 作。

再者，本發明可藉由降低由於在該高供應電壓HVcc下之 高字元線電壓而施加於該單元的一應力來改善一單元保持 特性。 本發明已參考關於一特殊應用之特殊具體實施例來加以 說明。本技藝專業人士在得知本發明的原理之後，將可認 知到在其範圍内額外的修正及應用。 因此，所附的申請專利範圍係要涵蓋本發明範圍内任何 及所有這些應用，修正及具體實施例。

-25- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）

Claims (1)

1. 六、申請專利範圍 1. 一種靴帶式電路，其包含： 一供應電壓位準偵測單元，用以偵測一高電位供應電 壓及使用一參考電壓之電位供應電壓；及 一增壓電壓產生器，用以根據由該供應電壓位準偵測 單元之輸出信號所產生的一箝制信號來控制該增壓電壓 的位準。 2. —種靴帶式電路，其包含： 一供應電壓位準偵測單元，用以偵測一高電位供應電 壓及使用一參考電壓之電位供應電壓；及 一箝制信號產生單元，用以根據該供應電壓位準偵測 單元的一輸出信號來產生一箝制信號；及 一增壓電壓產生器，用以根據該箝制信號來控制該增 壓電壓的位準。 3. 如申請專利範圍第2項之靴帶式電路，其中該參考電壓 產生器包含： 一參考電壓產生單元，用以產生該參考電壓，及 一驅動單元，用以驅動該參考電壓產生單元。 4. 如申請專利範圍第3項之靴帶式電路，其中該參考電壓 產生單元包含： 第一及第二PMOS電晶體並聯連接於該供應電壓源及 一輸出終端之間，並由該驅動單元的輸出信號所驅動； 一第三PMOS電晶體連接於該供應電壓源及該第一及 第二PMOS電晶體之間，並由一接地信號驅動； 一第一 NMOS電晶體連接於該輸出終端與該接地之 -26- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541528 A8 B8 C8 D8 申請專利範圍 間，並由該參考電壓驅動；及 一第二NMOS電晶體連接於該第一 NMOS電晶體與該接 地之間，並由一致能信號驅動。 5. 如申請專利範圍第3項之|化帶式電路，其中該驅動單元 包含： 一第一電容連接於該致能信號源及該第一節點，用以 充電該致能信號； 一第四PMOS電晶體連接於該第一電容及該供應電壓 之間，並由該輸出終端的電位驅動； 一第五PMOS電晶體連接於該供應電壓及該輸出終端 之間，並由該輸出終端的電位驅動； 一第三NMOS電晶體連接於該第四PMOS電晶體及該第 二節點之間，並由該第一節點的電位驅動； 一第四NMOS電晶體連接於該輸出終端及該第二節點 之間，並由該第一節點的電位驅動； 一第一電阻連接於該第四NMOS電晶體與該第二節點 之間；及 一第五NMOS電晶體連接於該第二節點與該接地之 間，並由該致能信號驅動。 6. 如申請專利範圍第2項之靴帶式電路，其中該供應電壓 位準偵測單元包含： 一供應電壓轉換單元，用以轉換該供應電壓； 一比較器，用以比較該供應電壓及該參考電壓；及 一輸出終端，用以輸出該比較器的該輸出信號。 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 玎

   線 六、申請專利範圍 7. 如申請專利範圍第6項之勒:帶式電路，其中該供應電壓 轉換單元由連接於該供應電壓源及該接地之間的第二及 第三電阻形成，或由串聯連接於該供應電壓源及該接地 之間的第一及第二二極體。 8. 如申請專利範圍第7項之靴帶式電路，其中該第一及第 二二極體包含NMOS或PMOS電晶體。 9. 如申請專利範圍第6項之靴帶式電路，其中該比較器包 含一差動放大器。 10. 如申請專利範圍第9項之孰帶式電路，其中該差動放大 器包含： 一第六PMOS電晶體連接於該供應電壓源及該輸出終 端之間，並由該第三節點的該電位所驅動； 一第七PMOS電晶體連接於該供應電壓源及該第三節 點之間，並由該第三節點的該電位所驅動； 一第六NMOS電晶體連接於該輸出終端及該第四節點 之間，並由該供應電壓轉換單元之輸出信號所驅動； 一第七NMOS電晶體連接於該第三節點及該第四節點 之間，並由該參考電壓驅動； 一第四電阻連接於該第四節點及該接地；及 一第八NMOS電晶體連接於該第四電阻與該接地之 間。 11. 如申請專利範圍第6項之靴帶式電路，其中該輸出單元 包含= 一第一反相器，用以反相該比較器的一輸出信號； -28- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 541528 A8 B8 C8 D8 、申請專利範圍 一第二反相器，用以反相該第一反相器的一輸出信 號；及 一第三反相器，用以反相該第二反相器的一輸出信 號。 12. 如申請專利範圍第2項之勒:帶式電路，其中該增壓電壓 產生器包含： 裝 一第一裝置，用以根據一第一時脈信號及一反衝信號 來提高一第一輸出的電位到一第一電位； 一第二裝置，用以根據一第一時脈信號，一第二時脈 .信號，一第三時脈信號及該箝制信號來提高一第二輸出 卽點的電位到一弟二電位，及 一第三裝置，用以根據該第一時脈信號，該第二時脈 信號，該第三時脈信號及該箝制信號來提高一第三輸出 節點的電位到一第三電位。

   13. 如申請專利範圍第12項之孰帶式電路，其中該第一裝置 包含： 一第一預充電單元，其由該第一時脈信號驅動，用以 轉換該供應電壓到該第一輸出節點；及 一第二電容連接於該反衝信號及該第一輸出節點之 間。 _ 14. 如申請專利範圍第12項之靴帶式電路，其中該第二裝置 包含： 一第二預充電單元，其又該第一時脈信號驅動，用以 轉換該供應電壓到該第二輸出節點； -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 六、申請專利範圍 一第八PMOS電晶體連接於該第一輸出節點及該第五 節點之間，並由該第二時脈信號驅動； 一第九NMOS電晶體連接於該第五節點及該接地之 間，並由該第三時脈信號驅動；

   一第一箝制裝置連接於該第五節點及該供應功率終端 之間，並由該箝制信號驅動，用以預充電該第五節點； 及 一第三電容連接於該第五節點及該第二輸出節點之 間。 15·.如申請專利範圍第14項之靴帶式電路，其中該第一及第 二箝制裝置由一 PMOS電晶體或一 NMOS電晶體，或由一 位準偏移電路形成。 16·如申請專利範圍第12項之鞭帶式電路，其中該第三裝置 包含：

   一第三預充電單元，其由該第一時脈信號驅動，用以 轉換該供應電壓到該第三輸出節點； 一第十PMOS電晶體連接於該第二輸出節點及該第六 節點，並由該第二時脈信號驅動； 一第十NMOS電晶體連接於該第六節點及該接地之 間，並由該第三時脈信號驅動-; 一第二箝制裝置連接於該第六節點及該供應功率終端 之間，並由該箝制信號驅動，用以預充電該第六節點； 及 一第四電容連接於該第六節點及該第三輸出節點之 -30- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 541528 A BCD 六、申請專利範圍 間。 17·如申請專利範圍第16項之靴帶式電路，其中該第一及第 二箝制裝置由一 PMOS電晶體或一 NMOS電晶體，或由一 位準偏移電路形成。 18. 如申請專利範圍第2項之勒:帶式電路，其中該箝制信號 產生單元係由一第五時脈信號驅動，其中該第四時脈信 號及該第四時脈信號被延遲一段給定時間，及該供應電 壓位準偵測單元之輸出信號來輸出該箝制信號。 19. 如申請專利範圍第18項之勒：帶式電路，其中該箝制信號 被偏移到一致能狀態，其時間為該供應電壓位準偵測單 元的該輸出信號由一 LOW狀態偏移到HIGH狀態，如果該 第四時脈信號處於一 LOW狀態而該第五時脈信號處於一 HIGH狀態。 20. 如申請專利範圍第19項之靴帶式電路，其中該箝制信號 藉由該弟四時脈信號及該第五時脈信號之差異被保持在 一致能狀態。 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）