JPS61260717A - 半導体昇圧信号発生回路 - Google Patents
半導体昇圧信号発生回路Info
- Publication number
- JPS61260717A JPS61260717A JP60104351A JP10435185A JPS61260717A JP S61260717 A JPS61260717 A JP S61260717A JP 60104351 A JP60104351 A JP 60104351A JP 10435185 A JP10435185 A JP 10435185A JP S61260717 A JPS61260717 A JP S61260717A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- source
- potential
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路、特にＭＯ８形集積回路に
おける昇圧信号発生回路に関するものである。
おける昇圧信号発生回路に関するものである。
従来、この種の回路として第５図に示すものがあった。
図において、φ、は被昇圧信号、１は前記被昇圧信号φ
、の負荷容量で、容量の値ヲ０１とする。φＢは昇圧信
号、２は昇圧容量で、その容量の値を０２とする。
、の負荷容量で、容量の値ヲ０１とする。φＢは昇圧信
号、２は昇圧容量で、その容量の値を０２とする。
第６図は第５図の回路の動作時の各信号φ、。
φＢの波形である。
次に動作について説明する。第６図において、時刻ｔ、
より被昇圧信号φ９が負荷容量１と昇圧容量２の充電を
開始する。時刻ｔ、において、被昇圧信号φ、の電位は
、電源電圧■または電源電圧■よりやや低い電位となる
。時刻ｔ、から昇圧信号φＢが立上り時刻ｔ、の間に昇
圧信号φＢと昇圧容量２の値Ｃ２により被昇圧信号φ、
は、電源電圧７以上に昇圧される。被昇圧信号φ□の最
〔発明が解決しようとする問題点〕 従来の昇圧信号発生回路は以上のように構成されている
ので、高い昇圧電位を得るためにはＣ７の値を太きくし
なければならず、Ｃ７の充電のために消費電力が増大し
、また時間間隔１．−１゜を長くしなければならないな
どの欠点があった。
より被昇圧信号φ９が負荷容量１と昇圧容量２の充電を
開始する。時刻ｔ、において、被昇圧信号φ、の電位は
、電源電圧■または電源電圧■よりやや低い電位となる
。時刻ｔ、から昇圧信号φＢが立上り時刻ｔ、の間に昇
圧信号φＢと昇圧容量２の値Ｃ２により被昇圧信号φ、
は、電源電圧７以上に昇圧される。被昇圧信号φ□の最
〔発明が解決しようとする問題点〕 従来の昇圧信号発生回路は以上のように構成されている
ので、高い昇圧電位を得るためにはＣ７の値を太きくし
なければならず、Ｃ７の充電のために消費電力が増大し
、また時間間隔１．−１゜を長くしなければならないな
どの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、高速、かつ低消費電力で昇圧信
号を発生ずる昇圧回路を提供することを目的としている
。
ためになされたもので、高速、かつ低消費電力で昇圧信
号を発生ずる昇圧回路を提供することを目的としている
。
この発明にかかる半導体昇圧信号発生回路は、第１．第
２のＭＯＳトランジスタ、答量、充−装置からなるプー
トストラップ回路と、第３．第４のＭＯＳトランジスタ
からなるダイナミックインバータ回路と、昇圧電位発生
回路と、ソースが引圧信号源となる第５のＭＯＳ）ラン
ジスクとで構成されたものである。
２のＭＯＳトランジスタ、答量、充−装置からなるプー
トストラップ回路と、第３．第４のＭＯＳトランジスタ
からなるダイナミックインバータ回路と、昇圧電位発生
回路と、ソースが引圧信号源となる第５のＭＯＳ）ラン
ジスクとで構成されたものである。
この発明においては、充電装置からの充？ｌｉ を流に
よって第５のＭＯＳトランジスタがＯＮＬ、これにより
昇圧信号源である第５のＭＯＳトランジスタのソースの
電位が上り、さらに、ダイナミックインバータ回路が動
作し、これによりプートストラップ回路が動作し、その
出力を高圧にして第５のＭＯＳトランジスタのＯＮ抵抗
を減少させ、昇圧電位発生回路の出力電圧に近（・値の
被昇圧信号を出力させる、 〔実施例〕 第１図はこの３と明の一実施例を示すもので、１は負荷
容量、１１〜１５は第１〜第５のＭＯＳトランジスタ（
以下単にＭＯＳトランジスタという）、１６会ニブ−ト
ストラップ８墓、１７はＭ＝己ズブ−トストラップ容量
１６充電装置、１８は昇圧電位発生装置で、出力電圧は
■、である。１９は前記ＭＯ８トランジスタ１３のソー
スとＭＯＳトランジスタ１４のドレインおよびＭＯＳト
ランジスタ１２のゲートとｔ連結する配線、２０は前記
ＭＯＳ トランジスタ１１のソースとＭＯＳ トランジ
スタ１２のドレインとブートストラップ容量１６の一電
極を連結する配線、２１は前記ＭＯ８トランジスタ１１
のゲートとブートストラップ容量１６の他電極とＭＯＳ
トランジスタ１５のゲートと充電装置１７を連結する配
線である。またＭＯＳトランジスタ１３．１１のドレイ
ンは電源■に接続されており、ＭＯＳトランジスタ１４
．１２のソースはＧＮＤに接続されており、ＭＯＳ）ラ
ンラスタ１５０ド／インは昇圧電位発生装置１８Ｋ、同
じくそのソースは負荷容量１の一電極とＭＯＳトランジ
スタ１４のゲートに接続されている。φ。
よって第５のＭＯＳトランジスタがＯＮＬ、これにより
昇圧信号源である第５のＭＯＳトランジスタのソースの
電位が上り、さらに、ダイナミックインバータ回路が動
作し、これによりプートストラップ回路が動作し、その
出力を高圧にして第５のＭＯＳトランジスタのＯＮ抵抗
を減少させ、昇圧電位発生回路の出力電圧に近（・値の
被昇圧信号を出力させる、 〔実施例〕 第１図はこの３と明の一実施例を示すもので、１は負荷
容量、１１〜１５は第１〜第５のＭＯＳトランジスタ（
以下単にＭＯＳトランジスタという）、１６会ニブ−ト
ストラップ８墓、１７はＭ＝己ズブ−トストラップ容量
１６充電装置、１８は昇圧電位発生装置で、出力電圧は
■、である。１９は前記ＭＯ８トランジスタ１３のソー
スとＭＯＳトランジスタ１４のドレインおよびＭＯＳト
ランジスタ１２のゲートとｔ連結する配線、２０は前記
ＭＯＳ トランジスタ１１のソースとＭＯＳ トランジ
スタ１２のドレインとブートストラップ容量１６の一電
極を連結する配線、２１は前記ＭＯ８トランジスタ１１
のゲートとブートストラップ容量１６の他電極とＭＯＳ
トランジスタ１５のゲートと充電装置１７を連結する配
線である。またＭＯＳトランジスタ１３．１１のドレイ
ンは電源■に接続されており、ＭＯＳトランジスタ１４
．１２のソースはＧＮＤに接続されており、ＭＯＳ）ラ
ンラスタ１５０ド／インは昇圧電位発生装置１８Ｋ、同
じくそのソースは負荷容量１の一電極とＭＯＳトランジ
スタ１４のゲートに接続されている。φ。
は被昇圧信号、φ０はプリチャージ信号で、ＭＯＳトラ
ンジスタ１３のゲートに接続されている。
ンジスタ１３のゲートに接続されている。
なお、Ｉはプートストラップ回路、■はダイナミックイ
ンバータ回路を示す。
ンバータ回路を示す。
第２図は第１図の実施例の動作時の要部の波形図である
。
。
第３図は第１図中の充電装置１７の一実施例を示すもの
である。図中、２２はＭＯＳトランジスタであり、ゲー
トが電源Ｖに接続されており、ドレインから信号φＸが
与えられ、ソースは第１図中の配線２１に接続される。
である。図中、２２はＭＯＳトランジスタであり、ゲー
トが電源Ｖに接続されており、ドレインから信号φＸが
与えられ、ソースは第１図中の配線２１に接続される。
第４図は第１図中の昇圧電位発生装置１８の一実施例を
示すものであり、リングオシンータ２３、チャージポン
プキャパシタ２４、ＭＯＳ）ランラスタ２５．２６．電
位蓄積用容量２７からなり、チャージポンプキャパシタ
２４の一電極はリングオンンータ２３の出力に接続され
、他電極はトランジスタ２５のソース・トランジスタ２
６のドレインおよびゲートに接続され、トランジスタ２
５０ドレインおよびゲートは電源Ｖに接続され、電位蓄
積用容量２７の一電極がトランジスタ２６のソースに接
続され、他電極は接地されている。
示すものであり、リングオシンータ２３、チャージポン
プキャパシタ２４、ＭＯＳ）ランラスタ２５．２６．電
位蓄積用容量２７からなり、チャージポンプキャパシタ
２４の一電極はリングオンンータ２３の出力に接続され
、他電極はトランジスタ２５のソース・トランジスタ２
６のドレインおよびゲートに接続され、トランジスタ２
５０ドレインおよびゲートは電源Ｖに接続され、電位蓄
積用容量２７の一電極がトランジスタ２６のソースに接
続され、他電極は接地されている。
なお、第３図、第４図は公仰の回路であるので、その動
作の説明は省略する。
作の説明は省略する。
次に第１図の実施例の動作について第２図を参照して説
明する。第２図において、時刻Ｔ１ までに配線１９の
プリチャージは完了している。時刻Ｔ、において、充電
装置１７からの充電電流により配線２１０電位が上がる
。
明する。第２図において、時刻Ｔ１ までに配線１９の
プリチャージは完了している。時刻Ｔ、において、充電
装置１７からの充電電流により配線２１０電位が上がる
。
これによりＭＯＳトランジスタ１５がＯＮＬ、被昇圧信
号φ６の電位が上がる。時刻Ｔ３において、被昇圧信号
φ□の電位がしきい値電圧ＶＴ１１以上となり、ＭＯＳ
トランジスタ１４ＹＯＮさせ、配線１９の放電が始まる
。時刻Ｔ４において、ＭＯＳトランジスタ１１．１２か
らなるフートストラップ回路１が動作に′開始し、配線
２１０１粍位ｗＴｌ圧■以上の高電圧Ｖ′に上げ、ＭＯ
Ｓトランジスタ１５のＯＮ抵抗を著しく減少させる。最
終的に時刻Ｔ。
号φ６の電位が上がる。時刻Ｔ３において、被昇圧信号
φ□の電位がしきい値電圧ＶＴ１１以上となり、ＭＯＳ
トランジスタ１４ＹＯＮさせ、配線１９の放電が始まる
。時刻Ｔ４において、ＭＯＳトランジスタ１１．１２か
らなるフートストラップ回路１が動作に′開始し、配線
２１０１粍位ｗＴｌ圧■以上の高電圧Ｖ′に上げ、ＭＯ
Ｓトランジスタ１５のＯＮ抵抗を著しく減少させる。最
終的に時刻Ｔ。
Ｋおけろ配ｌＩＩ！２１の電位をＶ′とすると、Ｖ’）
Ｖ、＋ＶＴＩＩのとき、被昇圧信号φ、の電位は昇圧電
位発生装置１８の出力電圧ｖｐに等しく、ｖ’りｖ、＋
Ｖ丁ｎのとき、被昇圧信号φ□の電位はＶ′−ｖＴＨに
等しい。
Ｖ、＋ＶＴＩＩのとき、被昇圧信号φ、の電位は昇圧電
位発生装置１８の出力電圧ｖｐに等しく、ｖ’りｖ、＋
Ｖ丁ｎのとき、被昇圧信号φ□の電位はＶ′−ｖＴＨに
等しい。
この発明は以上説明したとおり、ブートストラップ回路
の出力Ｚ第５のトランジスタのゲートに加え、このＯＮ
抵抗を減少させて、昇圧電位発生装置の出力を負荷容量
に与えるようＫしたので、高速、かつ低消費電力で昇圧
信号が祷られる利点がある。
の出力Ｚ第５のトランジスタのゲートに加え、このＯＮ
抵抗を減少させて、昇圧電位発生装置の出力を負荷容量
に与えるようＫしたので、高速、かつ低消費電力で昇圧
信号が祷られる利点がある。
第１図はこの発明による一実施例〉示す回路図、第２図
は第１図の実施例の回路動作を説明するための要部の波
形図、第３図は第１図の実施例中の充電装置の一実施例
を示す回路図、第４図は同じく昇圧電位発生装置の一実
施例を示す回路図、第５図は従来の昇圧信号発生回路を
示す図、第６図は第５図の回路動作を説明するための波
形図である。 図中、１１〜１５はＭＯＳトランジスタ、１６はゲート
ストラップ容量、１７は充電装置、１８は昇圧電位発生
装置、１９．２０．２１は配線である。 δ ♀ ｚ Ｆａ ６ 第３図 ２１へ 第４図 ■ 第５図 ψＢ 第６図 ｔ２ｔ３ 手続補正書（自発） ６０１′）２５ 昭和 年 月 日
は第１図の実施例の回路動作を説明するための要部の波
形図、第３図は第１図の実施例中の充電装置の一実施例
を示す回路図、第４図は同じく昇圧電位発生装置の一実
施例を示す回路図、第５図は従来の昇圧信号発生回路を
示す図、第６図は第５図の回路動作を説明するための波
形図である。 図中、１１〜１５はＭＯＳトランジスタ、１６はゲート
ストラップ容量、１７は充電装置、１８は昇圧電位発生
装置、１９．２０．２１は配線である。 δ ♀ ｚ Ｆａ ６ 第３図 ２１へ 第４図 ■ 第５図 ψＢ 第６図 ｔ２ｔ３ 手続補正書（自発） ６０１′）２５ 昭和 年 月 日
Claims (1)
- ドレインが電源に接続されゲートとソースの間にゲート
容量より十分大きな容量が接続された第１のＭＯＳトラ
ンジスタ、ドレインが前記第１のＭＯＳトランジスタの
ソースに接続され、ソースが接地された第２のＭＯＳト
ランジスタおよび前記第１のＭＯＳトランジスタのゲー
トを充電する充電装置からなるブートストラップ回路と
；ドレインが電源に接続され、ゲートにプリチヤージ信
号が加わる第３のＭＯＳトランジスタ、ドレインが前記
第３のＭＯＳトランジスタのソースおよび第２のＭＯＳ
トランジスタのゲートに接続され、ソースが接地された
第４のＭＯＳトランジスタからなるダイナミックインバ
ータ回路と；昇圧電位発生装置と；ドレインを前記昇圧
電位発生装置から出力される昇圧出力に接続され、ゲー
トを前記第１のＭＯＳトランジスタのゲートに接続され
、ソースを前記第４のＭＯＳトランジスタのゲートに接
続された第５のＭＯＳトランジスタと；からなり、前記
第５のＭＯＳトランジスタのソースを昇圧信号源とした
ことを特徴とする半導体昇圧信号発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104351A JPS61260717A (ja) | 1985-05-14 | 1985-05-14 | 半導体昇圧信号発生回路 |
| KR1019860001325A KR900005230B1 (ko) | 1985-05-14 | 1986-02-25 | 반도체 승압 신호 발생회로 |
| US06/849,249 US4731552A (en) | 1985-05-14 | 1986-04-08 | Boost signal generator with bootstrap means |
| GB8610110A GB2175162B (en) | 1985-05-14 | 1986-04-25 | Boost signal generator |
| DE19863614421 DE3614421A1 (de) | 1985-05-14 | 1986-04-29 | Halbleiterverstaerkungssignalgeneratorschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60104351A JPS61260717A (ja) | 1985-05-14 | 1985-05-14 | 半導体昇圧信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61260717A true JPS61260717A (ja) | 1986-11-18 |
| JPH0324092B2 JPH0324092B2 (ja) | 1991-04-02 |
Family
ID=14378456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60104351A Granted JPS61260717A (ja) | 1985-05-14 | 1985-05-14 | 半導体昇圧信号発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4731552A (ja) |
| JP (1) | JPS61260717A (ja) |
| KR (1) | KR900005230B1 (ja) |
| DE (1) | DE3614421A1 (ja) |
| GB (1) | GB2175162B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06187788A (ja) * | 1992-12-17 | 1994-07-08 | Mitsubishi Electric Corp | 昇圧回路 |
| KR100973137B1 (ko) | 2003-04-29 | 2010-07-29 | 매그나칩 반도체 유한회사 | 부트스트랩회로 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4906056A (en) * | 1987-04-14 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | High speed booster circuit |
| JPH0748310B2 (ja) * | 1987-04-24 | 1995-05-24 | 株式会社東芝 | 半導体集積回路 |
| JP2652694B2 (ja) * | 1988-12-28 | 1997-09-10 | 三菱電機株式会社 | 昇圧回路 |
| IT1251097B (it) * | 1991-07-24 | 1995-05-04 | St Microelectronics Srl | Circuito di bootstrap per il pilotaggio di un transistore mos di potenza in configurazione high side driver. |
| US5255224A (en) * | 1991-12-18 | 1993-10-19 | International Business Machines Corporation | Boosted drive system for master/local word line memory architecture |
| JPH05174591A (ja) * | 1991-12-25 | 1993-07-13 | Sharp Corp | チャージポンプ回路 |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| JP3184065B2 (ja) * | 1994-07-25 | 2001-07-09 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
| US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
| KR100434308B1 (ko) * | 1998-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 프리-차지기능을갖는배전압정류기 |
| KR100507701B1 (ko) | 2001-12-06 | 2005-08-09 | 주식회사 하이닉스반도체 | 부스트랩 회로 |
| US6825699B2 (en) | 2003-01-31 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit |
| TWI474597B (zh) * | 2006-05-31 | 2015-02-21 | Intersil Americas LLC | 用於轉移電荷的裝置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129570A (en) * | 1980-03-14 | 1981-10-09 | Mitsubishi Electric Corp | Booster circuit |
| US4401904A (en) * | 1980-03-24 | 1983-08-30 | Texas Instruments Incorporated | Delay circuit used in semiconductor memory device |
| JPS601712B2 (ja) * | 1980-12-04 | 1985-01-17 | 株式会社東芝 | 半導体記憶装置 |
| JPS58122692A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 能動昇圧回路 |
| JPS58184821A (ja) * | 1982-03-31 | 1983-10-28 | Fujitsu Ltd | 昇圧回路 |
| JPS6052112A (ja) * | 1983-08-31 | 1985-03-25 | Toshiba Corp | 論理回路 |
-
1985
- 1985-05-14 JP JP60104351A patent/JPS61260717A/ja active Granted
-
1986
- 1986-02-25 KR KR1019860001325A patent/KR900005230B1/ko not_active IP Right Cessation
- 1986-04-08 US US06/849,249 patent/US4731552A/en not_active Expired - Fee Related
- 1986-04-25 GB GB8610110A patent/GB2175162B/en not_active Expired
- 1986-04-29 DE DE19863614421 patent/DE3614421A1/de active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06187788A (ja) * | 1992-12-17 | 1994-07-08 | Mitsubishi Electric Corp | 昇圧回路 |
| KR100973137B1 (ko) | 2003-04-29 | 2010-07-29 | 매그나칩 반도체 유한회사 | 부트스트랩회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2175162B (en) | 1989-04-12 |
| GB8610110D0 (en) | 1986-05-29 |
| GB2175162A (en) | 1986-11-19 |
| KR900005230B1 (ko) | 1990-07-21 |
| DE3614421A1 (de) | 1986-11-20 |
| JPH0324092B2 (ja) | 1991-04-02 |
| DE3614421C2 (ja) | 1991-07-25 |
| US4731552A (en) | 1988-03-15 |
| KR860009423A (ko) | 1986-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755047B2 (ja) | 昇圧電位発生回路 | |
| JPS61260717A (ja) | 半導体昇圧信号発生回路 | |
| JPS6412412B2 (ja) | ||
| US4906056A (en) | High speed booster circuit | |
| KR0128512B1 (ko) | 승압회로 | |
| JPS6118415B2 (ja) | ||
| WO1996008070A1 (fr) | Circuit de preamplification | |
| JPH0748310B2 (ja) | 半導体集積回路 | |
| JP4306821B2 (ja) | 半導体記憶装置 | |
| KR0149224B1 (ko) | 반도체 집적장치의 내부전압 승압회로 | |
| JPH0245275B2 (ja) | ||
| JP3190940B2 (ja) | 昇圧回路 | |
| JPH0430207B2 (ja) | ||
| JPS59169B2 (ja) | フリップフロップ回路 | |
| JPS63257325A (ja) | 昇圧信号発生回路 | |
| TW494630B (en) | Semiconductor circuit including output buffer circuit and drive circuit for driving output buffer circuit | |
| JP2868860B2 (ja) | 昇圧出力回路 | |
| JPS6346613B2 (ja) | ||
| KR930003253B1 (ko) | 워드선 구동신호 발생회로 | |
| JP3303761B2 (ja) | 昇圧回路 | |
| KR100434308B1 (ko) | 프리-차지기능을갖는배전압정류기 | |
| JPS63314893A (ja) | 高速昇圧回路 | |
| JPS6141075B2 (ja) | ||
| JPS62220027A (ja) | 半導体昇圧信号発生回路 | |
| JPH0775466B2 (ja) | 半導体昇圧回路 |