TW503575B - Semiconductor device having passive elements and method of making same - Google Patents

Semiconductor device having passive elements and method of making same Download PDF

Info

Publication number
TW503575B
TW503575B TW090120390A TW90120390A TW503575B TW 503575 B TW503575 B TW 503575B TW 090120390 A TW090120390 A TW 090120390A TW 90120390 A TW90120390 A TW 90120390A TW 503575 B TW503575 B TW 503575B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
resistor
metal layer
forming
Prior art date
Application number
TW090120390A
Other languages
English (en)
Inventor
Peter Zurcher
Melvy Freeland Miller Iii
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW503575B publication Critical patent/TW503575B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

503575 A7 B7 五、發明説明（i ) 本發明已於2000年8月21日向美國政府申請專利並編列 為申請號為〇9/642,680。 本發明係有關於一種半導體裝置及形成該半導體裝置的 製造方法，尤指是包含至少一種被動元件且適合用在無線 通訊系統内的一種半導體裝置。 從半導體裝置製造技術的觀點來看，許多電子裝置遭遇 到設計及功能的限制。舉例來說，無線通訊系統—般僅包 ^非常少的半導體晶片，但是有數百個被動元件。由於持 續在109Hz級數或更高的頻率努力去提高元件的外形尺寸及 降低功率去增加性能及功能性。因此，業界非常希望將被 動元件整合至分開的晶片或是模組之内，然後置於主動基 板之上。 一些將電容及電阻設計在晶片内的技術的技術已經存 在 些例子包括double-P〇ly，gate-oxide或是接合面 電容或是diffused sUle〇n或是p〇ly smc〇n電阻。許多的 應用已經從這些技術而提高性能獲得利益，舉例來說，在 某些區域可降低寄生電容而增加性能，增進電壓的線性 度，降低電極争聯電阻或降低1/f雜訊，我們希望將這些具 更好性能的裝置整合至一主動基板的後段（backend)之内， 迄今使用目前存在的技術還無法達成。 圖式簡單說明 圖1所示為一根據本發明製造的較佳半導體裝置；及 圖2所示為一根據本發明製造的電容及電阻元件。 發明之詳細說明 本紙張尺度適用中國國家標準(CNsTa4規格(210X 297公釐/1 503575 A7 B7 五、發明説明（2 ) 明參考圖1，其是由半導體被動元件如金屬·絕緣體_金屬 架構的電容器或是薄膜電阻所組合的例子，由圖丨所示的較 佳實施例，本發明將一金屬-絕緣體_金屬架構的電容器及至 少一個薄膜電阻的組舍納入至一裝置内，圖i亦例示包含2 個薄膜電阻的情況。在另外的實施例中，我們預期能將金 屬-絕緣體·金屬電容（或是另一個被動元件）省略，或是置入 另一分開的裝置之中，然後與由根據本發明的方法所製造 的一個或是複數個電阻元件做電性連接。 總括來說，本發明裝置的特徵係包含一金屬層，該金屬 層是沈積在一介電質層（絕緣層）内的渠溝内，然後經過處理 去移除過剩的材料讓金屬層曝露的表面與介電層的第一表 面位於同一平面上，金屬層材料可以是銀，金，銅，鋁或 是他們之間的混合物，但是銅為較佳的金屬，所以，更明 確的說’本發明裝置其特徵係至少包含一個形成在一材料 層中的銅鑲嵌金屬層，在本較佳實施例之中，電容的電極 是由一單鑲嵌銅層所形成，而該鋼金屬層就成為一個或更 多的電容、電阻或是他們之間的組合的端點。無論如何， 熟悉該技藝的人可認知到一單數被動元件可以在複數個金 屬鑲嵌層之上來形成，一單數被動元件也可以在一單數鑲 嵌層上來形成，或一個或是多個被動元件可以在多層鑲嵌 層來形成。 進一步來說，圖1描述一個包含一適當的半導體基板1〇的 裝置，連接基板10為一第一絕緣介電層12，在該介電層12 内設置一渠溝15，在渠溝15的底部表面，透過一通遒14其 本紙張尺度a4規格(21〇X297公董） 内的導電材料可將基板10與填充渠溝15内的金屬層16電連 接（較佳的選擇為鑲嵌金屬層，更佳的選擇為一鑲嵌銅層）。 圖1顯不，其中有一具可選擇性的阻障介電質層18形成在金 屬層16之上，在一些或是所有的金屬層16該介電質層丨^是 可以省略的。舉例來說，圖i顯示在阻障介電質層1 $的一個 窗口曝露出一部分的金屬層16，因此可在金屬層16及一第 一或是底部電容極層2〇之間提供直接的接觸，在此處金屬 層1 6顯不為連續的但是也可以被切成多數個部分，請注意 複數個電容器是可以設置在單一的金屬層16上。 電容電極層20至少在其長度的一部分是夾在金屬層16及 私备介電質層22之中，一第二或是頂部電容電極層24與 電容介電層22的至少一部分相毗連，第二電容電極層24視 需要可在其表面的一部分包含一蝕刻截止層26，這些由電 谷包極層20 ,電容介電質層22，電容電極層24及非強制選 擇的蝕刻截止層26的組合界定了本發明一電容元件的結 構。 一第一電阻28(較佳的為一薄膜電阻）可由一適當的材料 來形成，較佳的是使用在第一電容電極層2〇所使用相同的 材料（在實施例之中是使用金屬_絕緣體_金屬結構的電容器） 來形成。如此，電阻28及第一電容電極層2()是由相同的材 料來構成’第一電阻28是與第一絕緣電質層12相毗連，經 由直接接觸或是由可選擇的阻障介電質層18旁的一部分表 面分開，可經由通道40及在其上面的金屬層44連接電阻 2 8，請注意當金屬層1 6是連續的情況僅需要一個通道丨4， -6- 本紙银尺度適财® ®轉準(CNS) A4規格(210X297公釐） 503575 A7 B7
視需要，一個或多個介電質層可置放於第一電阻28之上， 舉例來說，在圖1顯示，一層間介電層3〇作為一覆蓋層 (blanket layer)置於電容器之金屬層2〇及24上，且當選用 之蝕刻停止層2 6使用時置於蝕刻停止層2 6上。 在圖1顯示，——個非強制可選擇的第二電阻3 2與層階間介 電層3 0的表面直接接觸，該第二電阻可置於裝置内其他地 方而與其他層接觸’舉例來說，第二電阻可置於與第一電 阻直接接觸的金屬層直接接觸，另外的層階間介電層34置 於層階間介電層30之上覆蓋著非強制必須要選擇的第二電 阻32 ’這部分在圖1有顯示出。在前面已有提到，如有利於 單一介電層則層階間介電層30或34其中之一可省略，電阻 28及32可由不同的材料所形成，當然他們的阻抗可能不同。 由第二層階間介電層34及其他的層（如果有的話）分隔的 金屬層是由複數個的通道來提供接觸路徑。舉例來說，通 道36内的材料可從一金屬層44電連接至金屬層16，一或多 個通道38内的材料可從金屬層44電連接至電容電極層24， 複數個通道40内的材料可從金屬層44電連接至第一電阻 28。同樣的，複數個通道42内的材料可將金屬層44電連接 至第二電阻32。視需要，一個或是額外的層，例如層46可 以置於金屬層44之上，在圖1所顯示的實施例插述通道38， 40，42在靠近金屬層44的表面接觸到被動元件，廣了解通 道36，38及40通過層階間介電層30及34，而通道42僅通 過層階間介電層34。 熟悉此技藝者當可知任何適當的材料都可以去製造被動 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
503575 A7 B7 五、發明説明（ 元件，介電材料對電容而言是較佳的選擇，介電層材料可 從氧化物或是氮化物之中選擇，例如Ta2〇5，S]：Ti〇3，
Zr〇2 ’ ZrSi〇4 ’ Hf02 ’ HfSi04 ’ Ti〇2，Si3N4 或是他們 之間的混合物及這些材料每一個的理想配比的差異；對電 阻及電容電極層較佳的材料包括，例如，TaN，TaAIN， TiN ’ CrNi，WN，CrSi或是他們的混合物，這些材料的 理想配比的差異性也需要考慮的。 我們希望，在至少有一個被動元件的半導體裝置，金屬 層1 6延伸超過該元件的尾端或是相對於該元件的尾端做侧 面偏移’舉例來說，金屬層1 6侧面延伸超過第一電容電極 層20,第一電容介電層22,及第二電容電極層24，在此情 沉之下，對第一電容電極層2〇可直接從金屬層44經由通道 36及金屬層16達到電連接’或者，對於電阻28及32，可直 接經由通道40及42接至第一電阻的表面造成層和層之間的 連接。 在圖1所顯示的裝置，以下將描述半導體基板1〇上的被動 裝置的製程。先對沈積在基板10上的第一絕緣介電層12圖 案化’然後去钱刻去形成為了要接受被動裝置的金屬層i 6 的渠溝15及通遒14，接著將一低阻抗或是高傳導物質沈積 至渠溝1 5及通道1 4之内，之後將多餘的材料移除以致相對 於第一絕緣介電層12的曝露表面，其金屬層16的曝露表面 是連續的，較佳的是二者位在同一平面上，任何移除材料 的適當技術都可以使用，例如化學機械研磨法的技術。 視需要，如果要使用阻障介電層1 8，將其沈積在絕緣介 本紙張尺度咖中國國家標準(CNS) A4規格(210X297公I) 裝 訂
線 -8 503575 A7 __ B7 五T發明説明（6 ) ^~ 電層1 2及金屬層i 6之上，然後穿過它蝕刻一開口，至少曝 露出由圖1所描述的電容金屬層16的一部分，藉由將材料沈 積在阻障介電層18上（如果使用的話，如果不使用此介電 層，則將物質沈積在第一絕緣介電層12及金屬層16上）如此 可在金屬層上建立-被動元件，然後再進行圖案化及蚀刻 製程。圖案化及蝕刻過程或是一化學機械拋光過程定義了 電容電極20及電阻28。 視需要，使用一或是多道沈積、圖案化及蝕刻製程去定 義更多的元件或是被動元件層，其中包含了電容介電層U 及金屬層24(如圖2所示的實施例中的電容）。熟悉該技藝者 應了解一些不同的技術可以去形成更多的層階，在一或是 多迢圖案化及蝕刻過程之後可使用覆蓋沈積技術，在其中 一實施例之中，在蝕刻之前，一非強制必須要選擇的第二 阻障或是蝕刻截止層26是沈積在金屬層24之上。 為了芫成由圖1所示的電容最後的架構，至少要使用一道 光罩製程（伴隨著蝕刻），請注意假如使用非強制性的阻障層 18，然後一非強制性的光罩製程界定了曝露金屬層“的一 個冒口，第一光罩製程定義了第二電容電極層24及使用與 第二電容電極層相同材料的非強制必須要選擇的第二電 阻；如果要使用電容及電阻的組合，則第二光罩製程定義 第一電容電極層20及第一電阻28，•熟悉技藝者應了解使用 上面所描述的蝕刻程序，在被動元件上留下至少一薄層介 包材料幫助去控制在被動元件上蝕刻物的侵襲是可能的（尤 其疋在通道蝕刻過程），或者是，如果我們直接蝕刻穿過被 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 動元件，則該薄層介電材料是可以避免使用的。 在一個或多個被動元件形成後，如有必要，更多的材料 層可形成在每一被動元件之上。舉例來說，第一及第二層 階間介電層30及34是可以沈積其上的（覆蓋式沈積），如果 一第二電阻32形成後，則可以在第二層階間介電層34沈積 之前先行使沈積製程，然後使用一適當的光罩及蝕刻程序 去界定第二電阻32。 使用任何的適當技術去產生通道（蝕刻製程為一較佳的材 料移除技術），然後再沈積一傳導材料；可使用適當的技術 去形成金屬層間的連接，這些技術包括用以形成金屬層16 的製程，應了解金屬層44不一定要用鑲嵌法來形成，也可 以用其他任何適當的方式來完成，更多的層階或是元件（在 圖中顯示為層46)可以在介電層34及金屬層44上形成，加上 我們希望的適當的電連接通道（此部分圖中未顯示）。 以上的方法廣fV之係包括提供一或是多種材料及將該材 料圖案化去形成某種裝置具某種功能的元件層複數個步 騾，圖案化可能使用任何傳統化的步騾，包含將材料沈積 或是形成的步騾及材料移除的步騾。這些步騾典型的來說 包括工作層表面曝露的光阻應用，首先用光微影過程發展 出光阻，移去由光阻選擇的部分，我們可以得到在工作層 曝露表面所預先決定的圖案，然後對該表面進行蝕刻，將 在表面上或其下的材料移除，光阻仍舊連接在工作件上當 做一保護層，該保護層可防止用以移除材料的蝕刻物去接 觸工作件下面的材料。 503575 A7 B7 五、發明説明（ 圖2亦用來說明如金屬-絕緣體-金屬電容及薄膜電阻等半 導體被動元件的組合，請注意在該圖中對相同元件使用相 同的參考號碼，一絕緣介電層12是形成在半導體基板10之 上，然後對該介電層的一部分進行蝕刻定義出一渠溝1 5， 對渠溝1 5底部表面進行蝕刻得到從絕緣介電層1 2至半導體 基板10的一通道14，將渠溝15及通道14填充一導電的金屬 層1 6，如此可在基板1 0及金屬層1 6之間達到電連接。 一底部電容電極層20是形成至少在一部分的金屬層16之 上，一電阻28是由形成底部電容電極層20使用相同材料所 形成，電阻28是形成在絕緣介電層12之上及可能與金屬層 16相接，一介電層22是沈積在底部電容電極層20及電阻28 之上，同時可用做電容的介電層；一頂部電容電極層24與 至少一部分的電容介電層22相毗連，頂部電容電極層24視 需要可以包含一至少覆蓋在其部分表面之上的蝕刻截止層 26，這些由電容電極層20，電容介電層22，及電容電極層 24，及非強制可以加以選擇的蝕刻截止層26(如果使用的 話），定義出電容元件的結構，此部分在實施例中有所顯 示。 一介電層34覆蓋電容及電阻28、23，電阻28及23的接頭 可由金屬層44填入在介電層34内分別形成的通道40及42之 内從上面相連接；電阻2 8視情況需要可以經由金屬層1 6及 已由金屬填充的通道1 4從下面相接，請注意在此具體實施 例中，電阻2 8及2 3可以由具不同的電阻值的材料來形成， 請更進一步注意用做形成電容電極層24所使用的材料是與
=........IX 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱） 503575 A7 B7 五 發明説明（9 ) 形成電阻2 3使用相同沈積製程的材料。 視情沉，電容電極層20是可以虛政 ，J以肩略的而使用金屬層16來 形成一電谷的电極。在此具體會妓加 、賞施例（未顯示）之中，由金屬 層16 ,電容介電層22及電容電極； ㈢24的組合足義出電容元 件的架構’备不使用電容電極 包技潛20的情況，包含電阻器23 具阻抗的元件是可採用的。 至目前為止應了解依據本發明的裝置可以在許多靜態的 或是攜帶式的系統之中發現實際的應用，例如（並非限制本 發明）具類比電路或混合信號應用的射頻系統，舉例來說， -些目則使用14些裝置的系統如無線通訊設備系統（傳呼 機，電話，透過網際網路傳輸裝置，計算系統，網路系 統，電視或是收音機廣播系、统，定位系統，單向或是雙向 通訊系統或是其他的射頻通訊系統)是位於本發明的範疇之 内，這些系統使用本發明的裝置及方法可獲得更好的性 旎，尤其是從能將一個或是多個被動元件整合至分開的晶 片之内或是主動基板之上的觀點來看。 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. 503575 A B CD 六、申請專利範圍 1. 一種製造一半導體裝置之方法，包括以下步騾： 提供一半導體基板； 在該半導體基板上形成一絕緣層； 在該絕緣層之内形成一第一鑲嵌金屬層用以與該半導 體基板做電連接； 在第一鑲嵌金屬層之上形成一電容，該電容具一第一 電容電極及一第二電容電極； 在第一鑲嵌金屬層之上形成至少一電阻，其中該至少 一電阻是使用與形成第一電容電極層相同的材料來形 成；及 形成一第二金屬層用來與該電容做電連接。 2. 如申請專利範圍第1項之方法，其中形成一第一鑲嵌金屬 層的步騾包括將銅沈積在該絕緣層内的一渠溝内及用化 學的方法拋光該銅，讓該表面與該絕緣層上的表面實質 完全在同一平面上。 3. 如申請專利範圍第1項之方法，其中至少一電阻係至少部 分形成在覆蓋在該第一鑲篏金屬層的一介電層上。 4. 一種製造一半導體裝置之方法，包含以下步騾： 將一層銅金屬沈積於一渠溝之内，而該渠溝是界定在 一絕緣層一平表面之内； 在該銅金屬層上形成一表面，該表面是與絕緣層的平 表面在同一平面上；及 在該銅金屬層上形成一電阻，其中該電阻是直接且連 續的形成在銅金屬層至少一部分表面之上。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 々、申請專利範圍 5.如申請專利範圍第4項之方法，進一步包含形成在一銅金 屬層上的一電容，該電容具有一第一電容電極及一第二 電容電極，及其中第一電容電極與電阻是使用相同的材 料層來形成。 6·如申請專利範圍第5項之方法，更進一步包含在電阻上形 成一介電層的步騾，其中該介電層形成該電容之電容介 電層。 7. 如申請專利範圍第4項之方法，更進一步包含一覆蓋在至 少一部分的銅金屬層表面的一介電層，及其中該電阻至 少其一部分是形成在該介電層之上。 8. —種製造一半導體裝置之方法，包含以下步·驟： 形成一镶嵌銅層； 形成在該鑲嵌銅層之上的一介電層； 在該介電層之内圖案化一開口，用以曝露出該鑲嵌銅 層的一部分；及 形成一至少一部分是覆蓋在該介電層上的被動元件及 至少該被動元件的一部分可經由在介電層内的開口直接 與該鑲嵌銅層相連接。 9·如申請專利範圍第8項之方法，其中該被動元件為一電容 及該電容的一底部電極是與鑲嵌銅層直接接觸，及更進 一步包含用與該電容的底部電極使用相同的材料層所形 成的電阻。 10· —種製造一半導體裝置之方法，包含以下步騾： 提供一基板； -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 503575 A8 B8 C8 D8 、申請專利範圍 在該基板上形成'一絕緣層； 在該絕緣層之内形成一鑲嵌金屬層，用以與該半導體 基板電連接； 在該鑲嵌金屬層上沈積一第一材料； 在該第一材料上圖案化去形成一第一電容電極及一第 一電阻； 在該第一電容電極及第一電阻上沈積一介電層； 在該介電層及該第一電容電極上沈積一第二材料； 在該第一電容電極上對該第二材料圖案化以形成一第 二電容電極。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090120390A 2000-08-21 2001-08-20 Semiconductor device having passive elements and method of making same TW503575B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/642,680 US6500724B1 (en) 2000-08-21 2000-08-21 Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material

Publications (1)

Publication Number Publication Date
TW503575B true TW503575B (en) 2002-09-21

Family

ID=24577572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090120390A TW503575B (en) 2000-08-21 2001-08-20 Semiconductor device having passive elements and method of making same

Country Status (8)

Country Link
US (2) US6500724B1 (zh)
EP (1) EP1314190A2 (zh)
JP (1) JP4937489B2 (zh)
KR (1) KR100794155B1 (zh)
CN (1) CN1211833C (zh)
AU (1) AU2001283445A1 (zh)
TW (1) TW503575B (zh)
WO (1) WO2002017367A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768099B2 (en) 2005-09-13 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
US7964470B2 (en) 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
DE19956904C2 (de) * 1999-11-26 2003-08-07 United Monolithic Semiconduct Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters
KR100350675B1 (ko) * 2000-01-26 2002-08-28 삼성전자 주식회사 반도체 메모리 장치 및 그 제조 방법
US6548389B2 (en) * 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US20040012043A1 (en) * 2002-07-17 2004-01-22 Gealy F. Daniel Novel dielectric stack and method of making same
KR100478480B1 (ko) * 2002-07-30 2005-03-28 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
US7022246B2 (en) * 2003-01-06 2006-04-04 International Business Machines Corporation Method of fabrication of MIMCAP and resistor at same level
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US6734076B1 (en) * 2003-03-17 2004-05-11 Texas Instruments Incorporated Method for thin film resistor integration in dual damascene structure
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100487563B1 (ko) * 2003-04-30 2005-05-03 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR100524963B1 (ko) * 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
KR100604816B1 (ko) * 2003-05-19 2006-07-28 삼성전자주식회사 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터
US6838332B1 (en) * 2003-08-15 2005-01-04 Freescale Semiconductor, Inc. Method for forming a semiconductor device having electrical contact from opposite sides
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
DE10344389A1 (de) 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
JP3987847B2 (ja) * 2003-10-17 2007-10-10 Ｎｅｃエレクトロニクス株式会社 Ｍｉｍ構造抵抗体を搭載した半導体装置
US7080896B2 (en) * 2004-01-20 2006-07-25 Lexmark International, Inc. Micro-fluid ejection device having high resistance heater film
US7535079B2 (en) * 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
US6919244B1 (en) * 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7582901B2 (en) * 2004-03-26 2009-09-01 Hitachi, Ltd. Semiconductor device comprising metal insulator metal (MIM) capacitor
US7239006B2 (en) * 2004-04-14 2007-07-03 International Business Machines Corporation Resistor tuning
US20050255664A1 (en) * 2004-05-12 2005-11-17 Ching-Hung Kao Method of forming a metal-insulator-metal capacitor
US7397087B2 (en) * 2004-08-06 2008-07-08 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
DE502005005467D1 (de) * 2005-03-16 2008-11-06 Dyconex Ag Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7345573B2 (en) * 2005-05-24 2008-03-18 Texas Instruments Incorporated Integration of thin film resistors having different TCRs into single die
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
CN102157494B (zh) 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
CN100413094C (zh) * 2005-08-09 2008-08-20 中国科学院物理研究所 一种基于碘化铝的电解质及其应用
US7485540B2 (en) * 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
US7768055B2 (en) * 2005-11-30 2010-08-03 International Business Machines Corporation Passive components in the back end of integrated circuits
US7310282B2 (en) * 2005-12-30 2007-12-18 Lexmark International, Inc. Distributed programmed memory cell overwrite protection
US7422954B2 (en) * 2006-03-14 2008-09-09 United Microelectronics Corp. Method for fabricating a capacitor structure
TWI302027B (en) 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US20070235880A1 (en) * 2006-03-30 2007-10-11 Chin-Sheng Yang Semiconductor device and method of fabricating the same
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
JP5027441B2 (ja) 2006-05-11 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
TWI326908B (en) * 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
WO2008078731A1 (ja) * 2006-12-27 2008-07-03 Nec Corporation 半導体装置及びその製造方法
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7605458B1 (en) 2007-02-01 2009-10-20 Xilinx, Inc. Method and apparatus for integrating capacitors in stacked integrated circuits
US7488630B2 (en) * 2007-03-06 2009-02-10 International Business Machines Corporation Method for preparing 2-dimensional semiconductor devices for integration in a third dimension
JP5534170B2 (ja) * 2007-03-19 2014-06-25 日本電気株式会社 半導体装置及びその製造方法
US20080233704A1 (en) * 2007-03-23 2008-09-25 Honeywell International Inc. Integrated Resistor Capacitor Structure
US8013394B2 (en) * 2007-03-28 2011-09-06 International Business Machines Corporation Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method
US7816762B2 (en) * 2007-08-07 2010-10-19 International Business Machines Corporation On-chip decoupling capacitor structures
US7968929B2 (en) * 2007-08-07 2011-06-28 International Business Machines Corporation On-chip decoupling capacitor structures
WO2009122496A1 (ja) * 2008-03-31 2009-10-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
US7951663B2 (en) * 2009-05-26 2011-05-31 Stats Chippac, Ltd. Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
JPWO2014156071A1 (ja) * 2013-03-25 2017-02-16 旭化成エレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2015195337A (ja) 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法
US20150294970A1 (en) * 2014-04-14 2015-10-15 Qualcomm Incorporated Capacitor, resistor and resistor-capacitor components
CN105226044B (zh) * 2014-05-29 2018-12-18 联华电子股份有限公司 集成电路及形成集成电路的方法
JP6451601B2 (ja) * 2015-11-11 2019-01-16 三菱電機株式会社 半導体装置
US10090378B1 (en) * 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor
CN106997880A (zh) * 2017-04-05 2017-08-01 矽力杰半导体技术(杭州)有限公司 一种半导体结构及其制备方法
US10340330B2 (en) 2017-10-13 2019-07-02 International Business Machines Corporation Precision BEOL resistors
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
US10410966B2 (en) 2017-12-19 2019-09-10 International Business Machines Corporation BEOL embedded high density vertical resistor structure
US20190206786A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Thin film passive devices integrated in a package substrate
CN108231749B (zh) * 2018-02-28 2024-07-02 安徽安努奇科技有限公司 一种无源器件堆叠结构及其制作方法
US10867903B2 (en) * 2018-07-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
KR20200091192A (ko) 2019-01-22 2020-07-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11587865B2 (en) * 2020-06-15 2023-02-21 Semiconductor Device Including Capacitor And Resistor Semiconductor device including capacitor and resistor
US11270938B2 (en) * 2020-06-24 2022-03-08 Globalfoundries Singapore Pte. Ltd. Semiconductor devices and methods of forming semiconductor devices
US11637100B2 (en) * 2021-08-11 2023-04-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device having capacitor and resistor and a method of forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0415751B1 (en) 1989-08-30 1995-03-15 Nec Corporation Thin film capacitor and manufacturing method thereof
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5440174A (en) 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5801065A (en) 1994-02-03 1998-09-01 Universal Semiconductor, Inc. Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection
US5576240A (en) 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5912044A (en) 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
JPH10303372A (ja) 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
JP3180768B2 (ja) * 1998-07-14 2001-06-25 日本電気株式会社 半導体記憶装置及びその製造方法
US5985731A (en) 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
TW389993B (en) * 1998-11-18 2000-05-11 United Microelectronics Corp Method for producing thin film resistance of dual damascene interconnect
US6346454B1 (en) 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6259128B1 (en) * 1999-04-23 2001-07-10 International Business Machines Corporation Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US6117747A (en) 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
WO2001056086A1 (en) 2000-01-28 2001-08-02 The Board Of Trustees Of The University Of Arkansas Rc terminator and production method therefor
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768099B2 (en) 2005-09-13 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
US7964470B2 (en) 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
US9000562B2 (en) 2006-03-01 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
US9312325B2 (en) 2006-03-01 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor metal insulator metal capacitor device and method of manufacture

Also Published As

Publication number Publication date
US6500724B1 (en) 2002-12-31
WO2002017367A2 (en) 2002-02-28
CN1211833C (zh) 2005-07-20
KR20040000397A (ko) 2004-01-03
AU2001283445A1 (en) 2002-03-04
US6825092B2 (en) 2004-11-30
US20030017699A1 (en) 2003-01-23
CN1478294A (zh) 2004-02-25
WO2002017367A3 (en) 2003-01-23
JP4937489B2 (ja) 2012-05-23
JP2004507105A (ja) 2004-03-04
EP1314190A2 (en) 2003-05-28
KR100794155B1 (ko) 2008-01-14

Similar Documents

Publication Publication Date Title
TW503575B (en) Semiconductor device having passive elements and method of making same
US6876028B1 (en) Metal-insulator-metal capacitor and method of fabrication
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US20080232025A1 (en) Mim capacitor and method of making same
KR20020047312A (ko) 반도체 디바이스 제조 방법
US7592220B2 (en) Capacitance process using passivation film scheme
TW200405566A (en) Capacitor structure and fabrication method therefor in a dual damascene process
KR20010086369A (ko) 집적회로 및 그의 제조 방법
TW479310B (en) Capacitor structure and method of making same
KR20040008432A (ko) Ｍｉｍ 구조의 커패시터 제조방법
KR101044612B1 (ko) 반도체 소자의 제조 방법
KR100607660B1 (ko) Ｍｉｍ 구조의 커패시터 제조방법
KR100569571B1 (ko) 반도체 소자 제조 방법
KR101231234B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 및 그 제조방법
KR20030042232A (ko) 실린더 구조의 엠아이엠 캐패시터 형성방법
KR100304051B1 (ko) 절연막과 배선구조의 형성방법
KR20030056917A (ko) 반도체 장치의 커패시터의 제조방법
KR100447730B1 (ko) 반도체 소자 및 그 제조 방법
KR19990061344A (ko) 메탈-절연막-메탈 커페시터의 제조방법
KR100575062B1 (ko) 반도체소자 및 그 형성방법
KR100925092B1 (ko) Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법
CN113823621A (zh) 半导体结构及其形成方法
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법
KR101190848B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
KR20050034316A (ko) 반도체 장치의 커패시터 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees