TW492187B - Trench-capacitor with capacitor-electrodes and its production method - Google Patents
Trench-capacitor with capacitor-electrodes and its production method Download PDFInfo
- Publication number
- TW492187B TW492187B TW089118683A TW89118683A TW492187B TW 492187 B TW492187 B TW 492187B TW 089118683 A TW089118683 A TW 089118683A TW 89118683 A TW89118683 A TW 89118683A TW 492187 B TW492187 B TW 492187B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- capacitor
- layer
- conductive
- buried
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 108
- 239000000945 filler Substances 0.000 description 17
- 230000002079 cooperative effect Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000000126 substance Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000013043 chemical agent Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000246386 Mentha pulegium Species 0.000 description 1
- 235000016257 Mentha pulegium Nutrition 0.000 description 1
- 235000004357 Mentha x piperita Nutrition 0.000 description 1
- 101100518501 Mus musculus Spp1 gene Proteins 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 235000001050 hortel pimenta Nutrition 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000005445 natural material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 五、發明說明(1 ) 本發明偽關於一種溝渠式電容器及其製造方法。 本發明雖然可用在任意之溝渠式電容器,但本發明是 就一種使用在DRAM記億胞中之溝渠式電容器來描述。為 了討論上之目的,本發明就各別記億胞之形成來描逑。 積體電路(I C s )或晶片含有電容器以儲存電Μ,此種 ICs例如一種DRAM。電容器中之電荷狀態表示一種資料 位元。 D R A Μ晶片含有一種矩陣式記億胞,各記億胞配置成列 和行且字元線和位元線所控制,資料由記億胞讀出或資 料寫入記億胞是藉由驅動適當之字元線和位元線來達成。 DRAM記億胞通常含有一個與電容器相連之電晶體。此 電晶體含有二個擴散區,其藉由通道而隔開,通道由閘 極所控制。依據電流之方向,其中一個擴散區稱為汲極 區而另一個稱為源極區。擴散區之一是與位元線相連接 且另一個擴散區是與電容器相連接。閘極是與字元線相 連接。以適當之電壓施加至闊極來控制此電晶體,使電 流在擴散區之間經由通道關閉或導通。 儲存在電容器中之電荷由於漏電流而隨著時間消失, 在電荷消失至一種低於臨限(threshold)值之不可確定 之位準之前,記億電容器須更新(r e f r e s h e d )。由於此 一原因此種記億胞稱為動態DRAM。 由專利文件US5867420中已知申請專利範圍第1項前 言之特徵。 習知之DRAM中之主要問題是産生溝渠式電容器之足夠 大之電容。此種問題在將來會由於半導體組件逐漸小型 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----.----Ί — — -----^---訂---------線# (請先閱讀背®'之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 五、發明說明(2 ) 化而更明顯。持續地使積體密度增大所代表之意義是: 每一記億胞可供使用之面積以及溝渠式電容器之電容通 常會變小。溝渠式電容器太小之電容會對記億元件之功 能及可用性有不利之影響。因為其上儲存太小之電荷量。 讀出放大器需要一種足夠大之信號位準以便可靠地讀 出此種存在於記億胞中之資訊。記億體電容相對於位元 線之電容之比值在決定信號位準時是重要的。若記億體 電容太小,則此種比值太小而不能産生足夠大之信號。 較小之記億體電容同樣需要一種較高之更新頻率,因 為此種儲存在溝渠式電容器中之電荷量會受到其電容所 限制且另外會由於漏電流而變少。若未達到記億電容器 中之最小電荷量,則不能以所連接之讀出放大器讀出此 種儲存於此記億電容器中之資訊,這種資訊會消失而造 成讀出時之錯誤。 為了防止讀出時之錯誤,則建議降低漏電流。一方面 是流經電晶體之漏電流可被降低,另一方面是流經電容 器介電質之漏電流以及此種由埋入橋或埋入式接觸區至 埋入板之漏電流也可被降低。藉由此種方式可使較短之 保持時間(retention time)延長。 通常是使用一種溝渠式電容器於DRAMs中,溝渠式電 容器具有三維之結構,其形成在矽基板中。體積之提高 (因此可提高溝渠式電容器之電容)可藉由基板中較深之 蝕刻來達成。在此種情況下此溝渠式電容器之電容之提 高不會使記億胞所佔用之表面增大。但此種方法是有限 制的。·這是因為溝渠式電容器所可達成之蝕刻深度是與 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----.----Ί I I I MW-----"---訂---------,ΜΦ— (請先閱讀背&之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492187 A7 __B7_ 五、發明說明(3 ) 溝渠直徑有關,因此只能達成固定之有限之縱橫比 (aspect r a t i 〇)〇 在積體密度逐漸提高時,每一記億胞中可供使用之基 板表面通常會更小。與此有關之溝渠直徑之變小必定會 使溝渠式電容器之電容變小。若溝渠式電容器之電容一 開始就很小,則可儲存之電荷不足以利用連接於其後之 讀出放大器來進行完美的讀出,因此會造成讀出時之錯 誤。 本發明之目的是提供一種已改良之溝渠式電容器,其 在相同之溝渠直徑及相同之溝渠深度時具有較大之電容 。本發明亦提供此種電容器之製造方法。 依據本發明,此目的是以申請專利範圍第1項之溝渠 式電容器來達成。 此外,另一目的是以申請專利範圍第1 1項之方法來達 成。 較佳之其它形式敘述在申請專利範圍各附屬項中ο 本發明所依據之理念是:使用一種導電層作為電容器 之外電極。在傳統之溝渠式電容器中,電容器面積會受 到溝渠之下部區所限制,此下部區是在隔離領之下方。 在溝渠之下部區中及該隔離領上使用該導電層,則可供 使用之面積會增大,因此可供使用之電容亦増大。 在本發明有利之實施形式中,一種埋入板形成於基板 中此溝渠之下部區之周圍,這樣可改良一種埋入并及該 導電層之間的電性接觸。 在本發明有利之其它實施形式中,基板表面下方之溝 - 5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----.----'—^-----—訂---------線 (請先閱讀背s'之注意事項再填寫本頁) 492187 A7 B7 五、發明說明(4 ) 渠式電容器在一種埋入橋之區域中被摻雜,因此形成一 種埋入式接觸區且可有利地使該埋入橋或溝渠镇料在電 性上與電晶體之源極區相連接。此埋入式接觸區中之摻 雜例如可藉由植入,電漿摻雜及/或氣相摻雜或其它適 當之方法來導入。 在本發明有利之其它實施形式中,在導電性溝渠填料 (其形成電容器内電極)上形成導電性埋入橋。此種方式 之優點是在埋入式接觸區時較大之可變性。 本發明之溝渠式電容器之其它有利之實施形式是形成 一種隔離條Η以便隔離該導電層之上部區。此隔離條Η 之目的是使電荷不會由導電層傳送至電性上互相連接之 溝渠填料,導電性埋入橋以及埋入式接觸區中。記億胞 之儲存時間(保持時間)因此能有利地被延長且可防止由鎮 於漏電流所造成之不期望之位元錯誤。在特殊之實施形 式中此隔離條片由氧化物,氮化物或氣化氮化物所構成。 本發明之其它有利之實施形式之設計方式是:該導電 層由矽(摻雜的或非摻雜的,多晶矽或非晶形矽),金屬 矽化物或氮化物所構成。所使用之金屬可以是鈦,鎢, 鉬或钴(c 〇),所使用之矽化物可以是矽化鈦,矽化鑛, 矽化钼或矽化鈷,所使用之氮化物可以是氮化鈦或氮化 _。 本發明之方法之有利之實施形式是在形成該隔離領之 後在基板中形成一種埋入板於溝渠之下部區之周圍中, 使埋入板與一種埋入井相接觸。 本發明之方法之其它有利之實施形式是於隔離領之上 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·# --線_ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 492187 A7 _B7_ 五、發明說明(5 ) 部區中形成一種隔離條片。此隔離條Η可防止上述之漏 電流,漏電流可使溝渠式電容器放電。 摻雜物質之導電入而形成上述之埋入式接觸區,此種 方式可在其它實施形式中有利地使溝渠式電容器之連接 電阻降低。 此種製造方法之其它特徴是在溝渠中另外形成一種導 電性埋入橋。此埋入橋之形成可提高此製程之可變性, 這是因為形成該埋入式接觸區所用之摻雜物質是在溝渠 内部之溝渠填料回蝕刻之後經由垂直之界面面而導入。 然後形成該導電橋以便達成電性上之連接。 本發明之溝渠式電容器或製造方法相對於習知技術而 言所具有之優點是:溝渠式電容器之電容較大。特別是 由於太小之電菏量所造成之故障會降低且同時可提高此 製程之效益。 其它優點是在持續進展之小型化中可使溝渠之直徑減 小,這是因為本發明之溝渠式電容器或製造方法可使電 容之降低受到補償,電容之降低是由於每一記億胞可供 使用之面積變小所造成。 導電層可以CVD, PECVD或LPCVD方法沈積而成,其中可 使用各種已摻雜或未摻雜之材料,多晶矽或非晶矽。此 種摻雜可在沈積期間進行或使摻雜物質導入已沈積完成 之層中。此種摻雜可藉由植入,氣相摻雜及/或電漿促 進之摻雜來進行。此外,導電層可以習知方法由金屬製 成。適當之金屬例如可為鈦或鎢。 例如,矽化鎢,矽化鈦,矽化鉬或矽化鈷等矽化物之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------Ί -----^---訂---------線 (請先閱讀背®*之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 五、發明說明(6 ) 沈積可以習知之方法來達成。為了形成矽化物,則可以 各別之步驟沈積金屬及矽化物且隨後在一種適合此種材 料条統之溫度中進行矽化。適當之溫度是在6 Ο Ο Ό和 1 1 0 0 °C 之間。 使用一種氮化物(例如,氮化鈦或氮化鎮)亦是可能的 。此痰化物一方面可直接由習知之方法沈積而成以便形 成一種導電層。另一方面亦可在適當之溫度及程序氣體 中對已沈積之層進行一種事後之氮化作用。 本發明之導電層之其它優點是其可作為所使用之記億 體介電質用之黏合層和位障層。 前面各部份中所述之用來製成導電層之方法亦可用來 形成導電性溝渠瑱料。 亦可使用導電性之對溫度足夠穩定之所有材料來形成 該導電層及形成該導電性溝渠填料。 所沈積之埋入板另外可藉由埋入橋之區域中之隔離條 Η而與導電性溝渠填料,導電性埋入橋,埋入式接觸區 相隔離〇此種埋入式隔離條片由絶緣材料(例如,氣化 物,氮化物或氧化氮化物)所構成。 本發明之實施例顯示在圖式中且詳述於下。 圖式簡單說明: 第1圖 對應於本發明之方法之第一實施形式之DRAM 記億胞。 第2a-i圖 本發明製成第1圖之DRAM記億胞所用之方 法之第一實施形式。
第3、圖 對應於本發明之方法之第二實施形式之DRAM 一 8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線 _· 經濟部智慧財產局員工消費合作社印製 492187 A7 __B7_ 五、發明說明(7 ) 記億胞。 第4a-b圖 本發明所製成之第3圖之DRAM記億胞之另 一實施形式。 第5圖 本發明具有垂直式電晶體之DRAM記億胞之另 一實施形式。 在這些圖式中相同之參考符號表示相同或功能相同之 元件。 第1圖是本發明之第一實施形式。所示之記億胞100 由一個溝渠式電容器160和一個電晶體111所構成。溝渠 式電容器160形成在基板101中。在基板101中導入一種 埋入井170。其例如由摻雜物質所構成。溝渠式電容器 具有一個溝渠1〇8(其包括上部區109及下部區110)。在 溝渠1Q8之上部區109中存在一種隔離領168。溝渠式之 下部區穿過該埋入井170。在溝渠10 8之下部區110周圍 可選擇性地(optionally)配置一種埋入板165。若情況 如上所述,則相鄰記億胞之埋入板1 6 5是藉由埋入井1 7 0 而互相連接。 溝渠108之下部區110和隔離領168是以導電層310作襯 墊,此導電層形成此電容器之外電極。 此導電層310是以介電質層164覆蓋,介電質層164形 成記億體介電質。介電質層16 4可由多層或層堆疊所製 成,層堆疊包括氧化物,氮化物或氧化氮化物。亦可使 用介電常數較大之介電質,例如,氧化鉅,氧化鈦,氧 化鎢及其它適當之介電質。 溝渠108是以導電性溝渠填料161填入,此填料161形 - 9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 0 訂---------線. 492187 A7 B7 90. 12.7 年月 u Ήη ju 經濟部智慧財產局員工消費合作社印製 五、發明說明() 成電容器之内電極。 在溝渠填料1 6 1上存在導電性埋入橋1 6 2且此埋入橋1 6 2 與溝渠填料1 6 1形成該界面2 0 0。此外,一種埋入式接觸 區2 5 0存在於埋入橋1 6 2之區域中。此埋入式接觸區2 5 0由 此種引入基板101中之摻雜物質所構成。 此導電層310在其上部區311中是以一種隔離條片320 來覆蓋,使電流不會由該導電層310流至溝渠填料161, 埋入橋162或埋入式接觸區250中。 利用一種溝渠隔離區1 8 0 ( S T I )使溝渠式電容器1 6 0可 與相鄰之溝渠式電容器相隔開。 電晶體11 1由汲極區1 1 3和源極區1 1 4所構成,源極區 1 1 4連接至埋入式接觸區2 5 0,汲極區1 1 3是與位元線接 觸區1 8 3相連接,位元線接觸區1 8 3之另一側連接型位元 線1 8 5。此外,此電晶體1 1 1包括一個通道1 1 7,其由閘 極11 2所控制。閘極1 1 2是與字元線1 2 (3相連接。溝渠隔 離區180上方延伸著一種穿越(passing)字元線120',此 字元線12G'藉由溝渠隔離區18Q而與溝渠填料161或埋入 橋1 6 2相隔開。 第以圖中製備此基板101,其上即將製成DRAM記億胞 。在此種形式中此基板101是輕微地以P型摻雜物(例如 ,硼)來縿雜。在基板1G1中在適當之深度處形成一種η -摻雜之埋入井170。可使用磷或神作為摻雜物質來對此 埋入井170進行摻雜。此埋入并170例如可藉由植入而産 生。此埋入并170使Ρ井可與基板101相隔離且同樣可在 相鄰之溝渠式電容器之導電層310之間或各埋入板16 5之 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------l---訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 五、發明說明(9 ) 間形成一種導電性連接(若此種建接存在時)。另一方式 是此埋入井17Q可藉由磊晶生長之摻雜之矽層而形成或 藉由晶體生長(磊晶)及植入之組合而形成。此種技術描 述在US專利文件5250829(由Bronner et al.所發表)中。 基層堆疊107形成在基板1G1之表面且例如包含基層氧 化物104和基層停止層105(其可用作拋光劑或蝕刻停止 層且例如由氮化物所構成)。在基層停止層1Q5上方設置 一種硬遮罩層1G6,其可由TE0S或其它材料(例如,硼矽 酸鹽玻璃(BSG)所構成)所構成。另外可使用一種抗反射 層(ARC)以改良微影術解析度。 硬遮罩層1 〇 6在使用一般微影術技術之情況下被結構 化以便界定溝渠即將形成之區域。首先使硬遮罩層1 〇 6 被結構化,隨後使用此硬遮罩層106作為反應性離子蝕 刻(R I E )用之蝕刻遮罩,於是形成一種深的溝渠1 0 8。 在溝渠108中形成一種天然之氧化物層,其在稍微之 蝕刻步驟中作為蝕刻停止層。此溝渠中然後以隔離領-犧牲層152填入,此種犧牲層152可確保一種足夠之溫度 穩定性直至1100 °C且可選擇性地對氮化物或氣化物而被 去除,此種犧牲層1 5 2用之材料例如可為多晶矽,非晶 矽或其它適當之材料。在本製程中此犧牲層152由多晶 矽所構成。 如第2b圖所示,去除此多晶矽-犧牲層152直至此種即 將形成之隔離領168之下側為止。犧牲層152之去除例如 可由化學-機械式拋光法(CMP)之整平作用或化學乾式蝕 刻(CDE)或選擇性離子蝕刻來達成。然後藉由反應性離 - 1 1 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 ^2187 A7 ----^_BZ__ 五、發明說明(1〇 ) 子蝕刻而使犧牲層1 5 2下降至溝渠1 0 8中。 使用一種化學乾式蝕刻使多晶矽1 5 2下降至溝渠1 〇 8中 问樣是可能的。 然後在晶圓上沈積一種介電質層,其覆蓋此基層堆疊 1 〇 7及覆蓋溝渠1 〇 8上部區1 0 9中之溝渠1 Q 8之側壁。此介 電質層用來形成此隔離領1 6 8旦例如由氧化物所構成。 然後例如藉由反應性離子蝕刻來對此介電質層進行蝕刻 ,以便形成該隔離領168。須選取此種反應性離子蝕刻 用之化學劑,使此氧化勿可選擇性地對多晶矽i 5 2及氮 化物1 0 6而被蝕刻。 參考第2C圖,由溝渠108之下部區中去除多晶矽-犧牲 層152,這較佳是藉由CDE來達成,其中此天然之薄氣化 物層151用作CDE -蝕刻停止層^另一方式是在去除此多 晶矽-犧牲層1 5 2時例如可使用K 0 Η或一種H F , Η N 0 3和 C H 3 C 0 0 Η之混合物來進行之濕式蝕刻。 在去除此犧牲層152之後,可選擇性地(optionally) 以η型摻雜物質(例如,神或磷)來形成上逑之埋入板165 以作為電容器電極。此隔離領168因此作為摻雜遮罩用 ,其使摻雜作用限制於此溝渠之一部區。為了形成該埋 入板1 6 5,則可使用一種氣相摻雜法,電漿摻雑法或電 漿浸入-離子植入法(ΡΙ II)。這些技術例如已描述在 Ransom e t a 1. ,J. Electrochemical S o c . , B a n d 141, No.5(1994), page 1378 ff中以及 US-Patent 5344381 ,US-Patent 4 9 3 7 2 0 5中。在使用該隔離領168作為摻雜 遮罩來進行離子植入亦是可以的。S —方式是可使用一 -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------- —ΊI -----—訂---------線 (請先閱讀背νέ之注意事項再填寫本頁) 492187 A7 ----- B7 11 五、發明說明() 種摻雜之矽酸鹽玻璃(例如,ASG)作為摻雜物質源來形 成該埋入板165。此種方式例如描逑在“€11^61&1·,^ Electrochemical . S〇ce)Ban(j 1 3 6 ( 1 9 8 9 ), pag^ 3 0 3 3 ff中。若使用已摻雜之矽酸鹽玻璃來進行摻雜,則該層 在該埋入板形成之後須去 參考第2d圖,例如以|^蒸氣來去除一種存在於溝渠108 之下部區110中之介電質層(其可由自然生長之氯化矽所 構成)。然後在晶圓上沈積一種導電電310,其覆蓋此基 層堆疊107之表面且覆棻此溝渠ι〇8之内部。此導電層310 用作電容器之外電極。然後在晶圓上沈積介電質層1 6 4 ,其在基層堆疊107之表面上及溝渠108之内部中部覆蓋 此導電層310。此介電質層ι64用作記億體介電質以便使 電容器之二個電極隔開。在此種形式中此介電質層164 由氧化物,氮化物,氧化氮化物或層堆叠(其包含氧化 物層和氮化物層)所構成。亦可使用介電常數較大之材 料,例如,T a 2 〇 5,氧化鈦,氣化鶴。 沈積導電性溝渠填料i 6 i (其可由摻雜之多晶矽或非晶 矽所構成)以便填入溝蕖1〇8中且覆蓋此基層堆疊107。 此時例如可使用C V D法或其它習知之技術。 參考第2e圖,導電性溝渠镇料161例如以CDE, RIE, 化學乾式蝕刻或CMP-RiE之組合在使用適當之化學劑之 情況下被整平且隨後即下降。 依據第2f圖,以適當之蝕刻(其選擇性地對溝渠填料 161來進行)來去除溝渠填料161上方之介電質層164。然 後亦以適當之蝕刻(其選擇性地對介電質層164及導電性 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 麵 經濟部智慧財產局員工消費合作社印製 訂---------線 ---------- -----.-------------- 經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 12 五、發明說明() 溝渠式填料1 6 1來進行)來去除溝渠填料1 6 1上方之導電 層 310。 可使用選擇性之乾蝕刻過程(其依次去除各材料)或乾 蝕刻及濕式蝕刻之組合(各別之層,例如,介電質1 6 4 , 是以濕式蝕刻而選擇性地被去除)來進行蝕刻。 硬遮罩層1 Q 6同樣被去除。這例如可在較早之時間點 時在種此製程中(但只有在形成該深的溝渠1ϋ8之後)進 行。該隔離領168及介電質層164同樣可輕易地下降至溝 渠108中。 如第2g圖所示,然後此溝渠镇料16 i例如以CD Ε步驟或 RIE步驟在使用適當之化學劑時下降。然後以適當之蝕刻 使界面20G上方之介電質層164被去除。這是選擇性地對 溝渠S料1 6 1來進行。導電層3 1 0在界面2 0 0上方之部份 是以適當之蝕刻來去除,其選擇性地對介電質層164及 導電性溝渠填料1 6 1來進行。 然後以共形(conform)方式在基層停止層上及溝渠108 中沈積一種隔離層321(其形成該隔離條片320)。 參考第2h圖,須以非等向性蝕刻來處理此隔離層321 ,使埋入式隔離條片3 2 0逐漸形成。 沈積此種埋入式犧牲層3 3 0 (其例如可由多晶矽或非晶 矽所構成)以便填入溝渠108中且覆蓋該基層停止層105, 此時例如可使用CVD或其它習知之技術。 如第21圖所示,進行一種非等向性蝕刻步驟使犧牲層 3 3 0,隔離條片3 2 0及隔離領168下降至溝渠108中,這例 如是使用適當之化學劑藉由CD E步驟或RIE步驟來達成。 - 1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
IP 訂---------線- 經濟部智慧財產局員工消費合作社印製 492187 A7 B7_ 13 五、發明說明() 然後由溝渠1 〇 8中完全去除該埋入式犧牲層3 3 0。這例如 是以濕式蝕刻過程來進行。然後在溝渠1Q8中形成該埋 入橋1 6 2 ,其藉由蝕刻步驟而下降至溝渠1 Q 8中。 其它步驟(其造成第1圖中所示之記億胞)未顯示在各 別之圖中,因為它們是依據習知技術來進行。去除此記 億胞之未受驅動之區域而以溝渠隔離區1 8 0來取代。然後 去除光阻層及ARC層以確保不會有光阻殘留物或ARC殘留 物。 同樣去除該基層停止層105,這例如可藉由濕式化學 蝕刻來進行。濕式化學蝕刻是選擇性地對氧化物來進行 。此基層氧化物層1 0 4藉由濕式化學蝕刻而去除,其是 選擇性地對矽來進行。 製造此溝渠式電容器之方法至此結束且隨後之步驟是 依據先前技術來製成電晶體111,如US專利文件5 8 6 7 4 2 0 中所述者。 第3圖是本發明溝渠式電容器160之另一實施形式, 其與第1圖所示者之不同處是隔離條片320之形式。第 3圔中之隔離條Η 3 2 0不只在其上部區311中覆蓋此導電 層310,亦覆蓋此隔離領168。 第4 a圖是第3圖之溝渠式電容器之另一種製法,其緊 接在第圖之製程之後。首先使溝渠瑱料161,介電質 層164,導電層31Q及隔離領168下降至溝渠108中之界面 200之高度處,其方式是依序以上述之順序選擇性地進 行蝕刻,其亦可為一種非等向性之蝕刻,其可同時去除 該溝渠填料161,介電質層164,導電層310及該隔離領 -1 5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公璧) (請先閱讀背¾.之注意事項再填寫本頁) I——訂---------線,#-- 492187 A7 B7 五、發明說明( 14 用 I 溝 使用庶及Λ 7 遮除 5 J$o刻去10 ㊉蝕後層 〇0 為然止 16作 停 層 罩 遮 0C 硬 中 其 驟 步 刻 蝕 E I R i 種 形 共 以 且 6 ο 1X 層 罩 積 沈 中 8 ο 1—_ 渠 層該 基成 在形 式其 /V 方 1 \/ 2 Μ 3 or層 η 離 Co隔 /fv I 種 處 來00 刻32 蝕片 之條 t 隹 性離 向隔 等式 非入 ΙΛ. 0^ 以埋 〇 ,該 0)圖成 3 4 形 片第漸 條考逐 離參便 隔 以 層 離 隔 該 ΠΕ 理 後 然 橋 入 mil 埋 該 成 中 渠 溝 至 降 下 而 驟 步 刻 蝕 由 藉 樣 同 其 至 接 I 遶 。上 者性 ^ S 所在 中or 圖31 •X - 板 2a人 第埋 如之 ,積 驟沈 步已 BE 理 , 處示 之所 後圖 隨 1 行第 進如 板 入 m: 埋 由 前 之 積 沈 (請先閱讀背面之注意事項再填寫本頁) 料 材 緣 絶 性 IFN 各 3 除 板去 入壁 fmi -HHU 垣 β 該之 在08 此1 i 渠 因 溝 0,之 17中 井域 入區 埋之 些 這 ,物 物化 化氧 氧之 或然 物天 化之 氮一不 ,所 物中 留圖 殘2a 之第 程如 製 , 此矽 為化 可氧 料之 材然 之天 除 , 去如 待例 流料 電填 漏渠 使溝 ,至 20流 3 \1/ Η 極 條電 ϊϋϋ Lr 0 夕 隔器 此容 置電 設成 須形 ,其 圖0( 1X 3 3 至層 1 電 第導 1C考由 15參會 層 不 橋 入 埋 ί/ ------1 I--訂---------· 區 料 材 緣 ),絶 極由 電 CS1 3 内 之 器 容 電 成 形 其 觸 接 式 入 m: 埋 或 Η 條 離 隔 此 Ο 中 物 化 氧 如 例 經濟部智慧財產局員工消費合作社印製 成 精 所 料 材 之 性 物續 化持 氮度 化溫 氧和 或性 物特 化離 氮隔 足 有 具 它 其 用 使 可 已 用 使 可 此 因 之 積 改利 被有 而可 理其 處 , 一了 S /71 0Η 進氣 來序 驟程 步些 溫 一 加用 —1 4ΤΤ」 種偾 一 可 用中 利驟 是步 性溫 特加 離種 隔此 其在 J 0 料 良 用 使 〇 可體 ,氣 如序 例程 〇 為 性作 特來 離 3 Η 隔 Ν 之或 ο ο 2 Ν 3 Η0, 條 2 _ Ν 离 , 隔ο 2 此 Η 良 *, 2 改 ο 地 , 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 492187 : A7 I '.i i ... ‘ 15 五、發明說明() 第5圖是本發明之DRAM記億胞,其是以另一種方法製 成。 第5圖所示之形式具有一種垂直式電晶體,其就像第 1和第3圖中之平面式電晶體一樣只依據溝渠式電容器 - 1 6 G之製法來進行處理。第5圖之不同處是:在隔離領 16 8上方須設置足夠之位置以用來製成此垂直式電晶體 。第5圖中因此不設置該埋入井170。當然第5圖亦可 設有此埋入井1 7 0。 為了製成第5圖之垂直式電晶體,首先須藉由一種適 當之方法(例如,植入)來導入一種摻雜物質,或藉由氣 相摻雜或電漿促進之摻雜來形成該埋入橋250(其同時形 成該垂直式電晶體之下部源極區)。然後在該垂直式電 晶體之下部源極區中沈積該埋入橋1 6 2。 現在須製成一種隔離層3 4 ϋ,使該埋入橋1 6 2和該埋入 式接觸區2 5 G可與垂直式電晶體之閜極材料3 7 0相隔開。 形成一種閘極氧化物3 6 0使通道1 1 7可與垂直式電晶體 之閘極氣化物3 6 G相隔開且須沈積閘極材料3 7 0。此外, 須對此垂直式電晶體之上部汲極區3 5 0進行摻雜。此汲極 區3 5 ϋ是與位元線接觸區1 8 3相連接。 符號之說明 10 0.....記憶胞 10 1.....基板 102.....界面層 104 .....基層氧化物層 105 .....基層停止層 106 .....硬遮罩層 -1 7 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) · -----^—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 492187 A7 _B7__ 五、發明說明(Μ ) 107 .....基層堆疊 108 .....溝渠 109 .....上部區 110 .....下部區 111 .....電晶體 112 .....閘極 113 .....汲極區 114 .....源極區 11 7 .....通道 120, 120'....字元線 125.....電容器擴散區 151 .....氧化物層 152 .....犧牲層 160 .....溝渠式電容器 161 .....導電溝渠塡料 162 .....導電性埋入橋 164 .....介電質層 165 .....埋入板 168.....隔離領 170.....埋入井 180.....溝渠隔離區 183.....字元線接觸區 185.....位元線 189.....介電質層 2 0 0 .....第一界面 201____.第二界面 2 50 .....埋入式接觸區 310 .....導電層 311 .....作爲電容器外部電極用之導電層 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 492187 A7 _B7 五、發明說明(17 ) 3 2 0 .....隔離條Η 321.....隔離層 3 3 0 .....埋入式犧牲層 3 4 0 .....隔離層 3 5 0 .....上部汲極區 3 6 0 .....閘極氧化區 3 7 0 .....閘極材料 —:—II —;——訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 492187 六、申請專利範圍 第891 18683號「具有電容器電極之溝渠式器 1贫其製造方 法」專利案 (91年4月修正) 六申請專利範圍 1· 一種溝渠式電容器,其包括: -一個溝渠(108),其具有上部區(109)及下部區(110)且形 成在基板(101)中, -一個隔離領(168),其在上部區(109)中形成在溝渠(108) 之溝渠壁上, -一個埋入層(170),此溝渠(108)之下部區(110)之至少一 部份是經由此埋入層(170)而延伸, - 一個介電質層(164),其在下部區(110)中配置在溝渠(108) 之溝渠壁上且配置在隔離領(168)之區域中, -一種塡入此溝渠(108)中之導電性溝渠塡料(161),其用 作電容器之內電極, 其特徵爲:在溝渠(108)之下部區(110)中在基板(1〇1)和 介電質層(164)之間且在隔離領(168)之區域中在此隔離領 (168)和介電質層(164)之間配置一種導電層(310)作爲電容 器之外電極;須形成一種隔離條片(320),使該導電層(31〇) 之至少一個上部區(3 11)被覆蓋。 2. 如申請專利範圍第1項之溝渠式電容器,其中在基板(101) 中在溝渠(108)之下部區(110)周圍形成一種埋入板(165)。 3. 如申請專利範圍第1項之溝渠式電容器,其中在導電性 溝渠塡料(161)上形成一種導電性埋入橋(162)。 4·如申請專利範圍第1項之溝渠式電容器,其中此隔離條 492187 六、申請專利範圍 片(320)可防止電荷由導電層(3 10)傳送至導電性溝渠塡料 (161)。 5. 如申請專利範圍第1項之溝渠式電容器,其中此隔離條 片(3 20)可防止電荷由導電層(3 10)傳送至該導電性埋入橋 (162)。 6. 如申請專利範圍第1項之溝渠式電容器,其中此隔離條 片(320)可防止電荷由導電層(3 10)傳送至該埋入式接觸區 (250)。 7. 如申請專利範圍第1項之溝渠式電容器,其中此隔離條 片(320)是由氧化物層,氮化物層或氧化氮化物層所構成。 8. 如申請專利範圍第1項之溝渠式電容器,其中該導電層 (310)含有矽,金屬,矽化物或氮化物。 9. 如申請專利範圍第8項之溝渠式電容器,其中該金屬含 有鈦,鎢,鉬或鈷;所使用之矽化物含有矽化鈦,矽化 鎢,矽化鉬或矽化鈷;所使用之氮化物含有氮化鈦或氮 化鎢。 10. —種溝渠式電容器之製造方法,其包括以下各步驟: -導入一種埋入層(170)於基板(101)中, -形成一種溝渠(108)於基板(101)中,此溝渠包含一個上 部區(109)及一個下部區(110), -在上部區(109)中於溝渠(108)之溝渠壁上形成一種隔離 領(168), -形成一種介電質層(164)以便覆蓋此溝渠(108)之下部區 (110)之溝渠壁及覆蓋此隔離領(168), 492187 六、申請專利範圍 -溝渠(108)中以一種導電性溝渠塡料(161)塡入以作爲電 容器之內電極, 其特徵爲:在形成該隔離領(168)之後且在形成該介電 質層(164)之前形成一種導電層(3 10)作爲電容器之外電極 以便覆蓋此溝渠(108)之下部區(11〇)及覆蓋該隔離領 (168)。 11.如申請專利範圍第10項之製造方法,其中在形成該導電 層(3 10)之前在溝渠(108)之下部區(110)之周圍中於基板 (101)中形成一種埋入板(165),使此埋入板(165)可與該埋 入井(170)相接觸。 1Z如申請專利範圍第10或第11項之製造方法,其中形成 一種隔離條片(320),其覆蓋該導電層(3 10)中之至少上部 區(311)。 η如申請專利範圍第10或第11項之製造方法,其中在導 電性溝渠塡料(161)上形成一種至埋入式接觸區(250)之導 電性埋入橋(162)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944012A DE19944012B4 (de) | 1999-09-14 | 1999-09-14 | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
TW492187B true TW492187B (en) | 2002-06-21 |
Family
ID=7921985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089118683A TW492187B (en) | 1999-09-14 | 2000-09-13 | Trench-capacitor with capacitor-electrodes and its production method |
Country Status (4)
Country | Link |
---|---|
US (1) | US6608341B2 (zh) |
DE (1) | DE19944012B4 (zh) |
TW (1) | TW492187B (zh) |
WO (1) | WO2001020681A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10109218A1 (de) * | 2001-02-26 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Speicherkondensators |
DE10119873A1 (de) * | 2001-04-24 | 2002-10-31 | Infineon Technologies Ag | Verfahren zur Herstellung von Metall/Halbleiter-Kontakten |
US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
DE10128718B4 (de) * | 2001-06-13 | 2005-10-06 | Infineon Technologies Ag | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor |
DE10136400B4 (de) * | 2001-07-26 | 2006-01-05 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators |
DE10139827A1 (de) * | 2001-08-14 | 2003-03-13 | Infineon Technologies Ag | Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich |
US6825093B2 (en) * | 2001-09-28 | 2004-11-30 | Infineon Technologies Ag | Process window enhancement for deep trench spacer conservation |
DE10153310A1 (de) | 2001-10-29 | 2003-05-22 | Infineon Technologies Ag | Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte |
DE10154346C2 (de) * | 2001-11-06 | 2003-11-20 | Infineon Technologies Ag | Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas |
US6809033B1 (en) * | 2001-11-07 | 2004-10-26 | Fasl, Llc | Innovative method of hard mask removal |
DE10226583B4 (de) * | 2002-06-14 | 2010-07-08 | Qimonda Ag | DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld |
US7119390B2 (en) * | 2002-08-02 | 2006-10-10 | Promos Technologies Inc. | Dynamic random access memory and fabrication thereof |
DE10321466B4 (de) * | 2003-05-13 | 2007-01-25 | Infineon Technologies Ag | Trench-Speicherkondensator und Verfahren zu dessen Herstellung |
US6887768B1 (en) * | 2003-05-15 | 2005-05-03 | Lovoltech, Inc. | Method and structure for composite trench fill |
DE10351605B3 (de) * | 2003-11-05 | 2005-05-04 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US20050164469A1 (en) * | 2004-01-28 | 2005-07-28 | Infineon Technologies North America Corp. | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches |
DE102004005694B3 (de) * | 2004-02-05 | 2005-10-06 | Infineon Technologies Ag | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren |
DE102004012855B4 (de) * | 2004-03-16 | 2006-02-02 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen |
CN100373623C (zh) * | 2004-10-28 | 2008-03-05 | 茂德科技股份有限公司 | 动态随机存取存储单元和其阵列、及该阵列的制造方法 |
DE102005024855A1 (de) * | 2005-05-31 | 2006-12-07 | Infineon Technologies Ag | Speicher und Verfahren zu seiner Herstellung |
US7294543B2 (en) * | 2006-03-22 | 2007-11-13 | International Business Machines Corporation | DRAM (Dynamic Random Access Memory) cells |
US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
US7446036B1 (en) | 2007-12-18 | 2008-11-04 | International Business Machines Corporation | Gap free anchored conductor and dielectric structure and method for fabrication thereof |
US8293625B2 (en) * | 2011-01-19 | 2012-10-23 | International Business Machines Corporation | Structure and method for hard mask removal on an SOI substrate without using CMP process |
US8916435B2 (en) | 2011-09-09 | 2014-12-23 | International Business Machines Corporation | Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4918502A (en) * | 1986-11-28 | 1990-04-17 | Hitachi, Ltd. | Semiconductor memory having trench capacitor formed with sheath electrode |
KR930003857B1 (ko) | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
KR920004368B1 (ko) * | 1989-09-04 | 1992-06-04 | 재단법인 한국전자통신연구소 | 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법 |
EP0535541B1 (de) | 1991-10-02 | 1996-03-13 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Grabenstruktur in einem Substrat |
US5250829A (en) | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
US5344381A (en) | 1992-07-10 | 1994-09-06 | Cabrera Y Lopez Caram Luis F | Equipment for the elimination of light particles, inks and air from a fiber suspension for the manufacture of paper |
JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5363327A (en) * | 1993-01-19 | 1994-11-08 | International Business Machines Corporation | Buried-sidewall-strap two transistor one capacitor trench cell |
US5422294A (en) * | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
SG72756A1 (en) * | 1996-09-19 | 2000-05-23 | Texas Instruments Inc | Cross point dram cell and process |
US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
US6025224A (en) * | 1997-03-31 | 2000-02-15 | Siemens Aktiengesellschaft | Device with asymmetrical channel dopant profile |
US5867420A (en) | 1997-06-11 | 1999-02-02 | Siemens Aktiengesellschaft | Reducing oxidation stress in the fabrication of devices |
US5981332A (en) * | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Reduced parasitic leakage in semiconductor devices |
US6033997A (en) * | 1997-12-29 | 2000-03-07 | Siemens Aktiengesellschaft | Reduction of black silicon in semiconductor fabrication |
US6310375B1 (en) | 1998-04-06 | 2001-10-30 | Siemens Aktiengesellschaft | Trench capacitor with isolation collar and corresponding manufacturing method |
US6008104A (en) | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
EP0986289A3 (de) | 1998-09-09 | 2000-06-07 | Siemens Aktiengesellschaft | Schaltungsanordnung und Verfahren zur Kennzeichnung von Leiterplatten |
DE19901210A1 (de) | 1999-01-14 | 2000-07-27 | Siemens Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
TW429613B (en) * | 1999-10-21 | 2001-04-11 | Mosel Vitelic Inc | Dynamic random access memory with trench type capacitor |
-
1999
- 1999-09-14 DE DE19944012A patent/DE19944012B4/de not_active Expired - Fee Related
-
2000
- 2000-09-05 WO PCT/DE2000/003063 patent/WO2001020681A1/de active Application Filing
- 2000-09-13 TW TW089118683A patent/TW492187B/zh not_active IP Right Cessation
-
2002
- 2002-03-14 US US10/097,490 patent/US6608341B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020125521A1 (en) | 2002-09-12 |
WO2001020681A1 (de) | 2001-03-22 |
DE19944012A1 (de) | 2001-03-22 |
US6608341B2 (en) | 2003-08-19 |
DE19944012B4 (de) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW492187B (en) | Trench-capacitor with capacitor-electrodes and its production method | |
US6426253B1 (en) | Method of forming a vertically oriented device in an integrated circuit | |
US6949785B2 (en) | Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes | |
TW405262B (en) | A process for forming a high density semiconductor device | |
US6410391B1 (en) | Method for producing an EEPROM memory cell with a trench capacitor | |
US6218693B1 (en) | Dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor by a novel fabrication method | |
US5780338A (en) | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits | |
US6617631B2 (en) | Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device | |
US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
US5792689A (en) | Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory | |
US5545583A (en) | Method of making semiconductor trench capacitor cell having a buried strap | |
TW459386B (en) | Memory with trench-capacitor and selection-transistor and its production method | |
US5643819A (en) | Method of fabricating fork-shaped stacked capacitors for DRAM cells | |
US6355520B1 (en) | Method for fabricating 4F2 memory cells with improved gate conductor structure | |
TW522506B (en) | A method for fabricating a trench capacitor | |
JPH11330403A (ja) | トレンチキャパシタの製造方法 | |
US6828191B1 (en) | Trench capacitor with an insulation collar and method for producing a trench capacitor | |
US6010933A (en) | Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices | |
US5731130A (en) | Method for fabricating stacked capacitors on dynamic random access memory cells | |
US6291286B1 (en) | Two-step strap implantation of making deep trench capacitors for DRAM cells | |
US6355518B1 (en) | Method for making a DRAM cell with deep-trench capacitors and overlying vertical transistors | |
TW388125B (en) | Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas | |
JP3408212B2 (ja) | モノリシック・メモリデバイス | |
TW388877B (en) | Semiconductor device and its manufacturing process | |
US20070235786A1 (en) | Storage capacitor and method for producing such a storage capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |