TW451471B - Method for fabricating an integrated circuit capacitor - Google Patents

Method for fabricating an integrated circuit capacitor Download PDF

Info

Publication number
TW451471B
TW451471B TW089107158A TW89107158A TW451471B TW 451471 B TW451471 B TW 451471B TW 089107158 A TW089107158 A TW 089107158A TW 89107158 A TW89107158 A TW 89107158A TW 451471 B TW451471 B TW 451471B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
scope
interlayer insulating
insulating layer
Prior art date
Application number
TW089107158A
Other languages
English (en)
Inventor
Ki-Young Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW451471B publication Critical patent/TW451471B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4 5 1 47 1 A7 B7 五、發明說明(1 ) 發明背景 發明領域 本發明係有關一種製造一積艘電路電容器之方法,且 更特別在於一種製造一金屬·絕緣想-金屬(MIM)結構中之 電容器的方法,其使用於合併動態隨機存取記憶體 (DRAM)與邏輯(MDL)裝置之邏輯或類比電珞之中β 習知技藝之描述 半導體積體電路一般係分類為數位式與類比式。數位 型式之積艘電路(換言之,邏輯電路)根據一個或更多輪 入信號之狀況產生一輸出。反之,類比型式之積體電路( 換言之,類比電路)根據一輸入信號之不同線性改變產生 一輸出6 於數位與類比型式之積體電路中,係根據累積於一電 容器之電荷存在與否貯存資料。為了要維持正常反應之特 徵’應以一方式製造一電容器’該方式防止電容器之電容 與電壓或溫度之改變一起變化。 與一般之金屬氧化物半導體場效應電晶體(MOSFETs) 或連接電容器不同,已經提出之mdl電容器具有一聚石夕· 絕緣器-聚矽(PIP)或金屬-絕緣器-金屬(MIM>結構,因為其 電容不會依靠偏壓電壓或溫度。 然而,與PIP電容器相比,薄膜MIM電容器不提供高 單位面積之電容。此外,MIM電容器具有一較低之電容 電壓係數(VCC)’該係數指示根據電壓改變之電容變化, MIM電容器亦具有一較低之電容溫度係數(TCc ),該係數 本紙張尺度適用令國國家標準(CNS)A4規格(21〇χ297公轚) 4 (請先Μ讀背面之注意事項再填寫本I> 裝____ 訂---------線. A7 B7 五、發明說明(2 ) 指示根據溫度改變之電容變化°例如,?11>電容器之vcc 與TCC之值各約為每伏特百萬分之220ppm/v與每度c百萬 分之120ppm/C,但MIM電容器之值各約為60ppm/V與 70ppm/C。因此,已使用MIM電容器來製造精密之類比產 品。近年來,已經有使用MIM電容器來製造邏輯與類比 電路之趨勢。 第la囷到第lg囫係連續加工圈,顯示一廣泛使用製造 一 MDL裝置之邏輯或類比電路的MIM電容器之傳統方法 。這些方法將會參考附加之圊示加以描述β 如第la圖中所示,一第一層間絕緣層12係形成於一半 導體基質10之上’該基質具有下結構(未顯示),該下結構 由電晶體、預先決定之線路’以及類似者所構成。
如第lb圖中所示,一鋁A1之第一傳導層14係形成於第 一層間絕緣Π之上,於第一傳導層丨4之上係形成一厚度約 為2〇〇到6〇〇埃(g )之氮化鈦(TiN)加蓋金屬層16 B 一界定 合益區域之抗曝光層(未顯示)係做為連續蝕刻加蓋金屬 層16與第一傳導層〗4之遮罩使用,由此形成一「第一傳導 14/加蓋金屬層!6」沈艰物結構,該結構界定—下電極(I 如第卜圖中所示,—第二層間絕緣層18係形成於下 極(I)之第-層間_層12之上。接著,係執行一化學 械抛光(CMP〗或回蝕程序,來 吁眾罡十第一層間絕緣層】8。 此為了暴露下電極(1 )第—傳 .. , ^ ^得導層14表面預先決定 口丨‘ 個別蝕刻第二層間辟嗓層以ώ a “ a p β a] H增Μ與加盍金屬層丨$ :1ύ - 297 I I I 1 I — I I 1 I I I I 11111!1 . I I I I I I ! t (請先Μ讀背面之注意事項再填寫本頁) 14?1 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 絕緣層18中形成一通道孔或凹口 h"於此程序中,係同時 蝕刻掉一部份之第一傳導層14,來於通道孔h之底表面上 的第一傳導層14中形成一凹部· 如第Id鬮中所示,一介質層2〇係形成於第二層間絕緣 層18之上’覆蓋通道孔h,且一薄阻隔金屬層22係藉著於 介質層20之上的一「鈦/氮化鈦」(Ti/TiN)沉澱物所形成 〇 如第le圖中所示’為了完全填入通道孔h,一鎢%之 第二傳導層係形成於結構之上》為了暴露阻隔金屬層22之 表面’係於第二傳導層之上執行一 CMP或回蝕程序,由 此於通道孔h内形成一鎢W之傳導栓24 » 如第If圖中所示’一鋁A1合金之第三傳導層26係形成 於阻隔金屬層22之上,該阻隔金屬層具有傳導栓μ。為了 暴露第二層間絕緣層18表面之一預先決定的部份,一界定 電容器區域之抗曝光樣式(未顯示)係做為連續蚀刻傳導層 26 '阻隔金屬層22,與介質層20之遮罩使用。因此,—預 先決定大小之傳導層界定一上電極(Π),由此完成製造 程序。 結果,介質層2〇位於該介質層頂之上電極(n)的「傳 導栓24/傳導層26」沉澱物結構與該介質層底之下電極 )之「傳導層14/加蓋金屬層16」沉激:物結構之間,其形成 MIM電容器。如上所述,加蓋金屬層16係由TiN所製成, 且其與介質層20及下電極(I )接觸之邊緣係形成一尖銳角 度之結構。 本紙張尺度適用中國國家標準<CNS)A4规格(210 X 297公釐) 6 --------- ---裝 i — II I I I 訂 ί ! I I I ·線 <請先閲讀背面之注意事項再填寫本頁) A7 ------B7_____ 五、發明說明(4 ) 然而,如果MDL電容器係藉著上述方法製作,其可 能產生問題,這些問題係於以下描述。 於形成通道孔h時’蚀刻程序係垂直向下執行到下電 極(I )之加蓋金屬層16。當姓刻程序完成時,通道孔h之 下表面與侧表面於通道孔h之底部以垂直之關係交會(例如 '成直角)。第lg圖顯示影響區域之一玫大部分透視圖, 該圈包括通道孔h之下表面。 沿著通道孔h之下緣於介質層2〇之區域以一角度交會 ’其亦會存在一階狀覆蓋缺陷,其係藉著一與通道孔h之 其他部分相比較薄之介質層2〇所顯露。 操作裝置期間於階狀覆蓋缺陷處可能發生漏電,甚 至更糟,於上下電極之間可能發生短路,由此損害電容器 ,且降低該等半導體裝置之生產期間的良率。 此外,於階狀覆蓋缺陷處之介質層2〇係暴露於較高之 電場強度,換言之,稱之為「電場之集中」,其發生於操 作中之裝置,由此降低併入此製造裝置之產品的可靠性。 因此,欲解決上述諸問題有迫切之需求。 發明摘要 有鑑於上述者,本發明之一特性在於提供一種用來製 造-半導體積體電路之一電容器的方法,該方法藉著形成 或Ti/TiW沉㈣之加蓋金屬|,該加蓋金屬層之 ㈣速率較氧化物層為高,且為了使位於通道孔底部之介 質厚度相等或平順'藉著於通道孔之下緣以推拔之方式執 卜姓刻短序4此防止由於階狀“缺㈣低之㈠ Ίι 屮!3 阁家標進(CNislA4 >; 公餐_! —~**«^*™·**--------- tf n ^^1 n* If I d If it tl h^i 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 45147 1
At B7 五、發明說明(5 ) ,且增進裝置之可靠性,否則其易遭受一電場之集中者。 (請先W讀背面之注意事項再填寫本頁) 為了來容納上述之特性,係提供一用來製造—半導體 積體電路之一電容器之方法,該方法包含之步味有:於_ 半導體基質上形成一傳導層,其具有一第一層間絕緣層; 形成一加蓋金屬層,該加蓋金眉層具有高於傳導層上之氧 化物層的任刻速率;藉著任刻加蓋金屬層與傳導層於__「 傳導層/加蓋金屬層」沉澱物結構中形成一下電極,來暴 露一第一層間絕緣層表面之一預先決定的部份;於第—層 間絕緣層上形成一第二層間絕緣層,該第一層間絕緣層具 有下電極;藉著蝕刻第二層間絕緣層與加蓋金屬層形成— 通道孔,來暴露下電極表面之一預先決定的部分,其中沿 著通道孔之下緣保持一推拔加蓋金屬層;及形成一上電極 ,並至少於通道孔之一部份***一介質層· 習慣上藉著Ti/TiN或Ti/TiW之加蓋金屬層沉溉形成一 包含濺撒單元之視準儀,其中Ti沉溉物較佳具有50到500 埃(久)之厚度,且TiN或TiW沉澱物較佳具有1〇〇到15〇〇埃 (又)之厚度。 經濟部智慧財產局員工消費合作社印製 此外,不論一乾蝕刻程序或複雜蝕刻程序皆包括有可 以使用一濕蝕刻與乾蝕刻之結合來形成一通道孔(hp姓 刻氣體(CHF3)與四氟化碳(CFO具有一比X之混合比,亦即 CHF3:CF4=1:X(其中Χ=〇·5到2),該氣體係使用於乾蝕刻程 序。通道孔(h>較佳係形成於從沿著剩下加蓋金屬層之下 表面邊緣水平距離約為1〇〇到800埃(為)之處。 如果根據本發明製造一 MIM電容器,於第二層間絕 本紙張又度適用Ί7國S家標準(CNS)A4規格(210 X 297公5Ϊ ) A: B7__ 五、發明說明(6 ) 緣層與加蓋金屬層之間有選擇性蝕刻速率之差異防止垂直 蝕刻加蓋金屬層。反之,其以一推拔之方式蝕刻加蓋金屬 層,由此於通道孔之下部達成圓形之下緣。因此,以上述 方式形成一介質層,提供一具有更為平均厚度之介質層, 由此於介質層之特定部分來防止一電場之集中,與防止介 質層中之階狀覆蓋缺陷一樣。 圖示之簡單描述 本發明其他的特性與觀點將參考附加圓示從下列描述 而變的明顯,其中: 第la圖到第lg圈係為一連續加工圏,其顧示_種依明 習知技藝用來製造MDL中一邏輯或類比電路之一 電 容器之方法; 第2a圈到第2g圖係為一連續加工圖,其顯示一種依照 本發明用來製造MDL之一邏輯電路或一類比電路之一 MIM電容器之方法。 第3圊係為一放大之部分透視圖,其顯示第2c圖中所 示之(b)部分。 發明之詳細說明 韓國專利申請第99-35593號,建檔曰期為西元1999年 8月26曰 '標題「用來製造半導體積體電路之方法」係併 入本案以為參考資料。 參考附加之圖示-詳細描述本發明之一說明具體實施 例 第2a圖到第2g圖係為〆連續加工.圖其顯示一種依照 -------------— ------訂--------- <請先閱讀背面之注意事項再填冩本頁) \ 9 經濟部智慧財產局員工消費合作社印製 5 1 47 1 A7 ________B7_____— 五、發明說明(7 ) 本發明用來製造MDL之一邏輯電路或一類比電路之一 MIM電容器之方法。 如第2a圖中所示,一第一層間絕緣層ι〇2(諸如氧化物 層)係形成於一半導體基質100上,該基質具有一下結構( 未顯示)’該下結構由電晶體、導翘,及類似者經由化學 蒸氣沉澱CVD、熱擴散、層沉激,或這些程序之結合所 構成*例如,藉著CVD所形成之第一層間絕緣層包括有 :硼磷矽酸鹽玻璃(BPSG)、磷矽酸鹽玻璃(PSG)、電漿增 強氧化物(PEOX)、USG、PE-TEOS、03-TE0S,或 SOG之 一單層結構:或一多層之結構。藉由熱擴散形成之第一層 間隔離層係為一高溫氧化(HTO)層· 如第2b圖中所示,一鋁(A丨)、鎢(W)或銅(Cu)合金之 第一傳導層104係形成於第一層間絕緣層102之上。一加蓋 金屬層106之一「Ti(106a)/TiN(106b)j混合沉澉物結構具 有較一氧化物層高之可選擇蝕刻速率,該加蓋金屬層係藉 著使用一包含濺灑單元之視準儀形成於第一傳導層104之 上。此時,TiN(106b)可以THW代替,來形成一加蓋金屬 層106。此外,Ti(l 〇6a)沉诹物較佳係沉濺到約為50到500 埃(¾)之厚度,且TiN(l〇6b)或TiW沉澱物較佳係沉澱到約 為100到1500埃(為)之厚度。接著,係使用一抗曝光層(未 顯示)作為連續蝕刻加蓋金屬層106與第一傳導層104之遮 罩’該曝光層具有一界定電容器區域之樣式,由此形成下 電極(I )之一「第一傳導104/加蓋金屬層1〇6」沉澱物結 構。 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 10 — — — —1)11 — — — — ·1111111 ·1111111 r. (請先K讀背面之注意事項再填寫本頁} A7 B7 經濟部智慧財產局s h消費合fAf社印® 五、發明說明(8 ) 如第2c圖中所示,一第二層間絕緣層1〇8係形成於下 電極(1)之第—層間絕緣層102之上,且為了形成一第二 層間絕緣層108,接著執行一CVD或一般層沉澱物程序, 該第二層間絕緣層藉著一 CMP或回蝕程序整平。因此τ 為了要暴露下電極(I )之第一傳導層1〇4表面一預先決定 之部分’其係乾蝕刻第二層間絕緣層108與加蓋金屬層丨〇6 ,來於絕緣層108中形成通道孔he於此程序中,其係同時 蝕刻掉第一傳導層104之一部份,於形成通道孔之後,來 形成一於通道孔h底表面上之第一傳導層1〇4的凹部《此時 ’ CHFa與四氟化碳(CF4)之蝕刻氣體混合物具有一比X之 比率,亦即CHF3:CF4=1:X(其中χ=〇·5到2),為了形成通道 孔h,該氣體係使用於乾姓刻程序。亦可使用一包含濕蝕 刻與乾蝕刻之複雜#刻轻序來形成通道孔h。 如第2c圖中所示,欲於此處描述之加工狀況下形成通 道孔h,第二層間絕緣層1 〇8係為垂直蝕刻,但加蓋金屬層 106係由於其特徵而推拔蝕刻。蝕刻程序完成之後,加蓋 金屬層】06沿著通道h之底表面邊緣剩下有一推拔之形狀。 第3圖顯示一放大之部分透視圈,顯示沿著通道孔卜底 表面所剩下之加蓋金屬層106的推拔部分。 於第3圈中,參考值X代表一通道孔橫側與推拔部 分之間的水平距離’且參考值Y代表一垂直距離,換言之 •加蓋金屬層之總厚度。藉著控制構成加蓋金屬層1〇6之 I'iU〇6a)與TiN(106b)層的厚度,—與加蓋金屬層!〇6之垂
直距難Y有關的鸟度較诖係保持於20到80度 '水平距離X Π 裝--------訂---I-----線 (請先K讀背面之注意事項再填罵本頁) 經濟部智慧財產局員工消費合作社印製 45147| A7 __B7_____ 五、發明說明(9 ) 之較佳範圍係在於100到8〇〇埃(¾)之間。 以上所描述與顯示之蝕刻程序係執行到一處,其係暴 露第一傳導層104之表面,來形成通道孔he其亦可以藉著 蝕刻加蓋金屬層106之中心完成。如果蝕刻加蓋金屬層1〇6 之中心’則第一傳導層104係非暴露於通道孔h之底表面, 且加蓋金屬層之推拔部分的厚度Y可以較前者為小。 如第2d圖中所示,一預先決定厚度之介質層no係形 成於第二層間絕緣層108之上,其覆蓋通道孔h之内部。藉 著使用_包含濺灑單元之視準儀,一包含一阻隔金屬層112 之「Ti/TiNj沉爽物係形成於介質層Π〇之上。此時,介 質層110係以一單一氧化物層(例如:PEOX ' P-S.iH4或高 密度電漿(HDP)、Al2〇3)或一氮化物(例如··電漿增強氮化 物(PESiN),或其之一多層結構(例如,「氡化物層/氣化物 層j、、「氮化物層/氧化物層」、「氧化物層/氮化物層/氧化 物層j或「氮化物層/氧化物層/氮化物層」))所形成》 如第2e圖中所示,一鎢(W)之第二傳導層係形成於先 前程序完成的結構之上,藉著CVD程序填入通道孔h »於 第二傳導層108之上係執行一CMP或回蝕程序,來暴露阻 隔金屬層112之表面,由此於通道孔h内形成一鎢W之傳導 栓 114 » 如第2f圖中所示,一鋁(A1)、鎢(W)或銅(Cu)合金之 第三傳導層116係形成於阻隔金屬層112之上,該阻隔金屬 層具有傳導栓114。為了暴露第二層間絕緣層108表面之一 預先決定的部分,係使用一抗曝光層樣式(未顯示)作為連 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公蜚} 12
IttlIIIIIIH isf _ I I ί11*!! — -"3^ - <請先閱讀背面之沒意事項再填寫本頁> A7 A7 控濟部智慧財產局員工消費合作社^¾ ______B7__ 五、發明說明(10 ) 續蝕刻第三傳導層116、阻隔金屬層112及介質層110之遮 罩,該抗曝光層樣式界定電容器之區域。結果,一預先決 定大小之傳導層(U6)界定一上電極(n),由此完成製造 程序。 因此,介質層(110)係位於該介質層頂上之上電極(E )的「傳導栓(114)/傳導層(116)」沉澱物結構與該介質層 底上之下電極(I )的「傳導層〇〇4)/加蓋金屬層(1〇6)」 沉澱物結構之間》— MIM電容器係經由上述之製造程序 形成。此時,如以上所述’加蓋金屬層(1〇6)具有一「Ti/TiN 」或「Ti/TiW」沉澱物結構,且其與介質層U〇及下電極( I )接觸之邊緣係形成一推拔之圓形。 如果MIM電容器係如此製造,為了形成通道孔,第 二層間絕緣層108與加蓋金屬層之間有選擇性之蝕刻速率 的差異導致不同的蝕刻程序,亦即,前者之氧化物層係為 垂直钱刻,且後者之加蓋金屬層係為推拔姓刻。因此,當 形成通道孔h時,於通道孔h之下表面與側向表面邊緣係形 成一推拔之圓形,而非一尖銳之角狀。 因此,如果執行此處所描述之程序(例如’一用來沉 澱介質層之程序)製造電容器,可以避免階狀覆蓋缺陷, 因為於特別部分(例如,通道孔11之下緣)係形成較通道孔匕 内其他部分薄之介質層n0e換言之一具有相等厚度之 介質層丨10係形成於通道孔h之内部上f第2f囿之—部份a ;係於第2g圖中放大,其顯示已沿著通道^之下緣形成 —平均厚度之介質層! 10的展開圖 ------------I - I I I I III ^ * I I--I I I I <請先Μ讀背面之注意事項再填寫本頁) 13 經濟部智慧財產局員工消費合作社印製 45 1 47 1 A7 _B7__ 五、發明說明(11 ) 因此,本發明於防止由介質層110中之階狀覆蓋缺陷 所引起的漏電,及藉著上電極(I )舆下電極(Π)之間的 短路所引起之損害係為有效者,由此增進產品良率與可靠 性。 此外,因為介質層(110)之厚度更為均勻,操作裝置 之介質層上係形成更為均等之電場。結果,其係防止藉由 電場之集中所產生之缺陷,由此使本發明之電容器成為一 更令人滿意之高可靠性產品· 再另一方面,第2e圖到第2gffl中所示製造上電極(H) 之程序於本發明之另一具體實施例中可以進行修改,其傳 導層係形成於一阻隔金屬層112之上,經由一鋁(A丨)之再 流入程序用來填入通道孔h,無須一分離層沉救物程序、 CMP程序,或回蝕程序來形成一鎢(W)栓,且經由一定型 程序整平,由此形成上電極(Π)。 雖然已經以一單獨較佳具體實施例加以描述本發明, 那些熟知本技藝者將認知可以在附加專利申請範圍之精神 與範疇之内對本發明實行修改。 本發明之一 MIM電容器中有一優點,為了形成一下 電極之加蓋金屬層,「Ti/TiN」或「Ti/TiW」沉溉物結構 具有一較氧化物層高之有選擇性蝕刻速率,其代替傳統之 「TiN」單層結構。經由沿著通道孔之邊緣形成一均等厚 度之介質層,下電極於蝕刻程序中獲得一推拔之形狀.由 此藉著防止於介質層内之階狀覆蓋缺陷引起上電極與下電 極之間的漏電與短路,達成增進產品之良率。更進一步, 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 14 — — — — — — — —— — — — — — — — — · I I — — — — — _ , (請先Μ讀背面之注意事項再填寫本頁) A7 __B7 _ 五、發明說明(12 ) 藉著於介質層之特定部分防止電場的集中,其係完成高可 靠性之電容器。 -------------裝—— (請先閱讀背面之注意事項再填窵本頁) -線_ 經濟部智慧財產局員工消費合作社印製
S "-家 I柊!規 釐 ·. 15

Claims (1)

  1. 5 1 47 I i 六、申請專利範圍 L 一種用來製造一半導體積體電路之一電容器的方法, 該方法之步騾包含有: (a) 於一第一層間絕緣層上形成_傳導層,該第—層間 絕緣層位於半導逋基質之上; (b) 於傳導層之上形成一加蓋金屬層,其中加蓋金屬層 具有一高於氧化物層之有選擇性蝕刻速率; (c) 為了要暴露第一層間絕緣層表面一預先決定之部分 ,藉著有選擇性的蝕刻加蓋金屬層與傳導層,於一 「傳導層/加蓋金屬層」沉溉物結構中形成一下電極 f (d) 於第一層間絕緣層之上形成一第二層間絕緣層,該 第一層間絕緣層具有下電極; (e) 藉著有選擇性的蝕刻第二層間絕緣層與下電極到一 預先決定之尾端點形成一通道孔,暴露下電極之表 面一預先決定的部分,其中於通道孔之封閉端沿著 下緣保持一推拔之加蓋金屬層;及 (f) 形成一上電極’且於下電極與上電極之間將一介質 層***通道孔内。 2.如專利申請範圍第1項之方法,其中加蓋金屬廣係由— 「Ti/TiN」或「Ti/Ti\V」沉濺物結構所形成。 3·如專利申請範圍第2項之方法,其中Ti係形成一50到500 埃U )之厚度。 4.如專利申請範圍第2項之方法,其中TiN或TiW係形成 一 100到WOO埃(為)之厚度。 本紙張&度適用中@國家標準(CNS)A4規格(210 X 297公釐) ------------------' 衣-------t訂---------線丨 <請先閱讀背面之it-.f事碩再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 17 申請專利範圍 5. 如卑利中請範圍第I項之方法,其中係以一 加蓋金屬層,該視準儀包含有一濺灑單元s 視準儀形成 6. 如專利中請範圍第1項之方法,其中尾端點係位於傳導 層之中’由此暴露其表面之一預先決定的部分a 如專利申請範圍第1項之方法,其中尾端點係位於加蓋 金屬層之中央。 8.如專财請範圍第丨項之方法,其中通道孔係,為乾姓刻 或複合姓刻所形成,該複合姓科係濕钱刻與乾鞋刻程 序之結合者β 9. 如專利申4範圍第!項之方法,其中乾姓刻更包含有以 1 : X混合蝕刻氣體CHF3與CF4,其中χ=〇,5到2。 10. 如專利申請範圍第1項之方法,其中係沿著通道孔封閉 尾端之平面100到800埃(& )之間的距離形成通道孔, 該平片位於沿著第二層間絕緣層通道孔之邊緣與沿著 通道孔之封閉邊緣的加蓋金屬層推祓之起始處之間。 U.如專利申請範圍第1項之方法,其中步驟(f)更包含有: (fl)於第二層間絕緣層之上形成一介質層,該第二層 間絕緣層覆蓋通道孔之一内部; (f2)於通道孔内形成一傳導拾; (f3)於介質層與傳導拴之上形成一第二傳導層;及 (f4)為了要暴露第二層間絕緣層之表面一預先決定的 部分選擇性地蝕刻第二傳導層與介質層,由此完 成上電極之Γ傳導拴/傳導層」沉澱物結構。 丨二π專利申請範圍第U項之方法其中歩驟(Π)更包含有 18 451471 A8 B8 CS D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 〇2a)於介質層之上形成一第三傳導層,且填入通道孔 内:及 (f2b)整平第三傳導層,直到暴露介質層之表面為止。 13. 如專利申請範圍第12項之方法,其中第三傳導層包含 有鎢(wp 14. 如專利申請範圍第12項之方法,其中係藉著一 cmp程 序或回蝕程序整平第三傳導層。 15. 如專利申請範圍第12項之方法,其更包含有:於介質 層之上形成一阻隔金屬層之步琢’該介質層於形成傳 導拴之前覆蓋通道孔之内部。 16. 如專利申請範圍第15項之方法’其中阻隔金屬層包含 有「Ti/TiN」沉澱物結構。 17. 如專利申請範圍第1項之方法,其中步驟⑺更包含有: (fl)於第二層間絕緣層之上形成一預先決定厚度之介 質層’該第二層間絕緣層覆蓋通道孔之内部: (f2)於介質層之上形成一第二傳導層,且填入通道孔 内; (f3>於一預先決定之溫度回流第二傳導層;及 (f4)選擇性蝕刻第二傳導層與介質層,來暴露第二層 間層表面之一預先決定的部分,由此完成由第二傳 導層所製造的上電極。 18_如專利申請範圍第17項之方法,其更包含有一於介質 層之上形成一阻隔金屬層的步驟,該介質層於形成第 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) <請先閲讀背面之r意事項再填寫本頁》 訂---------線· 19 δ 8 δ ABCD 經濟部智玆时產局員工沾費合作钍.£1.'|6 六、申請專利範圍 二傳導層之前覆蓋通道孔之内部。 19. 如專利申請範圍第18項之方法’其中阻隔金屬層係由 一「Ti/TiN」沉艰物結構所形成。 20. 如專利申請範圍第1項之方法’其中介質層係由—單層 氧化物或氮化物之結構’或一結合氧化物與氮化物之 沉激物結構所形成。 21. 如專利申請範圍第2〇項之方法,其中係藉著從ρΕοχ、 P-SiH4、HDP與Al2〇3之群組中選擇一者來形成氧化物 層。 22. 如專利申請範圍第2〇項之方法,其中氮化物層包含有 PESiN。 23. 如專利申請範圍第2〇項之方法,其中係藉著從「氧化 物層/氮化物層」'「氮化物層/氧化物層」、「氧化物 層/氮化物層/氧化物層」'「氮化物層/氧化物層/氮化 物層」/儿殺物結構之群組中選擇一者來形成介質層s 24. —種半導體積體電路,其包含有: 於一第一層間絕緣層之上形成一傳導層,該第一 層間絕緣層位於一半導體基質之上: 於傳導層之上形成一加蓋金屬層、其中加蓋金屬 層具有一有選擇性的蝕刻速率,其高於一氧化物層之 链刻速率; 為了要暴露第一層間絕緣層表面之一預先決定的 4々,藉著選擇性蝕刻加蓋金屬層與傳導層(於r傳 導層’加蓋金屬層,沉澱物結構内形成一 丁電極: ,~r e, ___ Ί·__ -i規.格 ------------- _ ___I _ I 訂-________ (請先閱讀背面之注意事項再填駕本頁) :20 4 i—r 5 A8B8CSD8 六、申請專利範圍 於第一層間絕緣層之上形成一第二層間絕緣層, 該第一層間絕緣層具有下電極; 藉著將第二層間絕蝝層與下電極選擇性蝕刻到一 預先決定之尾端點形成一開孔,暴露下電極表面之一 預先決定的部分,該開扎係藉著第二層間絕緣層與下 電極界定’其中一推拔之加蓋金屬層係沿著於開孔之 封閉尾端下緣所保持;及 —介質層’該介質層位於下電極與上電極之間的 開孔内。 μ ““ 25.如專利申請範圍第24項之袁^:乂丨其,兔加蓋金屬層包括 (請先閱讀背面之注意事項再填筠本頁> 有一「Ti/TiN」或rTi/TiW沉派物。 26. 如專利申請範圍第25項之 到500埃(& )之厚度。 27. 如專利申請範圍第25項之
    中Ti係形成到約5 。 ΓΠΝ或TiW係形月 訂: 到約100到1500埃(A )之厚 經濟部智慧財產局員工消費合作社印製 28. 如專利申請範圍第24項@_;其中蝕刻之尾端點^ 伸到傳導層,由此暴露其 29. 如專利申請範圍第24項之^ 先決定的部分 更包含有: 於一第二脣锊絕緣潘之上形成一俾♦層,該第―二 層間絕緣層復蓋通道孔之内部; 於通道孔内形成一傳導拴;及 於介質層與傳導拴之上形成一傳導層,且為了要 暴露第二層間絕緣層表面之一預先決定的部分,選擇 性地蝕刻介質層,由此完成一上電極之r傳導拴/傳導 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐> 21 * 六、申請專利範圍 AS BS cs DS 層」沉殿物e30.如專利申請範圍第29項之 i鍵較'其更包含有:於介質 層之上形成一傳導層,並填入開’孔中,其中係整平傳 導層,直到暴露介質層之表面為止。 y.|·、. , -------n n ff m I 1 - - n I _ _ _ _ 一0, » If ! - - - - It I (請先wti背面之注意i項再填寫本頁) 經濟部智慧財產局員工消費合作社印起
TW089107158A 1999-08-26 2000-04-17 Method for fabricating an integrated circuit capacitor TW451471B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035593A KR100305680B1 (ko) 1999-08-26 1999-08-26 반도체 집적회로의 커패시터 제조방법

Publications (1)

Publication Number Publication Date
TW451471B true TW451471B (en) 2001-08-21

Family

ID=19608741

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107158A TW451471B (en) 1999-08-26 2000-04-17 Method for fabricating an integrated circuit capacitor

Country Status (3)

Country Link
US (2) US6333224B1 (zh)
KR (1) KR100305680B1 (zh)
TW (1) TW451471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614911A (zh) * 2019-03-26 2021-11-05 三菱综合材料株式会社 绝缘电路基板

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342445B1 (en) * 2000-05-15 2002-01-29 Micron Technology, Inc. Method for fabricating an SrRuO3 film
KR100408404B1 (ko) * 2001-04-10 2003-12-06 삼성전자주식회사 후속 열처리 공정에 기인한 금속층의 결정립 성장을억제하는 방법 및 이러한 방법에 의해 형성된 금속층을포함하는 반도체 장치의 제조방법
KR100412128B1 (ko) * 2001-04-19 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR20030002605A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 엠아이엠 캐패시터 형성방법
KR100442863B1 (ko) * 2001-08-01 2004-08-02 삼성전자주식회사 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
US6717193B2 (en) 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
KR100480890B1 (ko) * 2001-12-20 2005-04-07 매그나칩 반도체 유한회사 반도체 장치의 커패시터의 제조방법
KR100482029B1 (ko) * 2002-07-25 2005-04-13 동부아남반도체 주식회사 엠아이엠 캐패시터 형성방법
KR100485167B1 (ko) * 2002-07-25 2005-04-22 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR100929626B1 (ko) * 2002-11-25 2009-12-03 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
KR100506943B1 (ko) * 2003-09-09 2005-08-05 삼성전자주식회사 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
KR100611005B1 (ko) * 2005-06-27 2006-08-10 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조방법
KR100710202B1 (ko) * 2005-07-14 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 제조방법 및 이를 이용한 이미지센서
KR100705257B1 (ko) * 2005-12-05 2007-04-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100827437B1 (ko) 2006-05-22 2008-05-06 삼성전자주식회사 Mim 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8623735B2 (en) 2011-09-14 2014-01-07 Globalfoundries Inc. Methods of forming semiconductor devices having capacitor and via contacts
US9178009B2 (en) 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
US8809149B2 (en) 2012-12-12 2014-08-19 Globalfoundries Inc. High density serial capacitor device and methods of making such a capacitor device
US9287350B2 (en) * 2014-07-22 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor
US9349787B1 (en) 2014-12-10 2016-05-24 GlobalFoundries, Inc. Integrated circuits with capacitors and methods of producing the same
US9373680B1 (en) 2015-02-02 2016-06-21 Globalfoundries Inc. Integrated circuits with capacitors and methods of producing the same
US10510825B2 (en) * 2017-10-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. Metal-insulator-metal capacitor with improved time-dependent dielectric breakdown
CN113745402B (zh) * 2020-05-29 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、存储器
CN113270394B (zh) * 2021-05-19 2024-01-23 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN118016652A (zh) * 2024-04-08 2024-05-10 北京智芯微电子科技有限公司 Mim电容的制造方法及mim电容

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668413A (en) * 1994-02-18 1997-09-16 Ricoh Company, Ltd. Semiconductor device including via hole
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule
JPH08306773A (ja) * 1995-04-28 1996-11-22 Sharp Corp 半導体装置
US5686357A (en) * 1995-07-10 1997-11-11 Micron Technology, Inc. Method for forming a contact during the formation of a semiconductor device
JP3616179B2 (ja) * 1995-11-09 2005-02-02 株式会社ルネサステクノロジ 半導体記憶装置
KR100215905B1 (ko) * 1996-01-10 1999-08-16 구본준 반도체 장치의 축전기 제조방법
KR100238615B1 (ko) * 1996-06-04 2000-01-15 가네꼬 히사시 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
KR100267093B1 (ko) * 1997-04-29 2000-10-02 윤종용 박막커패시터및그제조방법
EP0893832A3 (en) * 1997-07-24 1999-11-03 Matsushita Electronics Corporation Semiconductor device including a capacitor device and method for fabricating the same
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
US5933749A (en) * 1997-10-27 1999-08-03 United Microelectronics Corp. Method for removing a top corner of a trench
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6320214B1 (en) * 1997-12-24 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a ferroelectric TFT and a dummy element
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
JPH11297942A (ja) * 1998-04-08 1999-10-29 Nec Corp 強誘電体メモリ装置およびその製造方法
US6172387B1 (en) * 1998-05-04 2001-01-09 Micron Technology, Inc. Semiconductor interconnection structure and method
US6259149B1 (en) * 1998-07-07 2001-07-10 Agere Systems Guardian Corp. Fully isolated thin-film trench capacitor
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
US6140674A (en) * 1998-07-27 2000-10-31 Advanced Micro Devices, Inc. Buried trench capacitor
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
JP2000315687A (ja) * 1999-04-30 2000-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6239010B1 (en) * 1999-07-02 2001-05-29 United Microelectronics Corp. Method for manually manufacturing capacitor
US6190956B1 (en) * 2000-01-31 2001-02-20 United Microelectronics Corp. Forming a capacitor structure of a semiconductor
TW459374B (en) * 2000-08-30 2001-10-11 Mosel Vitelic Inc Method for forming magnetic layer of magnetic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614911A (zh) * 2019-03-26 2021-11-05 三菱综合材料株式会社 绝缘电路基板

Also Published As

Publication number Publication date
KR100305680B1 (ko) 2001-11-01
US6333224B1 (en) 2001-12-25
US6479850B2 (en) 2002-11-12
US20020037623A1 (en) 2002-03-28
KR20010019262A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
TW451471B (en) Method for fabricating an integrated circuit capacitor
TWI308374B (en) Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits
TW416095B (en) Semiconductor device and method of manufacturing the same
TW455990B (en) Integrated circuit device having dual damascene interconnect structure and metal electrode capacitor and associated method for making
US6168991B1 (en) DRAM capacitor including Cu plug and Ta barrier and method of forming
US8017490B2 (en) Methods of forming metal-insulator-metal (MIM) capacitors with passivation layers on dielectric layers
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
JP2002524872A5 (zh)
KR960043222A (ko) 반도체 메모리와 그 제조방법, 스택 커패시터
US6768154B2 (en) Semiconductor device
US11925012B2 (en) Capacitor array structure and method for forming the same
US20020093043A1 (en) Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
US9299643B2 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
TWI355734B (en) Embedded capacitor in semiconductor device and met
JPH10261772A (ja) 半導体記憶装置及びその製造方法
US5847424A (en) Capacitor of semiconductor memory device and manufacturing method thereof
TW417289B (en) Capacitor and a method for fabricating the same
JP2006114545A (ja) 半導体装置およびその製造方法
US6984568B2 (en) Semiconductor memory device having multi-layered storage node contact plug and method for fabricating the same
TW508799B (en) Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby
TW447114B (en) Semiconductor device and the manufacturing method thereof
US6365464B1 (en) Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
CN100390985C (zh) 具有柱型帽盖层的半导体器件及其制造方法
KR970063719A (ko) 고융점 금속 기억 전극을 가진 개선된 기억 커패시터 및 그 제조방법
US6020642A (en) Interconnection system in a semiconductor device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees