TW448669B - Method and apparatus of determing the phase of a first clock signal using a second clock signal and method and circuit of producing a data stream indicative of the phase of one clock signal using another clock signal - Google Patents

Description

448669 五、發明說明ο) 發明背景 發明範疇 本發明係關於數位式相位鑑別。 最新技藝 相位鑑別於數位式無線通訊是重要的，特別對在任何角 度調變的數位式無線接收器而言。相位鑑別與頻率鑑別為 息息相關。頻率鑑別通常使用類比電路，例如I Q頻率鑑別 器執行。類比頻率鑑別器具有本-質上的缺.腔。假使是I Q頻 率鑑別器，該鑑別器需要一些類比組件、二4/D轉換以及 一數值反正切操作，使電路成為很複雜。 已存在用於產生代表該信號瞬時相位值的已知方法只使 用數位元件。各種此類的方法於美國專利案號為第 5,084,669號中說明，以提及的方式併入本文中。尤其 是，先前的專利說明用於決定該信號瞬時相位的數位電 路，假使需要時該信號瞬時頻率可以由此獲得°雖然該電 路之製作為全數位式，但是非常複雜。一種以簡易、全數 位方式決定該信號瞬時相位之改良方法及裝置。因此將由 那些熟知該技藝的人士接受。 發明總結 —般說來，本發明提供一種用於決定苐一時序信號相對 於第二時序信號相位的簡易、全數位式的方法與裝置。該 第一時序信號可以是如射頻（RF)信號之週期性類比信號的 近似數位信號。一種取樣技術被使用以產生包含相關相位 資訊的數位位元流。由該數位位元流形成相示相關相位的

C:\ProgramFUes\Patent\55242.ptd 第 5 頁 4 4 8 6 6 9 五、發明說明¢2) ' ' 數位字元。該數位字元可以使用一數位濾波器而形成。有 利地是，可應闬於西格瑪-三角（有時視為三角-西格瑪）類 比數位（A/D)轉換器之數位濾波技術的延伸主體可以被直 接應用於該數位流。藉由一適宜選擇的加權函數，高度準 確性可以被獲得。 如本發明之另一態樣，一種決定該第一時序信號與第 二時序信號頻率比率的方法被提供。第一時序信號依據第 二時序信號而取樣以產生一數位-位元或符號流，並由該數 位位元或符號流形成指示該頻率比率的數位字元。該數位 字元可以藉由將該數位位元或符號流濾波而形成。用於實 行先前提到方法之裝置可以包含依據第二時序信號而取樣 第一時序信號以產生一數位位元或符號流之電路，如數位 濾波器以由該數位位元或符號流形成指示頻率比率之數位 字元。較佳地是，該數位濾波器使用一加權函數，其中不 同的權值被應用於不同的數位位元或符號。 如本發明之另一相關態樣，一種產生指示二時序信號頻 率比率之資料流的方法被提供，該方法藉由依據另一時序 信號而取樣一時序信號以形成一數位位元或符號流，各數 位位元或符號代表該時序信號一些預定極性的轉換；該數 位位元或符號在其他時序信號之特別週期内發生，如此該 數位位元或符號流可以更進一步被處理以決定該頻率比 率。一種用於產生此類指示二時序信號頻率之資料流的電 路可以包含一第一輸入端，其中苐一時序信號被應用至該 第一輸入端；一第二輸入端，第二時序信號被應用至該第

C:\Program Fiies\Patent\55242. ptd 第6頁 448669 五、發明說明（3) 二輸入端；該電路產生一數位位元或符號流作為輸出信 號，各數位位元或符號代表時序信號之一些預定極性的轉 換；該時序信號在其他時序信號之特別週期内發生，如此 數位位元或符號流可以更進一步被處理以決定該頻率比 率。 仍辦如本發明之更進一步態樣，一種用於產生二頻率Fx 與Fs比率的三角/西格瑪調變之裝置被提供，該電路包含 一個用於計算Fs之時序稜數目的-記數器電路，該Fs時序稜 介於二F X時序稜之間的時間週期發生；以及用於儲存在各 Fs之時序稜時記數器值之暫存器電路。由暫存器裝置輪出 的順序值包含該三角/西格瑪調變的量化資料。 圖示簡單說明 本發明可以由下列說明結合附圖而更進一步地瞭解"在 該附圖中： 圖1為一方塊圖，解釋西格瑪-三角調變器，以及如本發 明之一具體實施例之應用於頻率取樣的取樣電路之取樣資 料模式， 圖2為有助於解釋圖1中電路模式操作的表格，其中該輸 入頻率的一個例子是該參考頻率的0 . 6 8 7 5倍； 圖3為一定時圖，解釋圖1中電路模式應用於頻率取樣時 之操作原理； 圖4為藉由圖1電路模式說明之該頻率取樣電路的一個例 子之設計圖， 圖5為一第一定時圖，解釋圖4之頻率取樣電路的操作；

C:\Program FiIes\Patent\55242. ptd 第7頁 448669 五、發明說明C4) - : '— -------- 圖6為:第二定時圖，解釋圖4之頻率取樣電路的操作. 圖7二分別加權函數之圖形，該加權函數可以被使用於’ 執行如圖4之電路產生的數位位元流之數位式濾波：、 圖8為一解釋使闬常數加權函數而甴數位 得的準確度的圖形； 、 °。後 圖9爲解釋使用三角加權函數而由數位式鑑別器獲得 準蘇度的圖愚； 圖1 0為一可以與如圖4之頻率_取樣電路結合而使用之數 位式遽波器例子的方塊圖； 圖11 A為解釋一種數位式相位鑑別方法之製表； 圖11 B為顯現圖1 1 A方法之結果的繪圖； 圖11 C為結合圖1 1A與圖11 B而使用的加權函數之繪圖； 圖12A為解釋另—種數位式相位鑑別方法之製表； 圖1 2β為顯現圖〗2A方法之結果的繪圖； 圖12C為結合圖12 A與圖12B而使用的加權函數之繪圖； 圖1 3為一如圖1 2之技術的數位式相位鏗別硬體之方塊 圖； 圖1 4 A解釋數位式相位鑑別之另一種方法的製表； 圖14 β為顯現圖1 4 A方法之結果的繪圖； 圊14C為結合圖14 A與圖14B而使用的加權函數之繪圖； 圖1 5為一如圖1 4之技術的數位式相位鑑別硬體之方塊 圖； 圖1 6 A解釋數位式相位鐘別之另一種方法的製表；

C:\Program Files\Patent\5524'2. ptd

第8頁 448669 五、發明說明ί5) 圖1 6Β為顯現圖1 6Α方法之結杲的繪圖； 圖i 6 C為結合圖1 6 Α與圖1 6 Β而使用的加權函數之繪圖； | 圖1 7為一如圖1 6之技術的數位式相位鑑別硬體之方塊 |

I ® I

i發明之詳細說明 I j 緊接'著本發明之數位式相位鑑別器的方式可以籍由類似| ]西格瑪--三角A /1)轉換而被欣賞，此方式藉由此類參考如 j I < I Candy等人於國際電機電子工程饰學會（IEEE)期刊，第i至 | j第6頁，P i s c a t a w a y， N J (丨9 9 2 )發表之”過度取樣三肖西I |格瑪資料轉換器（0 v e r s a πί p 1 i n g三角-西格瑪I) a τ a _ S i g m a ; j Converters)’’而優良达說明’一西格瑪-三角轉換器在大 ； |為高於該尼奎斯特（Nyquist)速率下之頻率將變化振幅之 | 類比信號調變至簡易的數位碼：該調變器之設計允許在時i 間之解析度被轉換為振幅之解析度。一西格瑪-三角調變 | 器的取樣資料電路模式，顯現於圖1中，可以直接被應闬 | 於由此說明的頻率取樣。 ! ί 參考图1，一發生在取樣時間1的輸入信號X:已經在取樣 丨 :: 1 ? |時間i減去該輸出信號y,。其結果被應甩至具有輸出信號\ ] 的累加器。一累加器在取樣時間ί之”新的”輸入信號與累 j 加器”舊的”輸出信號結合而形成該累加器之新的輸出信 | i 號。該累加器之輸出信號被量化，該量化代表加入一誤差! j iel。該量化器之輸出信號為最終輸出信號： ! 現在假設X,為二頻率之比率且該量化器為二階量化器=! ί ϊ

|更進一步惙設有問題之時間週期的二頻率之比率為例如 I I !

44866 9 五、發明說明¢6) ! 0. 6 8 7 5。如圖2所示，後靣之值第一次被累加，給予 | G. 6 8 了 5之累加值。此值為小於i，該值0 . 6 8 7 5再次被加至 j 累加值，給予一新的累加值1. 3 7 5 ϋ甴於此值現在為大於 | 1 ，由0.6875減去1且結杲（0.6875-1=-0, 3125)被加至累加! 器以等於丨.0625值。以此方式中持續進行操作。在先前提 i 到的操、順序中，一資料流藉由取得各累加值的整數部分 j

i i或0而產生； I I 參考圖3 ’在圖2中之一序列數-g的解譯可以被欣賞。二丨 1 ! 丨時序信號被顯現。再一次，假設在有興趣週期期間内，上丨 I ; i方時序信號與下方時序信號的比率為0 . 6 8 7 5 =在時間Ϊ = 0 ； | ，二時序信號的上升棱一致3在下方時序信號的苐一依.ί j序上升稜，上方時序信號已經耗時0. 6 8 7 5倍週期，在下方I I時序信號的下一個上升稜，已經耗時上方時序信號的 j | i. 3 7 5倍週期。在下方時序信號的下一個上升稜，從上方 i I時序信號的第一週期之後已經耗時上方時序信號的丨.0 6 2 5 ! i ; I倍週期，以此類推。 ； I 一個俘獲電路或是頻率取樣電路的設計圖可以被使闬於| 丨相當於先前在圊4中顯現之例子說明的資料流之資料樣 丨 i本。在該解釋的具體實施例中，假設該時序信號的比率為i ! i 不會有多於較袂時序的一上升稜將在較慢時序之單一遇期 ί 内發生。在其他具體實施例中，不應用此假設= | 該俘獲電路包含一輸入部分401與一輸出部分403。該輸 |入部分包含二區段Chi與Ch 2，必須小心地匹配以將誤差最

C:\!Yogra:n Ucs、l)a:eni\55242. puj 第！0 頁 448669 五、發明說明（7) ' 列的說明中’相同的數字將被使用於參考相關的正反器本 身以及其相關輸出信號。 在各區段中’正反串中的該第一正反器由取樣時序信 號Fx所計時。該正反器串中的次一個正反器由取樣時序信 號Fs所計時°上區段第一正反器Q1的d輸入被耦合至相同 正反器的輸出Q。下區段第一正反器的D輸入被耦合至上區 #又苐一正反器的輸出Q。一區段的其餘正反器被串聯輪° 合，亦即，Q至D，D至Q。 一 該輸入部份之功能為1 )產生二信號，且互為邏輯倒數， 在時序信號Fx之上升稜轉換；2)在該時序信號Fs之上升棱 鎖存该·—彳§號之值，以及3 )檢測击一時序至下一時序的糙 換。可能需要與Q3及Q4串連之額外中間階段將由該二時 k號之非同步形成的介穩定性加以最小化，且事實上多教 此類階段可能在特別的詨計被需要。 ' $ 該輸出部份在典範的具體實施例中包含三個有二輸入 IUND問。相關^NAND閘Ml與N2被耦合至該輸入區&乂線 正反器級的D與·^信號。NAND閘N1與N2，和更進一步之NAN_、n 閘N 3結合以形成該俘獲電路之最終輸出。 輸出部份之功能為檢測二輪入區段形成的二通道其中之 一通道，甴一取樣時序至下一個取樣時序時之輸入時 號位準的變化。二褕入區段以乒—乓方式作用，交替檢測 該輸入時序信號位準的變化。 “ 圖4之俘獲電路的操作可以參考圖5之定時圖而更完

C:\Program Files\patent\55242. ptd 第—u 頁 —---— 448669 五、發明說明（8) - · 、_ 信號之上升稜近似地一致（但有點延遲）。信號Q3與料分別 依據該取樣時序將信號Q 1與Q2加以取樣而形成。信號q5與

Q6分別延遲j號Q3與Q4之複製。該NAND閘一起實現邏輯函 數X - Q3 .诉 v Q4 。 ' 〜T —在圖5的例子中’所解釋的信號全為理想的方波信號。 實際上，該信號將具有有限的上升與下降次數。該信號… 與Q2之有限的上升與下降次數以及該電路非同步的可能效 應為介穩定性如圖6中之解釋…此處，信號Q3與的以及y 號Q4與Q6各為處於一循環内之未決定。該電路的最終輸出 可此正4或是可能不正確。然而’因為該決定是甴,f封問 呼叫開始，該電路全部操作的偶發錯誤決定之效應可以 忽略。不穩定的時間視窗藉由增加在該路徑内的全部增益 而減低。假使該Q3與Q9内的增益足以將錯誤的機率減低至 可接叉位平，那麼就不需要額外的電路。假使該Q3與㈣内 的增益不足以將錯誤的機率減低至可接受的位準，那麼就 需要額外的電路來增加該增益。 “ 為了將甴如圖4俘獲電路產生之資料流的二時序信號的 頻率比率回復，數位式濾波被應用。有利地是，可以應用 於西格瑪-三角（或三角-西格瑪）A/D轉換器之數位式濾波 技術的延伸主體可以被直接應用於該數位流。甚至於，藉 由一適當選擇的加權函數，高度準確性可以被獲得。 乘積之加權過的和為F I R濾波器之一個例子。所以由此 說明加權函數為一數位式濾波理論中F丨R濾波器之加權函 數。然而’必須要明白的是該n R濾波器亦可以被使用。

C:\PrograDi Files\Patent\55242. ptd 第12頁 4 4 8 b b 五、發明說明（9) " — · 〜-- 在F IR數位式濾波的處理中，該加權函數被應用於資料取 樣的"視窗'·中以獲得在該視窗中央之頻率比率的預话。該 視窗之後被”選擇與移動”至下一串樣本。開視窗通常將= 疊。舉例來說，一視窗可以包含2 5 6個樣本。 參考圖7，用於2 5 6個樣本之視窗的另二加權函數被顯 現=*加權函數被正規化，其意義為在該加權函數下的區 域為一整體。一加權函數，以虛線表示，其為直線，為^ 數加權函數.另一個加權函數”-以實線表示，為二 ，把 4 , 〜用加權 幽數。遠加權函數為數位濾波器内的脈衝反應函數。 使周直線加權函數與三角加權函數之數位式濾波的'纟士果 分別顯現在圖8與圖9中。在圊8與圖9的案例中，頻率Z率 由恰好小於〇. 687增加至恰好大於0_ 69 3。如圖8所示，使 用直線加權函數，量化的信號在介於鄰近該輸入的二位準 間振盪’在此方式中，其局部平均等於該平均輪入^平均 誤，被計算為1 7 72 ppm。如圖9所示，使用三角加權函數 之量化信號以83 ppm的平均誤差追唤該輸入。 —應用二角加權函數之典範頻率累加器的設計圖，可以 被使用於完成所期望之數位式濾波，該設計圖顯現於圖i〇 中。在該所示的例子中’該頻率累加器使用—7一位元計數 器i01 ’ 一 14-位元加法器103以及一u—位元暫存器1〇5。 該L位元計數器由該取樣頻率Fs計時。該位元計數器的 輸出被提供為加法器的一輸入。該7、位元計數器的功能為 由0往上計异至127以及由127往下計算至〇。該a?之計數 連續發生2次。此作為藉由使用正反器1〇7達成。該正反器

4486 6 9 五、發明說明（ίο) ' ^ 由該取樣頻率F s計時。7 -位元加法器的终端計數信號為該 正反器的輸入。該正反器的輸出被耦合至該7 -位元計數器 的往下計算輸入。 該"過度取樣的”資料流被耦合至該加法器的控制輸入。 當資料流的現行位元為1時，一加法被執行。當現行位元 為G時、沒有加法被執行。該加法器的進位輸入被連結為 高電壓，而有效地使該權值的範圍成為1至1 2 8。 該14-位元暫存器由該取樣頻-率Fs計時。其輸出被應用 至該加法器的另一個輸入。其輸入接收由加法器產生的輸 出字元。1 4 -位元加法器的功能為執行2 5 6個時序的累加操 作。在該2 5 6個時序結束時，該1 4 -位元加法器的輸出被使 用為頻率比率的估計器。更特別地是，在所示的例子中， 該累加器的輸出等於R X 1 28 X 1 2 9，其中該R為頻率比率估 計器。 先前的技術可以容易地被延伸至相位鑑別。用於數位式 相位鑑別的各種不同的方法與裝置將被說明，以留下不同 的設計協定。 第一個方法為觀念上很直接但是計算上花費很大。參考 圖1 1 A，所觀察的相同頻率資料流與對等於該三角加權函 數（參考圖1 1 B )的相同權值組被使用。該參考頻率與在相 當常時間週期上的取樣頻率之比率起初使用先前說明的技 術決定。已經獲得此頻率比率估計器之後，短項頻率之偏 差如之前計算該相同的頻率預估但是在相當高的速率計 算，計算週期為每一取樣週期計算一次。也就是說，連續

C:\Prograffi FilesXPateni:\55242. ptcl 第]4頁 448669 五、發明說明（π) ' 的樣本全部使闬圖i 0之電路取得，計算週期如取樣週期之 頻繁。各頻率預估（F )之差異（DF )由先前決定的頻率比率 計算而得，乘以適宜的標度因素](並累加以獲得一對等的 相位預估Pi。（該P f的啟始值為一任意選擇的啟始條件， 選擇用於與一理想預估比較°實際上，該相位可以基於先 前所知信號特性的經驗而被啟始為一值，或是缺少此類之 事實，可以在檢測到相位反應點時被設定為〇 )。 特定波形（實線）的實際相位與-使用先前相位預估方法所 得之相位預估比較相位繪圖模擬，顯現於圖11 C中。 先前之"頻率差異”相位預估方法為龐大地計算，因為需 要在相當高的速率下計算頻率預估。一 ”預加差異”相位預 估方法排除此需求。參考圖1 2A，不由該頻率預估減去頻 率比率，而將該頻率比率F r由該取樣的資料本身減去的方 式取代之。假設資料流為只是丨與0的位元流，且假設該頻 率比率Fr = 0.6 8 7 5，那麼該預加差異Y將具有ΥΜ-0·687 5 = .3125或是Υ = 0 - 0.6875 = - Ο, 6875兩者之其中一值。該Υ值 被累加以獲得對等值ΡΧ。相位預估ΡΡΠ藉由將該ΡΧ值以先 前形成頻率預估（例如使用對等的加權函數，圖1 2Β)相關 說明的實質相同方式濾波而獲得，除了該已濾波值以標度 因素k定標度。 該預加差異相位計算可以被顯現為以數學上全等於該頻 率差異相位計算。模擬結杲顯現於圖1 2C，所以與圖11 C中 相同。然而，該硬體實現由使周該預加差異相位計算而可 能為相當簡單，因為每相位點只需要一計算=此種硬體實

C:\Program Files\Patent\55242. ptd 第 15 頁 448669 五、發明說明（12) 現被顯現於圖1 3中。 圖13的預加差異相位估計器一般為包含—苐一罗 K C1 :二類似f是相等於圖1 °相關之先前說明的:值。I生 器之權值產生器WG、以及一第二累加器ACC2。 一該累加器ACC1作用為產生相當於所觀察之頻率資 元（在其他具體實施例中或是為符號）的相位數” 含一多工器1301 、一加法器13〇3以及一暫存器（例 ^ 16-位元暫存器）13(]5。該乘法器_13〇1依據該值X選擇二可 能值Yl之其中之~，並應用L至該加法器1 303。該暫浐器 之值被加入至（以形成ΡΧι，之後被儲存至該暫存器。 該加法器1303與暫存器1305累加該？\;值。 該P3值之後在累加器ACC2中濾波，1累加器ACC2包含一 乘法器1307、一加法器以及一暫存器1311。乘法关 1 30 7接收由權值產生器WG產生的權值與累加器ACn產Z的 該PX:值。相關的權值與PX,值被相乘且乘積被累加，例如 對1 2 8時序循環而言，以產生該相位估計器p p。該乘法琴 可以被建構為在該累加處理期間内應闬標度因素k至各乘 積。 該更簡單的實現可以由使用該整數差異相位計算而達 成。4整數差異相位計具數學上不等於先前之方法，但是 非常接近。參考圖1 4 A，此方法除了所觀察的頻率資料流 以外’亦使用該參考頻率資料流；假使該參考頻率被應用 至圖4的俘獲電路（具有相同的時序）時，該參考頻率資料 流將形成。該運行和之後被形成為整數差χ _R,。在許多

C:\Program Fi Ies\Patent\55242. pt.d

448669 五、發明說明（13) - - 實際的應用中，如圖14與15解釋的例子’D;將具有 1，0與-1的其中之一。然而由現行的例子，至—般=直 其中為取其他值可以被欣賞與瞭解，且被 &二， 接受。 —订的％明所 相位預估藉由與先前說明之相同或是類似方 波而开/成。該相同的三角加權函數可以被使用，圖二濾 該整數差異相位計算方法產生與前述方法。 果，圖14C。 一 ’的換擬結 參考圖15，在該例子中Di將具有該值！，〇蛊 對應的硬體實現實質上可以被簡化 圖、宁之 硬體比較）。 兴圖1 3之 圖15之該整數差異相位估計器類似圖η之估 -第-累加器ACC1、-權值產生器WG :’包含 為具有與圖13之相當結構=二二 二Γ二η 包含一參考圖樣產生器I5。]: m m減法器由相關χ值減及2位:暫“ 加法器與該暫存器累加所形成的該D丨值^ =兀 解釋’可能被限制為只是i ，0，—1的其中:。 刚所 該產生器WG以及該累加器ACC2實質上盥岡丨^止·…、 相同。然…為…是Η，]的上二圖二先=: 不需要乘法器。而是’假使時，權值被加至累加值' 而假使D, = -}時，權值被減去π (假使1 = 〇時，葶加值保 不變）。硬體乘法器之節省為圖15之製作的特別優點：' ’

ΙΗ 第17頁 C:\Program Files\Patcnt\55242. ptd 448 6 6 9 五、發明說明（14) 相位預估的更造一 i , 法。參考圖1 6A ’此_/方法被視為時序量測相位計算方 方法’目前R，x與^法類似於前述之整數差異相位計算 頻率資料流R以外亦：顧慮广\而：此方法處除了該參考 現的數目相同。甚、5用柃序里測數目RG 1其與圊2中出 如圖1 ίΒ所示。 於’所使用的加權函數明顯地不同， 時序置測相位預估值PC使用下列之等式獲得： 1)) 使用 16C中 參考 器 ACC1 器另外 該累 同15然 中的參 鐘量測 該權 1 7 0 5 。 累加 X=1 時， 該時序量測相位位計算方法之 3 懷叙結杲顯現於圖 圖17，該時序量測相位估計器〜般包罗 、一權值產生器WG以及一第二f 還包含-加法方塊。 …勝該估計 實質上與圖15中的累加器方續"目 而，扣注思參考圖樣產生器產生 考頻率資料流R，以及輸入至' 矿'加^ACC1 資斜流RG。 ^加法方塊口〇1的時 值產生器包含一記數器"03以及—權值產生器邏輯 器ACC2包含—加法器1 7 0 7以及一暫存器17〇9。合 由權值產生g產生之權值被加至暫存器17〇9的田内

4486 6 9 _案號 87116730 年工月 a__ i 五、發明說明¢16) 容。該加法器的輸出變成暫存器新的輸入，其執行該累加 器的操作例如有1 2 8時鐘循環。 在累加器ACC2的累加操作結束時，該累加器ACC1與ACC2 的輸出，一起與相對應的R G值在該加法方塊1 7 0 1内相加。 本發明在不脫離原始技術的精神與本質特徵下，可以被 具體實施為其他特定的型式，將被那些具有該技藝之原始 技術的人士所欣賞。所以目前揭示的具體實施例在各方面 皆被視為解釋而非限制。本發明的範圍藉由所附的申請專 利範圍指出而非前述的說明，且所有與該範圍有相等意義 及範圍内的變化均將被接受。 元件符號說明 10 1 7 -位元計數器 1 03 1 4 -位元加法器 1 05 1 4-位元暫存器 1 07 正反器 40 1 輸入部分 4 0 3 輸出部分 130 1 多工器 1 3 0 3 加法器 1 3 0 5 暫存器 1 3 0 7 乘法器 1 3 0 9 加法器 1311 暫存器 150 1 參考圖樣產生器 1 5 0 3 1 -位元減法器

O:\55\55242.ptc 第19頁 2001.02.15.019 44866 9 修正 案號 87116730 五、發明說明（16) 1505 2 ~ 位 元 加 法 器 1507 2- 位 元 暫 存 器 170 1 加 法 方 法 1703 計 數 器 1705 權 值 產 生 器 邏輯 1707 加 法 器 1709 暫 存 器

O:\55\55242.ptc 第19a頁 2001.02.14. 020

Claims (1)

1. 448669 _案號 87116730 β〔年二月丨-广曰_fii_ 六、申請專利範圍 1 . 一種使用第二時序信號決定第一時序信號相位之方 法，包括下列之步驟： 依據第二時序信號而取樣第一時序信號以產生數位 位元流；以及 由該數位位元流形成指示相位的數位字元。 2. 如申請專利範圍第1項之方法，其中形成數位字元之 步驟包括將數位位元流濾波。 3. —種使用第二時序信號決定第一時序信號相位之裝 置，包括： 依據該第二時序信號取樣該第一時序信號以產生數 位位元流之裝置；以及 由該數位位元流形成指示相位之數位字元的裝置。 4. 如申請專利範圍第3項之裝置，其中形成數位字元之 裝置包括一數位濾波器。 5 .如申請專利範圍第4項之裝置，其中該數位濾波器使 用一加權函數，其中不同的權值應用於不同的數位位元。 6 . —種使用第二時序信號決定第一時序信號相位之方 法，包括下列之步驟： 依據第二時序信號而取樣該第一時序信號以產生數 位符號流；以及 由該數位符號流形成指示相位的數位值。 7 ·如申請專利範圍第6項之方法，其中形成該數位值之 步驟包括將數位位元流濾波。 8. —種使用第二時序信號決定第一時序信號相位之裝

   第_ >ά O:\55\55242.ptc 2001.02.15.022 448669 修正 案號 87116730 六、申請專利範圍 置，包括 依據第二時序信號而取樣苐一時序信號以產生數位 符號流之裝置；以及 由該數位位元流形成指示相位之數位值的裝置。 9 .如申請專利範圍第8項之裝置，其中形成數位符號流 之裝置包括一數位濾波器。 I 0 .如申請專利範圍第9項之裝置，其中該數位濾波器使 用一加權函數，函數中不同的權值應用於不同的數位位 元。 II . 一種用於使用另一時序信號產生指示一時序信號相 位資料流之方法，包括依據另一時序信號取樣一時序信 號，以形成第一數位位元或符號流；其中各數位位元或符 號代表一時序信號之一些預定極性的轉換；該數位位元或 符號在其他時序信號之特別週期内發生，如此該數位位元 或符號流可以更進一步被處理以決定相關相位。 1 2 .如申請專利範圍第1 1項之方法，其中一頻率差異相 位計算被使用，且尚包括下列之步驟： 將數位位元或數位符號流濾波以獲得時序信號頻 率之平均比率； 將該數位位元或數位符號流濾波以獲得時序信號 頻率比率之一串短項預估； 對各顿估而言，計算介於各預估與頻率之平均比 率間的差異，並將該差異轉換為相位增量；以及 將該相位增量累加以產生運行相位預估。

   O:\55\55242.ptc 2001.02.15. 023 4486 6 ^ 案號 871 16730 年 月 修正 々、申請專利範圍 1 3 .如申請專利範圍第1 1項之方法，其中預加差異相位 計算被使用，且尚包括下列之步驟： 藉由從各該數位位元或符號減去時序信號頻率之 比率，以產生第一數位值流； 藉由累加第二數位值流，產生之第二數位值流； 將第二數位值流加以濾波。 1 4.如申請專利範圍第1 1項之方法，包括下列步驟： 產生第二數位位元或符號流，該數位位元或符號 流於其他時序信號依據其中之一時序信號取樣時形成； 由第一數位位元或符號流減去第二數位位元或符 號流以產生第三數位位元或符號流；以及 累加第三數位位元或符號流以形成第四數位位元 或符號流，其中各位元或符號具有1 ，0或是-1其中之一 值。 1 5 .如申請專利範圍第1 4項之方法，其中一整數差異相 位計算方法被使用，尚包括將第四數位位元或符號流加以 濾波之步驟。 1 6 .如申請專利範圍第1 4項之方法，其中一時序量測相 位計算被使用，尚包括下列步驟： 將第一數位位元或符號流濾波以產生已濾波的 值； 產生第五數位位元或符號流，該數位位元或符號 流於一時序信號為依據其他時序信號作西格瑪-三角調變 時形成；

   O:\55\55242.ptc 2001.02.15.024 ：, j 448669 / _案號87116730 今V年丄月日_^_ 六、申請專利範圍 形成一由該第四資料流取得的值與一由第五資料 流取得的值小數部分之間的差異；以及 結合該差異與已濾波的值。 1 7 .如申請專利範圍第1 6項之方法，其中該濾波為使用 一雙曲線加權函數執行。 1 8. —種用於使用另一時序信號產生指示一時序信號相 位資料流之電路，該電路包括一應用第一時序信號的第一 輸入端、一應用第二時序信號的第二輸入端，該第二輸入 端並產生數位位元或符號流作為輸出；其中各數位位元或 符號代表該時序信號之一些預定極性的轉換；該數位位元 或符號在其他時序信號之特別週期内發生，如此該數位位 元或符號流可以更進一步被處理以決定相關相位。 1 9 .如申請專利範圍第1 8項之電路，尚包括： —權值產生器； 一第一累加器；以及 一第二累加器； 其中第一累加器接收一數位位元或符號流當輸 入，並產生輸出數位位元或符號流；該權值產生器產生一 串權值；而該第二累加器接收該串權值與該輸出數位位元 或符號流，並產生一相位預估。 2 0 .如申請專利範圍第1 9項之電路，其中第二累加器包 括一硬體乘法器。 2 1 .如申請專利範圍苐1 9項之電路，其中第一累加器包 括參考圖樣產生器且該輸出數位符號流由符號1, 0與-1組

   O:\55\55242.ptc 裳:乂:頁 2001. 02. 15. 025 _Kr^·—'— 448669 _案號 87116730 年工~-月 ，ra 修正_ 六、申請專利範圍 成.；且其中該第二累加器包括一加法器/減法器。 2 2 .如申請專利範圍第1 8項之電路，尚包括： 一權值產生器； 一第一累加器； 一第二累加器；以及 一力口法方塊； 其中該權值產生器產生一串加權；第一累加器接 收數位位元或符號流與該串權值為輸入並產生第一輸出符 號流；第二累加器接收該輸入數位位元或符號流並產生第 二輸出符號流；而加法方塊將第一累加器之輸出與第二累 加器之輸出相加以產生一相位預估。