TW445716B - Clock period sensing circuit - Google Patents

Description

4457 16 A7 ____ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) f發明所屬之技術領域） 本發明偽關於時鐘脈衝之偵测電路，尤其是翩於能偵 ϋ遲延以行徹諏之時鐘脈衝偵測電路。 (以往之技術） 以往之時鐘鼷衝遲延偵測電路由倒反闊列作成之偵測 電路和環型振盪器之段數來偵測遲延。例如，第10圖所 示·週期偵測電路206偽由固定段數之環型振遨器和計 數器作成，藉計數器計數此種输入時鐘脈衝週期中之琛 型振摄器之振邏次數以偵測週期之情形俱為熟知。 另外，第11圖條示出以往之同步型遲延電路之構成之一 例·此電路之基本構成中具備遲延测定用之第1趣延電 路列901和在信號傳送方向上偽作成與第1遲延電路列之 方向相反之遲延再現用之第2遲延電路列90 2,第2遅延 電路列之輸出端偽接至輸出緩衝器（遲延時間td2)905, 在第1遲延電路列901和第2遲延電路列9〇2之間設有傳 送控制電路903,傳送控制電路903接收來自輸入緩衝器 904之輸出而閉合（on),輸入緩衝器之輸出端和第1遲延 電路901之蝓人端之間插設遲延時間為tdl + td2之虛擬 (dummy)遲延電路906。 輸入時鐘脈衝信號你自輸人緩衝器904輸人至第1遲 延電輅列901,經時鐘脈衝信號週期（tck)後，直到次一 個脈衝輸人止之期間傺在第1遲延電路列901中進行， 莅次一個脈衝輸入時傳送控制電路903傜on,在第1遲 延電路列901中僅進行時間tck-tdl-td2之畤鐘脈衝偽從 ~ 3 - ----!..!!'—！裝--- (請先閲讀背面之注意事項再填寫本頁) 訂· -線.

IJ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 445716

五、發明說明C 該位置輸人至第2遲延電路列902，而以在第1遲延電 路列901中進行之時間tck-td：l-td2傳送並經輸出緩衝器 ί)0 5(遲延時間td2)輸出。因（輸入緩衝器（tdl> +〔遲延 電路（tdl+td2) +(第1,第2遲延電路列（2X (tck-tdl-td2)〕〔輸出緩衝器（td2)〕= 2tck,故自In輸人之信 號經2tck遲延後輸出至Out。 (發明欲解決之課題） 以往之遲延電路，倒反閘條由作成單位踁延電路之倒 反閘列所構成，遲延單位被規定，例如，倒反閘1段扮 之傳送遲延時間，因此，欲進行次一段上#鐘脈衝之撤調整 I-----r----|----震--- (請先閱讀背面之注音？事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 目. 測之 。 其整。 偵異 位 *調路 期互 單 者位電 週心 延。出相測 衝中 遲«作大偵 脈作 之重創擴期 鐘動 整無被能週 時， 調圍而使衝 供簦 精範點，脈 提重 制作題整鐘 為撤 控動間調時 徽些 換之述粗之 特圍 切位上期用 之範 須單於週所η點作 上延鑑行圍Is観動 唱 部韙偽執範 1置 端各明先作U第配 採 圍因發事動7Γ之聯 範俱本藉之iIRfi明併 作由.供路 ^發其 動理此提電 U 本 ， 在其因傜增_依路 時 的倍 ί 電 遲之來 測入 之過號 偵輸 數通信 期， 多所之 週同 述號路 衝不 前信電 脈互 過衝測鐘相 通脈偵 時間 號鐘延 供時 倍時遲 提延 衝述之 為遲 脈前過 徽數 鐘別通 特多 時識未 之置 使可號 點設 >用倍。觀聯 路利該期 2 併 電，和週第 測中路衝之備 偵路電脈明具 延電測鐘發其 遲測偵時本 ， 數偵延測依路 多延遲偵 電 訂 ·線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4457 1 6 A7 B7 五、發明說明（’ 共通時鐘脈衝信號所用之遲延電路；分 之遲延電路之輸出並閂鎖前述時鐘脈衝 時序信號（latching timing signal)所 路；分別輸入前述閂鎖電路之輸出，並 信號所通過之遲延電路和未通過之遲延 (boundary)之資訊予以編碼後作為控制 之多數編碼電铬c 這裡，於前逑之第2觀點上，前述多 良好地作成動作範圍些微重且動作 之觀點）。 於前述之第2或第3觀點上，前逑遲 於電源和内部節點（η 〇 d e )之間，將輸入 輸入閘極所用之P型電晶體；接於前述 間，將前逑輸入信號之倒度信號輸入至 源來驅動所用之N型電晶體。多數條相 述内部節點和接地間之串聯聯接之開關 於前述開關之控制端子之電容量控制信 別輸入 信號以 用之多 將前述 電路之 信號並 數之遲 中心互 延電路 信號之 内部節 閘極並 互併聯 和電容 _艰浓 前述多數 作為閂定 數閂鎖電 時鐘脈衝 界緣 輸出所用 延電路條 異（第3 具備：接 倒反信號 點和接地 以定電流 聯接在前 ,藉連接 --------I I -----裝 i I -- (請先閱讀背面之注意事項再填寫本頁) 訂： --線. 經濟部智慧財產局員工消費合作社印製 閘 反 。倒 路之 電出 延輸 遲並 定反 決倒 而位 進電 量點 容節 電部 之内 齧过 節前 部將 内備 述具 前好 於最 加 ο 點 觀 4 第 路I ， ΙξΏΓ 1 割第 分將 序 ， 時間 之之 述點 下節 供部 提内 為和 徽源 特電 之於 點接 .1^ 氍逋 5 i 第備 之具 明 ， 發即 本亦 晶 —1 ， JpET 1 型第 P 述 之前 用將 所 -極間 閘地 人接 輸和 _ 號點 5 倍節 I ?J N 咅 A 15 N 内 之述 號前 信於 入輯 輸邏 2 接 第連 體 輸 2 0 舞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445 7 ] 6 A7 _B7_ 五、發明說明（4 ) 入信號之倒反信號輸入閘極，並以定電流源來驅動所用 之_ 1 ,第2 Η型電晶體；多條相互併聯聯接在前述内部 飾點和接地間之串聯聯接之開關和電容，^接於前述開關之 控制端子之電容量控制信號來決定此種施加於前述内部 節點之雷容量，進而決定遲延時間；及 將前逑内部節點電位倒庋並輸出所用之倒反閘，三個 這樣之時序分割電路偽作成併聯聯接。 相位不同之兩個時鐘脈衝當中之第1時鐘脈衝偽作為 前述第1,第2之輸入信號而共通地供給至第1時序分 ----------.----裝--- (請先閱讀背面之注意事項再填寫本頁) 路 S 割 第 之 用 所 0 脈 鐘 時 個 Η , 丙 1 之第 同述 不前 位為 相 乍 述傷 前衝 成脈 形鐘 時 2 第 2 至 第給 , 供 I rfy 0 分 而 號 信 入 輸 訂· 路 電 割 分 序 時 述作 前傺 衝 脈 鐘 時 2 第 述 前 之 中 當 脈 鐘 時 個 兩 之 同 不 位 序 .時 3 第 至 給 供 通 共 而 號 信 入 輸 2 第 11 第 逑 前 為 路 電 割 分 偵信 期制 週控 衝述 脈 前 鐘之 時路 之電 點测 觀偵 1 期 任週 點衝 觀脈 4 鐘 第時 至該 1 自 第來 述藉 前 ， 用路 利，電 測 --線. 經濟部智慧財產局員工消費合作社印製 πϋ 金a 分 序 時 〇 之 量點 容觀 電 5 述第 前於 之是 路徽 電特 割之 分點 序觀 時 6 述第 前之 擇明 選發 以本 號 輸 衝 脈 鐘 時 2 第 互 相 條 上 軸 間 時 在 1,圍 第範 述出 前輸 使之 俾序 量時 容之 M/2 述ly 前之 定差 設序 .時 C 中之® 路入重 倍 之 ff ϋ. 脈 鐘 時 之 述 下 供 提 為 徴| 特 6 之- 點 見 0 7 第 之 明 發 本 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 _B7_ 五、發明說明（5 ) 增電路。亦卽，具有:分割時序信號以産生多相時鐘脈衝 並輸出所用之分頻電路（frequency demuitiplier)， -------..-------裝—— (請先閱讀背面之注意事項再填寫本頁) 輸入前述時鐘脈衝信號所用之時鐘脈衝週期偵測電路， 前逑多相時鐘脈衝之輸入時序差經分割後之時序信號 予以輸出所用之多數時序分割電路， 將前述多數之時序分割電路之輸出施予多工所用之多 工電路，（multiplexer)於輸出倍增之時鐘脈衝所用之 時鐘脈衝倍增電路中， 前述時鐘脈衝偵測電路偽由申請專利範圍第1至第4 項中任一項所記載之時鐘脈衝週期偵測電路作成。 -線- 經濟部智慧財產局員工消費合作社印製 本發明之第8觀點之特徽是於前述第7觀點之時鐘脈 衝倍增電路中，前述時序分割電路具備：接於電源和内 部節點間，將第1 ,第2輸入信號之NAHD邏輯信號輸人 閘極所用之P塑電晶體；接於前述内部節點和接地間將 前逑第1,第2輸入信號之倒反信號輸入閫極，並被定 電流。源驅動所用之第1，第2 N型電晶體；多數條相 互併聯聯接在前述内部節點和接地間之串聯聯接之開關 和電容，藉接於前述開關之控制端子之電容量控制倌號 來決定此種施加於前述内部節點之電容量，進而決定遲 延時間；及 將前述内部節點電位倒度並輸出所用之倒反器， 藉來自前述時鐘脈衝週期偵測電路之控制信號來決定 電容量。 (發明之實施形態） -7 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 445716 i、發明說明（6 ) 下面將說明本發明之實施形態。第1圖你示出本發明 之〜値實施形態之構成》參照第1圖，併聯配置遲延時 間些微不同之多ίί邂延ί貞潮電路2以接收共通之输人信 铖1,並使該信號〗通過多數之遲延電路’由偵測信號 3之輸出結果予以識別時鐘脈衝信號所通過之趣延偵測 電略和未通過之遲延偵測電路*俾偵測短週期且粗之時 鏞脈衝週期。 另外，參照第2围，於該良好之實施形態上，翰入時 鐘腯衝作為輸入具備：併聯設寶遲延時間互不相同之多 數遲延電路（102),和分別輸入前述多數之遲延電路之 輸出並閂鎖前述畤鐘脈衝信號以作為罔定（latCh)信號所 用之多數閂鎖電路（1〇3)，及輸入前述罔鎖電路之輸出俾 偵測前迷畤鐘脈衝信號所通過之遲延電路和未通遇之涯 延電路之界綠，並予以编碼以作為控制信械而輸出所用 之编碼電路（e n c 〇 d e r c i r c u i t) (1 0 4 ) 〇 (實例） 下面將參照附圖說明本發明之實例。例如，於利用産 生兩輸入之输入時序差已内分之時痒2時序分割電路* 執行時鐘賊衝信號之相位調整及倍增所用之電路，參照 (例如日本專利公報特開平1卜4146號 >(日本專利申請特 願平第Q9-157042號日本專利公報特開平11-4145號 (曰本專利申請特願平第09-157028號）中，能使用之時 鐘脈衝週期僳藉接於時序分割電路〔（亦稱為時摩差分 割器）〕之輸出部份中之電容量等來決定。相反地，藉 偵測時鐘脈衝週期以決定電容量等，則可擴大電路上可 本紙尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) I------ -------裝-----I--訂---------線 (請先閱讀背面之注音5事項再填寫本頁) 經濟部智慧財彦局員工消費合作社印製 4457 1 6 a7 _B7_ 五、發明說明（7 ) 使用之頻率範圍。 (請先閱讀背面之注音？事項再填寫本頁) 於本發明之一個實例上，為偵测時鐘脈衝，而併聯設 置多數個用於決定後段電路之電路常數侔使其等之動作 頻率範圍些許重蠱，正常動作之電路之電容量等之值偽 藉配置在後段之另外電路偵測時鐘脈衝週期，執行徼諏。 第2圖傺構成本發明之一個實例之方塊_。參照第2 圖，本實例之構成傜在併聯設置之遲延時間互異之多數 遲延電路102之後段中各具備閂鎖電略103,及編碼器104。 閂鎖電路103將遲延電路102之輸出予以輸入至資料輸 入端（D),被倒反閘倒反之時序時鐘信號101葆從時鐘脈 衝輸入端（C)輸入而被閂定及輸出。 多數之遲延電路102之遲延時間偽設定為XI, XI.5, X2，X4, X8, 5ί12, X16,在遲延電路102内通行之 經濟部智慧財產局員工消費合作社印製 時鐘脈衝信號1 0 1 ,在時鐘脈衝信號1 0 1之倒反信號之上 舁線時被閂鎖電路1 0 3閂定，表示對應於時鐘脈衝信號 所通過之遲延電路之閂鎖電路群和對應於時鐘脈衝信號 未通過之遲延電路之閂鎖電路群之界縴之資訊傺作為控 制信號105而自編碼電路104被輸出。各編碼器104,除 掉末端之一個之外，輸入相鄰之兩個閂鎖電路103之輸 出並予以編碼。

第3圖偽示出本發明之一個實例之遲延電路102之構 成。參照第3圖，此遲延電路102中此外部輸入IN1傺接 於NAND閙NAND01,倒反閘INVOU INV02之輸人端子， HAND01之輸出傜接於P型M0S電晶體MP01之閘電極，INV 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） κι 445716 ___Β7_______ 五、發明說明（8 ) 01之輸出傺接於Ν型MOS電晶體ΜΜ02之閘電極，iNvt)2之 输出傜接於N型M0S電晶體MN01之蘭電極。 P型M0S電晶體MP01之源極傺接至電源VDD»其汲極則 接於内部節點Ml。35外N型H0S電晶體MNG1及MN02之源極 僳經可藉定電源控制信號il3來改變電流值之定電流源 而接地GND，汲極則接於内部節點。内部節點NlS再接於 倒反閘INV03之輸入端和N型M0S電晶體HM11〜15之汲極 ，N型》103電晶體MN11〜15之閛極分別接至電容量控制 信號1 1 2，源極則分別接於電容元件c A p 1 k〜1 5之一端， 電容元件CAP11〜15之另一端傺共通地接地》 各遲延電路之遲延時間僳藉電容量控制信號112之 邏輯值來決定。亦即*藉電容量控制信號112之逸輯值 分別導通/截斷Ν型M0S電晶體ΗΝ11〜15,選擇接於内 部節點Ν1之電容元件CAP11〜15之個數，進而可改變輸 入倍號ΙΝ1之趣延時間。換言之，第2圃所示之各遲延 電路102之遲延時間像藉該電容量控制信號（第2圖上未 示出）而被設定。 遲延電路102之構成僳將倍增電路等使用之時序差分 割電路（參照第4圖）121之兩輸入合而為一，其遲延恃 性偽與兩輸入之時序為同時之時序分割電路相同。 下面將説明本發明之一掴實例之動作。 第5圖傺用於説明本實例之動作之時序表。關於第2 圖之各遲延電路102之輸出Τ21至Ϊ2 8之各波形，虛線所 示之波形僳為遲延電路1ί)2之内部節點Ν1之電位波形。 -1 0 - 本紙張尺度適用t囤國家標準（CNS)A4規格（210 X 297公f ) ------------裝 i 1 (請先閱讀背面之注¾事項再填窝本頁) 訂· -線- 經濟部智慧財產局員工消費合作社印製 4 457 1 6 A7 ------------B7_____ 五、發明說明（9 ) ------_----裝 i— (請先閱讀背面之注意事項再填寫本頁) ®延電路102之遲延時間傷藉附加於事先設定之節點N1 •之電容值而決定，遲延時間一到邸經倒反蘭INV03輸 & H U h之信號。 遲延電路102在被時鐘脈衝信號101之HUh準位之信號 $加期間，僳保持其輸出。 之後藉編碼器104界定輸出有切换之遲延電路之输出 和無切換（雜持Lo*輸出）之遲延電路102之輸出之界線電 路，而輸出控制倍號105以選擇在後段之遲延電路等之 對應之電路常數。亦即，參照第5圖，各閂鎖電路103 之輸出P21〜P26在時鐘脈衝信號從101之High轉變為Low 之時皆輸出High位準t而閂鎖電路103之輸出P27〜P2S 則維持在L 〇 w位準。 各編碼電路104接收相鄰之兩値罔鎖電路ϊ〇3之兩輸出 •若兩輸出值不同時即界定遲延電路102之輸出之界緣 ，進而輸出編碼之控制信號105(第5圖上俱為5個位元）。 --線- 藉第2圖所示之涯延偵測電路，執行時序之粗調整， 根據控制信號105改變電容值，以進行遲延電路之微調。 經濟部智慧財產局員工消費合作社印製 玆舉一例，被控制信號105所選擇之遲延電路之電容值 傜例如在第4 _所示之時序分割電路（時序差分割電路） 1 2 1上輸入4相時鐘脈衝連鑛之兩個時鐘脈衝信號時. 正確地輸出兩輸入之時序差之1/2時序傜被選擇茌可能 之電容Μ範圍之約略中央附近之電容值。再者，第4圖 所示之時序分割電路121基本上傺與第3圖所示之遲延 電路之構成相同，於第3圖上，對相同之輸入佶號IN， -11 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445716 A7 B7 五、發明說明（ 10 在第4圖所示之構成上，H型MOS電晶體MN02, MH01之 輸入IH1和IU2檄分別經倒反蘭INV01, INV02倒反後輸入 閘極，P型MOS電晶體MP01之輸人IN1和IN2之NAND輸出 則輸人蘭極。 例如，第10圔所示之時鐘脈衝倍增電路，有鬭藉分頻 器2 0 2將時鏟脈衝信號1 〇 1分頻生成多相（例如4相時鐘 脈衝）時鐘脈衝203,時鐘脈衝週期偵制電路206輸出之 控制信號傺選擇能輸出兩輸入時序差之1/2之時序之電 容最範圍之約略中央附近之電容值。於第10圖上|輸入 閱 讀 背 面 之 注 意 事 項 再 裝 經濟部智慧財產局員工消費合作社印製 時鐘脈衝信號10 1之週期偵測電路2 Ο 6偽由第2圖所示之 本發明之一之時鐘脈衝週期偵測電路所構成。時鐘脈衝 之倍增電路205係由時序差分割器204a所構成，時序差 分割器204a之输出藉多工電路204b施予多工後得出之時 鐘脈衝信號經時鐘脈衝合成電路208合成後而得出倍增 之時鐘脈衝209b(例如參照日本專利特開平11-4146號公 報）。 這樣子，本發明之一個實例，具備接收表示藉第2圖 所示之電路偵測出之時鐘脈衝遲延之控制信號1 ，可 變地設定雷容值之時序分割電路，以進行該時序之微調。 第6圖偽示出使用畤序分割電路121抽出兩輸入IH1· IH2之输入時間差之1/2時序之電路構成。參照第6圖， 此電路傜由兩輸入皆接於第1之輸入IH1,輸出為A1之 時序分割電路TMD1,兩輸入中之一接於第1之輸入INI ,另一輸入則接於第2輸入IN2,輸出為A2之時序分割 -12- 本紙張尺度適用中國國家標準（CNS)A4規掊（210 X 297公釐） 訂 線 經濟部智慧財J局員工消費合作社印製 “57 J 6 , a? B7 --- 11 I、發明說明（） 竄路TMD2,及兩輸人皆接於第2之輸入IN2輸出為A3之 ___餘-序割璽路Τ·Η·Ι)3所構成。- 如第7圃所示，输出Al, A3之時序差僳絶對等於第1 之輸入INI, IN2之输出畤間差。A1和A2之輸入時間差若 A2只在INI Hight之後一直到IN1和ΪΝ2兩者皆為High期間 結束止輸出時則剛好為I N 1和I H 2之輸入時間差之1 / 2。 此特性偽藉T M D 2之内部電容童（參照第4圖之C A P 11〜C A P 1 4 >決定》 第8圃係示出時序分割電路之電容量與勝延比率 (=A2/(A3-A1))之關傲。如第8围所示，输出整1/2 遲延時間（遲延fcb率=50% >之電容量值僳為在IH1和IK2 之輸人時間差之間IWI僅在High位準期間輸出之整輸出 之電容量Cmin之三倍（Cmax = 3X Cmin)e 因此，本實例，各遲延電路102，如第9圖所示，為 偵測遲延時間，傺同時輸入兩輸入（第3圖之IN1)，選 擇輸出倒反之電容值，以取得下述電容量範圍之整中 間值（電容童C=tckX2i/Vt,式中Vt傺振幅電壓，i係 定電流電流值，tck傺時鐘脈衝週期第9圖上，横軸 傺表示時鐘脈衝週期，縱軸偽表示遲延時間，從第9圖 得知，各遲延電路之動作領域（operation region)具有 與相鄰之遲延電路族者重S,且設定電容量使各遲延電 路之動作中心互異。 另外，各遲延電路102之遲延時間係被設定為XI，X1.5 ，X2，X4, Χ6, X8，X12, X16 約各相差 1.5 倍，藉此，在 -1 3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) ---------丨：----裝--------訂--------線 (請先閲讀背面之it意事項再填寫本頁) 445 7 1 6 A7 _._B7_ 19 五、發明說明（） 時序分割電路上使輸出爾輸入之1/2時間之特性變成重 « 〇 ί發明之效果） 如上所述，依本發明，能藉作成事先進行週期粗調整 之構成，以擴大相位調整，倍增電路等之動作範圍之效 果。 亦即，依本發明，併聯設置動作範圍些撤不同之遲延 偵測電路，使時鐘脈衝週期信號通過遲延電路，藉通過 遲延偵測電路和未通過遲延偵测電路之遲延成份，進而 偵測短週期但粗之時鐘脈衝週期。 (画式之簡單說明） 第1圖偽示出本發明之實施形態之構成〇 第2圖傺示出本發明之一個實例之構成。 第3圖傺示出本發明之一傕實例之遲延電路之構成。 第4圖傺示出本發明之一個實例之時序分割電路之構 成。 第5圖偽示出本發明之一値實例之動作時序波形。 第6圖傺示出本發明之一個實例之時序分割電路之時 ------! I ^----裝--- (請先閱讀背面之注咅？事項再填寫本頁) -線· 經濟部智慧財產局員工消費合作社印製 之 之 明 明 發 發 本 本 出 出 。 示 示 形係 傺 情圖 。圖 生 7 生 8 産第産第 序序 時 之 路 S 割 分 序 時 之 例 實 個 電 之 路 f i 割 分 序 時 之 例 實 個 域 領 作 動 之 例 實 個 1 .之 係明 關發 之本 率出 bb示 延傜 遲圖 和 9 釐第 容 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445716 A7 B7 五、發明說明（ 13 第1. 0圖傜示出以往之時鐘脈衝倍增電路之構成 〇 經濟部智慧財產局員工消費合作社印製 第1. 0圖傜示 第U圖傜示t 诗號之說 明） 1,101.. ..時 2...... 3...... ..偵 102 .... •，遲 103 .... • •閂 104.… …編 105 .... .•控 112.... 雷 * ♦ 113.... ..電 121 .... .，時 202 .... • ‘分 20 3 .... ..多 20 4a … 204b … .‘多 205 …· ..多 時鐘脈衝信號 偵測信號 -----!.-------裝· II (請先閱讀背面之注意事項再填寫本頁) 線· 7 8 ο ο 路 電 成 合 號衝 信脈 制鐘 控時 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 445 D AS B8 C8 D8 申請專利範圍 經濟部智慧財產局員工消費合作社印製

   路，其特徵為 中心互異之多 前述多數遲延 通過之遲延偵 信號以偵測時 路，其特徴為 輸入時鐘脈衝 電路之輪出， 信號所用之多 之輸出，將前 通過之遲延電 號而輸出所用 時鐘脈衝週期 作範圍傺些許 3項之時鐘脈 備接於電源和 閛極所用之Ρ 間將前述輸入 驅動之Ν型電 接多條串聯聯 1 . 一種時鐘脈衝週期偵測電 作範圍各些撤重叠，勤作 路，使時鐘脈衝倍號通過 識別前述時鐘脈衝信號所 過之遲延偵測電路所用之 2 . —禪時鐘脈衝週期偵測電 置遲延時間互異，共通地 延電路， 分別輸入前述多數遲延 脈衝信號以作為閂定時序 及 分別輸入前述閂鎖電路 號所通過之遲延電路和未 訊予以編碼以作為控制信 電路。 3.如申請專利範圍第2項之 中前述多數之遲延電 中心互異。 4 .如申請專利範圍第；ί 第 路，其中前述遲延胃洛具 輸入信號之倒反信號輸入 於前述内部節點和接地之 號輸入閘極並被定電流源 内部節點和接地間併聯聯 16 :併聯設置動 數遲延偵測電 偵測電路，藉 測電路和未通 鐘脈衝週期。 具備：併聯設 信號之多數遲 閂定前述時鐘 數閂鎖電路， 述時鐘脈衝信 路之界緣之資 之多數編碼器 偵測電路，其 重®,且動作 衝週期偵測電 内部節點間將 型電晶體；接 信號之倒反倍 晶體；於前述 接之開關和電 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445 7 η Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印制ej 六、申請專利範圍 容器，藉連接於前述開關之控制端子之電容童控制倍 號來決定此種施加於前述内部節點上之電容量以決定 遲延時間；及 將前逑内部節點電位倒反後輸出所用之倒反聞。 S . —種時序分割電路，其特激為具備： 接於電源和内部節點間，將第1，第2輸人信號之 NAND邏輯信號輸入至閘極所用之P型電晶體；接於前 述内部節點和接地間，將前述第1 ,第2之輸入信號 倒反後輸入至閘極，並被定電流源驅動之第1,第2 N型電晶體；多條併聯聯接於前述内部節點和接地間 之串聯聯接之開關和電容器，藉接於前述開關之控制 端子之電容童控制信號以決定此種施加於前述内部節 點之雷容量，進而決定遲延時間；及 將前述内部節點電位倒反後輸出所用之倒反閘，三 値道樣之時序分割電路作成併聯聯接， 相位不同之兩個時鐘脈衝中之第1時鐘脈衝僳作為 前述第第2之輸人信號而共通地供給至第1時序 分割電路， 形成前述相位不同之兩個時鐘脈衝之第1，第2時瞳 脈衝傺作為前述第1 ,第2輸入倍號而分別供給至第2 時序分割電路， 前逑相位不同之兩値時鐘脈衝中之前述第2時鐘脈 衝傜作為第1，第2輸入倍號而共通地供給至第3時 序分割電路， 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） In--------- -裝--------訂-----！ 線 (請先間讀背面之注意事項再填寫本頁〕 4 45 7 1 6 A8 B8 C8 D8 六、申請專利範圍 於前述之時序分割電路中藉來自申請專利範圍第1 至第4項中任一項之時鐘脈衝週期偵測電路之前述控 制信號以選擇前述時序分割電路之前逑電容量。 (5,如申請專利範圍第5項之時序分割電路，其中 在前述時序分割電路中設定前述電容量使前述第1, 第2時鐘脈衝輸入之時序差之1/2時序被輸出之範圍 β 脈 鐘 時 i 多 生 : 産 為以 激頻 特分 其號 〇 ，信 曼路衝 8 撕 互增鐘 相倍時 稱衝將 上脈於 軸鐘用 間時有 時種設 在一 (請先閱讀背面之注意事項再填寫本頁) 路 f i 測 偵 期 週 擇 脈 鐘 時 用 所 號 信 ， 辑 路脈 電鐘 頻時 分述 之前 出入 «輸 Μ 割 多 分 之 經 用 差 所 序及 Η 時以多 之路予 入電施 輸割出 之分輸 衝序之 脈時路 鐘數電 時多割 相之分 多用序 述所時 前號數 出信多 輸序述 於時前 用之將 後 電圍 增範 .倍利 衝專 脈請 鐘申 時由 之傺 用路 所電 衝測 脈偵 鐘期 時週 增衝 倍脈 此鐘 出時 輸述 ,述前 路前 ， 電於中 Η 路 經濟部智慧財產局員工消費合作社印製 前 〇 中 成其 作 路路 E S 測增 偵倍 衝衝 派膪 鐘鐘 時時 之之 項項 1 7 任第 中圍 項範 4 利 第專 至請 1 申 第如 8 1，型 第 P 將之 間用 點所 節極 部閘 内至 和入 源輸 電號 於信 接.輯 : 邏 備HD 具NA 路之 電號 割倍 分入 序輸 時 2 述第 第 1,之 第動 述驅 前源 將流 間電 地定 接被 和並 點極聯 節閘併 部至條 内入多 述輸 ； 前後體 於反晶 接倒電 ;號型 體信 Μ 晶入 2 電輸第 2 第 接 和 oq 節 β. 音 内 述 前 於 接 聯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 445716 、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 地間之串聯聯接之開關和電容器，藉接於前述開關之 控制端子之電容量控制信號以決定此種施加於内部節 點之電容量，進而決定遲延時間，及具備： 將前述内部節點電位倒庋後輸出所用之倒反閘， 藉來自前述時鐘脈衝週期偵測電路之控制倍號以決 定霄容Μ α 9 .如申請專利範圍第2項之時鐘脈衝週期偵測電路，其 中前述遲延電路具備·· 接於電源和内部節點間將表示此輸入信號之倍號輸 人閘極所用之第1型電晶體； 接於前逑内部節點和接地間，將表示前述輸入信號 之信號之倒反信號輸入閘極所用之第2型電晶體；及 多條併聯聯接於前述内部節點和接地間之串聯聯接之 開關及電容器； 藉接於前述開關之控制端子之電容量控制信號以決 定此種施加於前逑内部節點之電容童進而決定遲延量 ,使表示内部節點電位之此種輸出信號被輸出。 經濟部智慧財產局員工消費合作社印製 10.—種時序分割電路（補插器），其特徽為：具備接於 電源和内部節點間將第1 ,第2輸人信號之邏輯形成 信號輸入至閘極所用之第1型電晶體；接於前述内部 節點和接地間將前述第1 ,第2輸入信號之邏輯形成 倍號之倒度信號輸入至所用之第1 ,第2之第2型電 晶體；多條併聯聯接於前述内部節點和接地間之串聯 聯接之開關和電容器，藉接於前述開關之控制端子之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 445716 A8 B8 C8 D8 六、申請專利範圍 電容量控制信號以抉定此種施加於前述内部節點之電 容量，進而決定遲延時間，輸出此種表示前述内部節 點電位之輸出信號，三個這樣之時序分割電路（補插 器）僳作成併聯聯接， 相位不同之兩値時鐘脈衝中之第1時鐘脈衝條作為 前述第1，第2輸入信號而共通地供給至第1時序分 割電路， Λ J 形成前述相位不同之兩個時鐘脈衝之第1 ,第2時 鐘脈衝偽作為前述第1 ,第2輸入信號而分別供給至 第2時序分割電路， 前逑相位不同之兩個時鐘脈衝中之前述第2時鐘脈 衝條作為第1,第2輸入信號而共通地供給至第3時 序分割電路， 於前述之時序分割電路中，藉來自申錆專利範圍第 1至第4項中任一項之時鐘脈衝週期偵測電路之前述 控制信號以選擇前述時序分割電路之前述電容量。 〕 -I------ ------i i (請先閱讀背面之注意事項再填寫本頁) 訂- -I線. 經濟部智慧財產局員工消費合作社印制衣 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐）