TW420831B - Semiconductor memory device with poly-diode and process for preparing the same - Google Patents

Description

一 經濟部智慧財產局員工消費合作社印製 A7 4208 3 ^_B7_ 五、發明説明（1 ) 琎明所鼷夕持妬頜城 本發明主要為有關於半導體裝置.更特定而言，是為 有關於具有對抗突波或抗污染性強經改良之含多晶二極體 元件的半導體裝置。 習知抟術 在不揮發性半導體記憶裝置中，由於對記憶胞（ memory cell)的寫人/消除動作必須Μ髙電壓（一般為10V 至20V)行之，故習知技術中，外部電源為兩電源（Vpp/

Vcc、Vpp為12V高壓）方式。最近則為了與其他裝置共容， 進行了 Vcc單一電滙化。此情形中在晶片内内藏有Vcc電源 電壓昇壓至Vpp電壓電路。 電荷泵（charge pump)型昇電路在LSI中是作為昇壓 電路所使用的一般性電路，但卻有如下述之問題點。亦即 ，在「CMOS之VLSI設計j (培風館出版第192頁〜193頁） 一書中，記載有電荷泵電路的一例、其原理及其問題點。 根據記載，電荷泵型昇壓電路係藉由串列連接M0S二極體 和K電容量為一單位的單元，由兩個時序相異的時脈進行 昇壓動作。但整流元件是為H0S二極體。M0S二極體的Vth 由於基板偏懕效應，當段數變多即逐漸變大，故陳著段數 改變，有昇壓效率畲惡化之問題點。 在論文 IEEE international solid-state circuits conferenCe(1995)TA7.2所揭示之電荷泵型昇壓電路，非為 M0S二搔體，而是使用基板的三重井（triple well)的掸造 ，形成PM接合型二極體於基板。此種情形自不承受由於基 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公嫠） 3 988 4 ----------1------,訂------0 (請先聞讀背面之注意事項再填寫本頁) 420831 A7 _B7 _ 五、發明説明（2 ) - (請先閱讀背面之注意事項再填寫本頁) 板偏壓效應而來的效率惡化。但卻必須形成三重井的構造 ,而存在著製程複雜及花費成本等的問題點。此外，因係 形成於基板上，N并與基板間的電容量即以寄生電容量而 運作.而有使效率惡化之缺點。 此外，論文"Lateral polysilicon P-N diode ”（<!. E 1 e c t r ο n c h e π S o c .,第 1 2 5 卷，第 1 6 4 8 頁，1 9 7 8 年 1 0 月發 行）為如第38圖所示，揭示出具備有使用利用多晶矽的PN 接合型二極體（以下略稱多晶二極體）的電荷泵型昇壓電路 的EEPR0M。該類EEPR0M曾發表於論文（IEEE J.solid-state circuits, vol. sc-16, 第 195 頁， 1981年 ， 6月） 及論文（IEEE Trans. Electron Devices, vol. ED-27, 第 121 1 頁，1980年，7月）。 參照第38画，Si〇2膜1的上面形成有多晶二極體元件2 。而Si〇2膜1的上面則形成有層間絕緣膜3M覆蓋多晶二極 體元件2。透過設置於層間絕緣膜3中的接觸孔（contact hole),鋁配猓4是連接於多晶二極體元件的P型層，且鋁 配镍4是接合著N型層。 經濟部智慧財產局員工消費合作社印製 太％明欲解泱^簡頴 使用如第38圖所示之多晶二極體的情形中，並不產生 如使用M0S二極體或使用形成於基板的PN二極體的問題， 即是，無基板饑壓效應或寄生霄容量的問題。但是，鋁配 線4因和多晶二搔體元件2係直接地電氣性的接觸，眾所遇 知，在鋁配線4與多晶二極體元件2的界面畲引起反應，因 此即產生接觴電阻的钃差，進而多晶二極體元件2的特性 本紙張尺度適用中國囤家標準（cns)八4規格（2i〇x297公釐） λ~ 39 884 B7 經濟部智慧財產局員工消費合作社印製 ，五、發明説明（ 3 ) 1 I 偏 差 之 缺 點 Ο 此 外 i 習 知 之 多 晶 二 極 體 元 件 的 其 他 缺 點 為 i I 抗 突 波 等 電 性 雜 訊 較 弱 的 問 薄 點 〇 而 且 1 如 第38圖所 示 之 1 1 習 知 多 晶 二 極 體 元 件 有 抗 污 染 較 弱 的 缺 點 0 請 1 E 本 發 明 係 為 解 決 上 述 問 題 點 而 創 新 ， 提 供 具 有 高 性 先 閲 讀 i 1 能 多 晶 二 極 體 元 件 (PH接合元件）的半導體裝置為 巨 的 0 背 面 之 注 意 事 1 1 ϊ 本 發 明 之 另 一 百 的 t 為 藉 由 如 此 多 晶 .二 極 體 元 件 的 I 1 運 Ik 用 9 而 提 供 高 性 能 之 電 荷 泵 型 昇 壓 電 路 0 項 再 填 1 1 裝 I 本 發 明 之 另 一 巨 的 為 提 供 使 用 此 種 昇 壓. 電 路 的 高 寫 本 ¥ 性 能 不 揮 發 性 半 導 體 記 憶 體 裝 置 〇 1 1 1 本 發 明 進 — 步 之 百 的 » 為 提 供 不 用 追 加 新 的 作 業 程 序 1 1 j 且 不 會 浪 費 多 餘 成 本 1 即 可 具 有 如 此 性 能 之 多 晶 二 極 體 1 1 訂 I 元 件 的 半 導 體 裝 置 之 製 造 方 法 0 M. 決 問 m 丰 段 1 本 發 明 第1態樣之半導腥装置係為備具有主表面的半 1 1 i 導 dL 體 基 板 0 上 述 半 導 體 基 板 的 主 表 面 上 設 置 有 元 件 分 離 氧 1 線 化 膜 0 在 上 述 元 件 分 離 氧 化 膜 的 上 面 設 置 具 有 P型層與N f | 型 層 的 多 晶 二 極 體 元 件 〇 在 上 述 半 導 體 基 板 的 表 面 上 設 置 1 1 層 間 絕 緣 膜 而 能 覆 蓋 上 述 多 晶 二 極 體 元 件 0 在 上 述 層 間 絕 1 i 緣 膜 中 * 設置使上述P型麕露出的第1接觸孔 ♦ 和 使 上 述 N 1 型 層 露 出 的第2接觸孔。 在上述第1接觭孔 内 設 置 連 接 於 1 i 上 述P型層的第1¾阻元件 〇 在 上 述 第 2接觸孔内， 設置連 1 I 接 於 上 述 N型層的第2霣 阻 元 件 0 第 1配線爾為中介上述第1 i I 電 姐 元 件 而連接於上述P型磨。 第2配 線 層 為 中 介 上 述 第 2 1 1 I 霣 姐 元 件 為 連 接 於 上 述 N型曆。 ! 1 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 3988 4 420831 A7 B7 五、發明説明（4 ) 於 第 介 中 第為 因 層 - 媒 明配 /N.1 發 本 據 根 11 屬 型 第 於 接 連 而 第件 介元 中阻 為 層 線 配 接 連 而 件 元 阻 電 2 層 型 置 裝 體 導 半 的 強 較 訊 雜 性 電 的 等 I 態 波21 突第 抗明 得發 獲本 Rr 故 置 裝 撞 so. 専 半 之 樣 半的 "6 上at 於S 成ng 形ti 有oa 含fl 更 上 和 係 件 元 體 at極 10二 (f晶 閘多 動述 浮上 的而 矽 ，〇 晶件成 多元形 有憶所 具記料 且體材 面導同 上半相 板性閘 基發動 體揮浮 導不述 料的 材新 同 何 相任 閘加 ββ 浮須 和無 為至 件甚 元 ， 體 造 棰製 二 時 晶 同 多閘 因動 , 浮 明和 發能 本故。 據 ，程 根成工 形業 所作 因 ο 成 形 及來 1 拴 第 — 鎢 述 上Ϊ , 及 中η 置ta 装me 0 r 導ie 半ΓΓ 之ba 樣 < 屬 3 金 第障 明阻 發 K 本係 件 元 阻 電 2 第 (請先閱讀背面之注意事項再填寫本頁) -1°一 件 元 姐 霄 2 第 及 第 成 彤 來 料 材 的 用 通Μ 能 此 第 旳 明 i 層^ ^ 0 本pa根 述 上 置該 裝 通按 導連 半和 之 ， 樣 層 態型 4 + 0 η Ν 的 述層 上型 + 明 發 本 了 昇 提 於成 接構 連所。 由層性 係型特 曆 I 的 向 方 順 的 體 置 裝 體 導 半 的 態 經濟部智慧財產局員工消費合作社印製 路述 電上 懕有 昇具 型 ， 泵明 第荷發 明電本 發為據 本裝根 组 是 部電 i 壓 的昇 路型 電泵 壓荷 昇電 型的 泵強 荷較 電訊 為雜 體成 導形 半 ， 該面 。 上 置的 第裝板 明憶基 發記體 本體専 導半 半述 體 専 半 的 樣 態 件 元 體 極二 晶 多 述 上 裝 組 是 件 元 體 極二 ο 晶 份多 部的 性 電 的 等 波 突 抗 得 獲 可 故 性 發 揮 不 於 關 有 為 係 置 上 在 間 閛 〇 制 板控 基與導動 半浮 備於 具置 為設 本紙張尺度適用中國國家梯率（CNS > A4规格（2Ϊ0Χ297公釐） 3 9 884 1 五、發明説明（ 膜 緣 絕 物 聚 間 的 Γ A7 B7 Α2〇δ3 d

C 發 揮 不 的 件 元 有 成 形 面 表 的 板 基 體 導 半 述 上 ο 件 元 憶 記 摄 導 半 性 和 有 具 置 設 面 上 的 膜 化 氧 雛 分 件 元 述 上 在 ο 膜 化 氧 離 分 。 之 件件 元元 體體 極極 二 二 晶 晶 多多 的述 層 上 型蓋 Μ覆 tb 首 以 面 的上 質的 材板 同基 相體 閘導 動半 浮述 述上 上在 與 層 型 中 膜 緣 絕 間述 層 上 述使 上和 在孔 。 觸 緣ί 0 間 層 有 置 設 式述 方上 第 的 出 露 層 型 使 有 置 設 觸 接 2 第 的 出 露 層 型 孔 第 的 曆 型 Ρ 述 上 於 接 逋 有 置 設 内 孔 觸 接 1 第 述 上 在 層 型 述 上 於 接 键 有 置 設 内 孔 觸 接 2 第 述 上 在 ο 件 元 阻 電 件 元 阻 電 2 第 的 層 型 P 述 上 於 接 連於 而接 件連 元而 阻件 電 元 Ilpfi 第— 電 逑2¾ 上第 介介 中中 為為 層 層 線線 配配 1 2 第第 —---------裝-- (請先閎讀背面之注意事項再填寫本頁) 層 型 N 述 上 接 fcnc 键 而 件 元 阻 -wsa 11 第 介 中 是 層 線 配 1 第 因 明 發 本 撺 根 第 且 層 型 於 接 键 而 件 元 阻 電 2 層記 塋體 彳導 半 性 發 ίί 揮 不 的 強 較 第訊 介雑 中 性 則電 層的 線等 配波 突 抗 得 獲 能 故 於 ， 置 裝 體 憶 型 泵 荷 電 備 具 於 闞 係 置 裝 體 導 半 的 樣 態 7 第 明 發 本

，1T 線 經濟部智慧財產局員工消費合作社印製 備的 具 為浮 置有 裝具 體成 導形 半 ， 該面 0 上 置的 裝板 憶基 記體 體導 導半 半述 性上 揮在 不 。 的板 路基 電髏 壓専 昇半 電面 述表 上的 。 板 路基 電 賸 壓導 昇半 型述 泵上 荷於 電成 和形 * 有 件備 元具 憶為 記係 體路 導電 半壓 性昇 發型 揮泵 不荷 膜元之 化頻件 氧極元 離二體 分晶極 件多二 元 的 晶 該層多 於型述 置3Ν上 設1¾¾ 層Mum 有PS能 具的以 及質上 以材板 , 同基 膜相體 化閘導 氧動半 離浮述 分述上 件上在 元的。 的上件 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 39 884 420831 A7 ____B7_ 五、發明説明（6 ) (請先閱讀背面之注意事項再填寫本頁} 方式設置有層間絕緣膜。在上述層間絕緣膜中，設置有使 上述P型層露出的第1接觸孔和使上述N型曆露出的第2接觸 孔。在上述第1接觸孔内，設置有連接於上述P型層的第1 電阻元件。在上述第2接觸孔内，設置有連接於上述Η型層 的第2電阻元件。第1配線曆為中介上述第1電阻元件而連 接於上述Ρ型層。第2配線層為中介上述第2電姐元件而連 接於上述Ν型曆。 根據本發明，因第1配媒層為中介第1電姐元件而建接 於Ρ型層，而第2配線層為中介第2電阻@件而連接於Η型曆 ,故能獲得具備抗突波等的電性雜訊較強的罨荷泵型昇壓 電路。 本發明第8態樣之半導體裝置，係更具備至少覆蓋上述 多晶二極體元件上部的保護膜。 根據本發明，因保護膜至少是覆蓋多晶二極體元件之 上部，故抗污染性較強。 經濟部智慧財產局員工消費合作社印製 本發明第9態樣之半導體装置係更具備有至少覆蓋上 述多晶二極體元件的上部的保護膜，上述保護膜係以和上 述間聚物絕緣膜相同材質所成。 根據本發明，因保護膜是和間聚物絕緣膜相同材質所 成，故無須追加新的作業工程，能獲得抗污染較強的半導 體裝置。 本發明第10態樣的半導髓裝置中，上述多晶二掻體元 件係Μ非摻雜多晶矽所形成。 根據本發明，因使用非摻雑多晶矽.故能加工成各種 本紙張尺度適用中國國家#準（CNS ) Α4規格（210X297公釐） 6 39884 420831 A7 _B7五、發明説明（7 ) 導電型。 本發明第11態揉的半導體裝置係有闞於不發揮性半導 體記憶體裝置。該半専體裝置係為具備有半導體基板；形 成於上述半導體基板上的不揮發性半導體記憶元件，和多 晶二極髏元件。上述不揮發半導體記憶元件含有：（A)形 成於上述半専體基板上的N型多晶矽的浮動閘；（B)由設置 於上述浮動閘上的氧化瞑及氮化膜的多層膜所構成的共聚 膜矽 緣晶 絕多 物型 N 為 層 下 其 而 上 膜 緣 絕 物 聚 共 述 上 於 置 設 \Γ/ C /|\ 和 物 化 矽 屬 金 為 層 上 其 上 ο 閛 制 控 的 有 備 具 件 元 摄 極 二 晶 多 述 述 上 ο 膜 化 氧 離 分 件 元 的 面 表 主有 的具 板置 基設 體上 導膜 半化 述氧 上儺 於分 置件 設 元 型 能% 上 板 基 臞 導 半 述 上 ο •層 矽 晶 多 用 合 接 Ν Ρ 的 層 型 Ν 和 層 矽 晶 多 用 合 接 Ν Ρ 述 上 蓋 覆 置 設 中 膜 緣 絕 間 層 述 上 在孔 〇 觸 膜接 «I 掾0 間 層 有 置 設 式述 方上 之使 層有 第 的 出 露 層 型 2 第 的 出 露 層 型 Η 述 上 使 和 的 層 型 Ρ 述 上 於 接 有 置 設 觭陣 接阻 内 孔 觸 接 1A 第 述 上 在 ο 孔 屬 金 及 , I 訂 H 線 {請先閲讀背面之注意事項再填寫本頁) 栓 鎢 或 第 述 上 在 ο 件 元 胆 電 1* 第 的 成 構 所 g u —A ρ η θ 經濟部智袪財產局員工消費合作社印製 述 上 於 接 埋 有 置 設 内 孔 觸 接 2 配 1 第 ο 件 元 阻 電 2 第 的 成 構 所 栓 鎢姐 或電 / 1 及第 靥述 金上 障介 阻中 的為 層 層 型線 述 上 於述 接上 連於 而接 件連 元而 層 型 件 元 阻 電 2 第 介 中 為 層 線 配 2 第 ° 層 型 據 根 曆 型 Ρ 於 獲 能 故 接廇記 連型題 而Ξ導 件接半 元塞性 gffna發 電 揮 不 的 強 較 第訊 介雜 中性 為電 第層的 因堞等 -配波 發 πτί 抗 本且得 於 接 ί - 而 件 第元 介阻 中罨 為 0 線 配 2 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） 398 8 4 420831 B7 經濟部智慧財產局員工消贫合作社印製_ 五、發明説明（ 8 ) 憶 髁 裝 置 0 本 發 明 第 12態 樣 之 半 導 體 裝 置 的 製 造 方法 係為 瞄 於具 有 周 邊 鼋 路 用 PH0S 電 晶 體 和 多 晶 二 搔 艚 元 件的 半導 艚 裝置 的 製 造 方 法 0 首 先 » 形 成 元 件 分 雔 氧 化 膜 於半 導體 基 板的 表 面 0 在 上 述 元 件 分 離 氧 化 膜 之 上 f 形 成 欲成 為上 述 多晶 二 極 體 元 件 母 體 的 多 晶 矽 層 〇 在 為 了 形 成 上述 PM0S 電 晶體 的 源 極 /汲極區域而植入Ρ +離子的同時， 亦植入該P +離子 於 上 述 多 晶 矽 層 中 9 據 此 而 形 成 上 述 多 晶 _ £sr 一拽 體元 件 的P 型 層 0 形 成 上 逑 多 晶 二 m 體 元 件 的 K型層， 並形成PM0S電 晶 體 於 上 述 半 導 體 基 板 之 上 0 根 據 本 發 明 » 因 在 為 了 形 成 PM0SH 晶 體的 源極 /汲極 區 域 而 植 入 Ρ + 離 子 的 同 時 » 亦 植 入 該 P + 離 子於 上述 多 晶砂 曆 中 i 且 據 此 而 形 成 多 晶 二 極 91 元 件 的 P型層， 故無須追 加 新 的 作 業 程 序 » 即 能 形 成 多 晶 二 極 體 元 件。 本 發 明 第 13態 樣 之 半 導 體 裝 置 的 製 造 方法 係關 於 具有 週 邊 電 路 用 NM0S 電 晶 體 與 多 晶 二 極 體 元 件 之半 導體 裝 置的 製 造 方 法 0 首 先 • 形 成 元 件 分 離 氧 化 膜 於 半導 體基 板 的表 面 0 在 上 述 元 件 分 離 氧 化 膜 之 上 » 形 成 欲 成為 上述 多 晶二 極 體 元 件 母 體 的 多 晶 矽 曆 0 在 為 了 形 成 上 述HM0S霣 晶 體的 源 極 /汲極區域而植人Η +離子的同時， 亦植人該tr離子於 上 述 多 晶 矽 層 中 ， 據 此 而 形 成 上 述 多 晶 二 搔體 元件 的 N型 廣 0 形 成 上 述 多 晶 二 搔 體 元 件 的 P型暦， 並在上述半導體 基 板 之 上 形 成 上 述 NM0S 霣 晶 體 0 根 據 本 發 明 9 由 於 在 為 了 形 成 NM0S 電 晶體 源極 /汲極 本紙張尺度通用中國國家搮準（CNS)A4规格（ 210X297公釐） & 3 9884 a? 4208 3 1 B7 經濟部智慧財產局員工消費合作社印製 第丨 i 憶體裝 五、發明説明（9 區域而植入N +離子的同時，亦植入該N +離子於上述多晶矽 層中，而據此而形成上述多晶二槿體元件的N型層，故能 無須追加新的作業程序，即可形成多晶二極體元件。 本發明第14態樣的半専體裝置的製造方法係闞於具有 KMOS型記憶胞電晶體和多晶二極體元件的半導體裝置的製 造方法。首先，形成元件分離氧化膜於半導體基板的表面 。在上述元件分離氧化膜之上形成欲成為上述多晶二掻體 元件母體的多晶矽層。在為了形成上述H MOS型記憶胞電晶 體的源極/汲極區域而植入Ν +離子的同時，亦植人該Ν +離 子於上述多晶矽層中，據此而形成上述多晶二楂體元件的 Ν型層。形成上述多晶二極體元件的Ρ型層，且彤成上述 NMOS型記憶胞電晶體於上述半導體基板之上。 根據本發明，由於在為了形成HMOS記憶膣電晶體的源 極/汲極區域而的植入Ν +離子的同時，亦植入該Ν +離子於 上述多晶矽層中，而據此而形成上述多晶二極體元件的Ν 型層，故能無須追加新的作業程序，即而能形成多晶二極 體。 圃而夕. A； R:! 說明適用本發明之不揮發性半導體記 :一的j 位元線反或關（D i ν丨d .e d - b丨t l· i n e Ν 0 R ,簡稱D I N G Ιϊ)型快閃記憶趙（Ρ 1 a s h M e m o r y )的記憶胞 之寫人/消除動作圃。 第2圖為閭於不揮發性半導體記憤體裝置實_形態之 剖視圈。 I--------^------,訂------^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 9 3 9884 42083 1 A7 B7 五、發明説明（ ]0 闞 為 的 序 圖工 3 法 第方 造 製 之 態 彤 。 施圖 寅視 置剖 装置 體装 惽體 記等 體半 専的 半段 性階 發程 揮IίΜΙ 之 態 形。 施 _ 實視 置剖 裝置 體裝 憶體 記導 體半 専的 半段 性階 發程 揮工 f 2 二 I 的 0 序 為 ^ X 4 法 第方 造 製 之 態 形 。 施圖 實視 置剖 裝置 體裝 憶 體 記導 體半 導的 半段 性階 發程 揮I 不 於 闉 為 圖 第 的 序 Η 法 第方 造 製 3 圖 6 第 的 序 Η 法 第方 造 製 之 態 形。 施圖 實視 置剖 裝置 體装 憶體 記導 娌半 導的 半段 性階 發程 揮工 4t 不 於 闉 為 之 態 形 - 胞圖 實視 置剖 裝置 體装 憶體 記専 體半 導的 半段 性階 發程 揮工 不85 护 J s的 闞序 711法 第方 造 製 (請先閣讀背面之注意事項再填寫本貫) 經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國围家梯準（CNS > Α4規格（210Χ297公釐） 10 3 9 884 » nt X* I ! 420831 經濟部智慧財產局員工消費合作社印製 五、發明説明（n) 1 i 第 17圖為關 於 多 晶 二 棰膜元件實施 例 5的割視圈。 1 1 第 18圖為關 於 多 晶 二 極體元件實施 例 5的造方法工 1 1 序 中 第 1工程階段的半導體裝置剖視圖 0 ··. ,. 請 1 先 1 第 19國為關 於 多 晶 二 極體元件實腌 例 5的製造方法工 閱 讀 1 脊 1 序 中 第 2工程階段的半導體裝置剖視圖 0 之 1 注 1 第 2 0圖為關 於 多 晶 二 極體元件實施 例 1至5之 變彤例之 意 事 1 1 製 造 方 法中主要 工 程 階 段 的半導體装置 剖 視圔。 再 ii. 1 第 21圖為闞 於 多 晶 二 極艄元件實施 例 6的剖視圖。 窝 本 頁 1 第 22圖為關 於 實 施 例 1至6之多晶二 極 髓元件 之等值電 1 l 路 圖 〇 1 I 第 2 3圓表示 在 實 施 例 1至6所取得之 多 晶二極 體元件之 1 1 訂 特 性 圖 0 1 I 第 24圖表示 在 實 施 例 1至6所取得之 多 晶二極 體元件之 1 i 特 性 圖 0 1 1 R . 第 25圖表示 實 豳 例 7之多晶二極體元件之俯梘圖和沿 1 線 A- A線剖視圖。 1 I 第 26圖表示 實 施 例 8之多晶二極體元件之俯視圖和沿 1 1 A ~ A综剖視圖。 1 i I 第 2 7圖表示 實 施 例 9之多晶二極體元件之俯視圖和沿 1 1 A - A線剖梘圖。 1 1 第 2 8圖表不 實 施 例 10 之多晶二極體 元 件之俯 視圖和 1 1 沿 A - A線剖視圃。 1 I 第 2 9_表示 實 胞 例 11 之多晶二極體 元 件之俯 視圖、 1 I 沿 A - A線剖視圆、 和沿B -B線剖視圖。 1 1 本紙張尺度適用中國國家標準（CNS ) A4洗格（2丨OX297公釐） 11 39884 420831 A7 B7 五、發明韻:明（12) ^ 第30画胃實施例12之多晶二極體元件之俯視圖和 沿Α_Α線 (請先閱讀背面之注意事項再填寫本頁) 第3 1 多晶二極體元件實施例12之製造方法工序 中第1工程階段的半専體裝置剖視圈。 第32圓表示多晶二極體元件實施例12之製造方法工序 中第2工程階段的半導體裝置剖視圖。 第33圖表示多晶二極體元件實施例12之製造方法工序 中第3工程階段的半導體装置剖視圓。 第34圖表示多晶二極體元件實施例12之製造方法工序 中第4工程階段的半導體裝置剖視圈。 第35圖表示實施例13之多晶二極賸元件之俯視圈和沿 A - Α線剖視圖。 第36圖表示實施例14之多晶二極體元件之俯視圖和沿 A-A線剖視圖。 第37圖表示實施例15之多晶二極體元件之俯視圖和沿 A-A線剖視圖。 第38圖表示習知多晶二極體元件之剖視圃。 經濟部智慧財產局員工消費合作社印製 太發明夕啻細形雜 首先說明適用本發明之不揮發性半専體記憶娌裝置之 一的分隔位元線反或閘（Divided-bit line N0R,簡稱 DI NO R)型快閃記憶體之記憶胞的寫入/消除動作。 參照第1钃，謓出時係施加電源電膻3.3V於控制閛5, 藉由對記憶睢之ON或0ΡΡ狀態的檢出，而進行”1”、"0"的 判別。寫入（程式）係藉對控制閘5腌加UV,對汲極掮散層 本紙張尺度通用中國國家橾準（CNS)A4规格（ 210X297公釐） ι 〇 3988 4 A7 42083 1 _B7_,_ 五、發明説明（l3) 施加5V至9V,並對儲存於浮動閘6的霉子予K抽出而為之 。當進行寫入時，記憶胞的臨界值則變低。消除係藉由對 控制閘施加12V、對！>井施加-1〗V竑對浮動閘6植入電子而 為之。依此，臨界值即赛高。在不揮發性半導體記憶胞的 動作，一般而言，是與其他的揮發性半専體記憶體大不相 同，而W要高電壓。 第2圓為闞於不揮發性半導體記憶體裝置實施形態之 剖視圖。在半導體基板7之上，設置有不揮發性半専體記 憶元件8、記憶胞用電晶體9、周邊PH0S電晶體10、週邊 NH0S電晶體11、和多晶二極體元件2等（另，圖中，不揮發 性半専體記憶元件8係為表示字元線（word line)方向的剖 視圖，記憶胞用電晶體9係表示位元線（bit line)方向的 (請先閱讀背面之注意事項再填寫本頁) 含式 為方 :6i 元閘 憶動 記浮 體蓋 専覆 半能 性 Μ 發； 0 6 了 1 肋 )°浮 同的 示成 圖所 之矽 下 晶 以 多 。 型 圖 N 視 Μ 剖有 的 7 膜 緣 板絕 基物 體聚 導間 半的 於成 置構 設所 而膜 層 多 的 膜 化 氮 與 η 中 瞑 眭 化 氧 由 且 面 上 成 設 和 膜 緣 絕 物 聚 間 介 經濟部智慧財產局員工消費合作社印製 為於 是 置 層 設 上有 其含 . 為 矽2 d件 ^ -兀 多體 為 二 是晶 層多 下 〇 其 而 閘 6 制 閘控 動的 浮物 蓋化 覆矽 而屬 11金 等 5 離晶 分多 件用 元合 在接 N 0 P 2 J 1 的 膜層 化型 氧彳 維 分 件 元有 的具 面有 表置 主設 S上’ 板之 基12 體膜 導化 半氧 與 層 型 7 層 矽 板晶 基多 體用 専合 半接 在PN 〇 蓋 3 Ϊ 1 覆 層能 矽之 使 4 1Λ 膜 緣 絕 間 曆 有 置 設 面 上 的 孔 觸 接 第 的 出 層 型 P 使 有 孔 設 内 5 11 孔 觸 接 1 第 在 中 4 1 膜 緣 絕 間 0 在 使 和 第 的 出 0 層於 型接 —連 著 有 置 置觸 設 接 2 陣 阻 由 而 層 型 3 1 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 398 8 4 420831 A7 B7 五、發明説明（14) 金臑及鎢栓所構成的第1電阻元件17。在第2接觸孔16内， 設置有連接於N型麿而由阻障金屬及辑栓所構成的第2電阻 元件18»配線層19中介第1電阻元件17連接於P型層。配線 層19中介第2電阻元件18連接於N型層。藉由第1電阻元件 17及第2電阻元件18的存在，可形成抗突波等的電性雜訊 較強的多晶二極體元件。 接著，說明有關第2圖所示之不揮發性半導體記憶體 裝置之製造方法。 參照第3_,在矽基板7的主表面上，形成元件分雔氧 化膜1 2與P井與N井。 參照第4圖，依熱氧化法，彤成記憶胞的隧道（

Tunnel)氧化膜20。依低壓CVD法將磷溻度約1X 102C)atoins /era3程度（可使用 5X 10igato.nis/cn3〜2x 102Oatons/ciii3範 圍）的磷摻雜N型多晶矽而其厚度約lOOnm程度的積層（K下 稱此為浮動閘材）。經由照像製販，進行浮動閘材的蝕刻； 在記憶胞陣列內，係對位元線方向加工浮動閘材成條紋狀 ,而取得浮動閘6。於週邊電路部中.浮動閘材加工成多 晶二極體元件母體部21的形狀。其他部份的浮動閘材則全 部除去。 參照第5圖，在半導體基板7之上，形成間聚物絕緣膜 (氧化膜/氮化膜/氧化膜的3層结構，以氧化膜換算膜厚 150至200nm程度）22,使之能覆蓋浮動閘6。其後，經由照 像製販，使用光阻劑23,清除除了母體部21之外的週邊電 路部的間聚物絕緣_。 (請先閲讀背面之注意事項再填寫本頁) ，ίτ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 14 3 9884 A7 420 8 ^ * __B7_._ 五、發明説明（15) 參照第5圈與第6圖，除去光狙劑23後，依熱氧化，形 用 路 電 邊 週 成 晶 多 在 後 其 〇 4 2 膜 化 氧 問 的 用 體 晶 電 控 層 積 著 接 ° 膜 緣 絕 物 聚 間 去 除 亦 中 1 2 部 體 母 植 極 二 化 矽 鎢 化 矽 晶 多 材 閘 制 厚 行 進 而 版 製 像 照 經 且 摻 鏑蝕 邊 週 在 亦 時 同 的 5 閘 制 控 體 母 件 元 體 極二 晶 多 於 積 路1± 電2 部 在成 雜 控 除形 型記 Μ 制 膜成 ησ形 00内 = 列 矽陣 晶 胞 多憶 沉 除 。 清 W 時 閘此 體於 晶 則 材 閘 圖 6 第 照 參 圖 7 第 用 \J· 0 物 聚 間 刻 蝕 來 控面 Μ下 3j>其 和 包 ^5 11 億 膜 ...緣 閘 制 浮 的 罩 β 遮材 為閛 作動 5 域 區 極 汲 / 掻 源 的 胞 憶 記 成 彤 子 離 入 植 0 後 之 體 晶 電 Sο M- N 蓋 覆 和 部 列 陣 胞 憶 記 將 成 形 0 胞 憶 記 成 完 而 此 樣 型 劑 阻 光 的 部 散 掮 + P 的 摄 Mown 晶 電 S ο Η Ρ 用 路 電 邊 遇 在 且 體 極二 晶 多 為 成構 對 亦 時 \—/ 2 F Β 或 goo雄 /|\ + P 入 JffH 的 用 成 形 層 入 植 域 區 份 部1 的 2 部 體 母 件 元

子離 2 F Β 的 度 程 2 m C 0Π成 at形 5 , 10型 P 4 至 一 相7 反 i型 β Ηκ ο 由 則 域 區 人 植

S (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 合 接 經濟部智慧財產局員工消費合作社印製 光第體 去 照 晶 除參電 揉 型劑 阻 圖 8 上 7 板 基 矽 在 之 邊份 週部 部 - 包 勺 憶21 記部 蓋體 覆母 可件 成元 形趙 極 二 晶 多 成 構 及 部

罩 N 遮入 為植 9 J 2 的 樣用 型成 劑形 阻層 光散 K 擴 + ο N 29的 樣體 型晶 劑電 阻0S 光NM 用 路 電 邊 週 在 構 對 \>y 時 磷 或 砷 2 向 、 梢 φ 的 0K域^ Μ — 型 植 Η 域稱 區 下 份Μ 部 ， i 子 的離 1 S 2 A 部的 體度 母程 件2® 元/C 體ms 極to 二 晶 多 成 a 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 15 3988 4 42083 1 a? _B7五、發明説明（16)電阻。 參照第9圔，形成層間絕緣膜1 4於矽基板7上，經照像 像版、蝕刻技術而在層間絕緣膜14中形成接觸孔31,使 PH0S電晶體的源極/汲極區域的表面及NM0S電晶體的源掻 出 通 面 表 P 及 面 表 的 件 元 撞二 晶 多 及 面 表 域 區 棰 汲 由 成 形 圖 ο 11 壁 側 及 0 rest 底 的 1A 3 圖孔 9 觸 第接 照 參 2 3 瞑 蓋 覆 屬 金 障 阻 成 構 所板 1Ν基 /Τ矽 12在 性 面 全 上 之 7 處 刻 蝕 % 加 膜0 面 全 的 得 所 將 由 藉 ο 膜 鎢 層 積 法 D V C % 地 極二 晶 多 成 完 即 此 依 〇 内 1 3 孔0 接 於 入 I- 埋 3 3 栓 鎢 將 而 ΙΠ 理 之 繼 (請先閲讀背面之注意事項再填寫本頁} 線 配 鋁 20成 件形 元而 體程 基 矽 於 材 線 配 鋁 層 積 時 Η 置 刻装 独 揖 經憶 ， 記 上體 之導 發 揮 不 成 完 即 件 元 經濟部智慧財產局員工消費合作社印製 體用 搔使 二 而 晶 極 多電 為L 作的 材部 閘體 動極 浮二 用 晶 使-多 係成 ， 形 態了 形為 施 ， 實且 述。 上料 , 材 ο 極為 尚的ΡΗ罨需 的 摄 3 晶 電 S ο Μ Ρ 邊 週 的 無 姐晶 電多 的成 部形 體此 Η 極因業 二。作 晶入的 多植餘 低Η+多 減的何 為體任 ，晶加 外電追 — si 另 ο 而 Μ ο Ν , 入邊件 植遇元 子用體 維使極 程

閘邊 動週 浮用 用使極 使而源 。 極的 例轚胞 彤ρ+憶 赛成記 其形成 為為形 作 。用 可料使 亦材。 例的人 施件植 實元子 之體鐮 面極ρ+ 下二的 , 晶 體 外多晶 此為電 tr S ΛΜ ο 材PH 極 汲 處需不 之無故 此亦 ， 如 .程 。 態 工 姐形業 電施作 的實的 部該餘 極在多 罨使何 N+即任 低。加 減件追 以元而 ,體件 入極元 植 二 體 子晶極 離多二 N 成晶 的形多 用能成 域亦形 區理為 私紙張尺度適用中國國家標準（CNSj A4現格（210X297公釐） 16 39 8 8 4 A7 420 8 3 _B7_;_ 五、發明説明（17 ) 必浪費多餘的成本。 另外，在形成NM0S型記憶胞電晶體的源極/汲搔區域 用的植入N +離子的同時，形成多晶二極體元件的N +電極亦 可。 (實施例） 玆就以上述實施形態之方法而形成之具有各種構造的 多晶二極體元件加Μ說明。 (實施例1) 第11圔為表示實施例1之多晶二搔體元件的基本構成 剖視圖。多晶二極體元件係含有Ρ +部份35、接觸於Ρ +部份 35的Ν+部份36、和較Ν +部份36之濃度為高的Ν +部份37。鋁 配線19為中介姐障金羼膜32和鋳栓33而連接於Ρ +部份35及 Ν +部份37。 (實胞例2) 第12圖為實施例2之多晶二極體元件的剖視圖。第11 圖所示之多晶二極體元件和第12圖所示之多晶二極體件之 栢異處，係在於Ρ +部份35、Ν +部份36及Ν +部份37之上形成 -----------^------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 膜 法 護 方 保。造 之效製 此功的 如的件 由染元 藉污體 。 被極 22不二 膜件晶 護元多 保體示 的極所 成二圄 構晶12 所多第 膜成關 緣達有 § JJt OH, >3 篇 K' 物即說 聚 ，次 間置其 由設 有的 匯 4 中 程Η 第成 示形 表曆 為基 圖的 3 泡 1 第億 記 在 圈 3 1* 第 照 參 ο 例 形 變 他 其 的 程Η 止 為 處 之 6 2 材 閘 動 浮 層 至 於 示 和 程Η 之 圖 3 11 第 於 示 0 同 相 程Η 的 前 之 0 4 第 和 為 本紙張尺度逋用中國國家搮率（CNS ) Α4規格（210'〆297公釐） 7 1Α 3 988 4 420831 A7 B7五、發明説明（】δ ) 第4圖之工程的不同點，係變更照像型樣，在記憶胞內加 工浮動閘材26向著位元媒方向成條紋狀，但在週邊電路部 材 閘 動 浮 存 留)> 地U 示 圖 所13 圓第 如照 則參 中 膜 緣 絕 物 聚 間 成 而 進 參 之 隨 的 面 下 其 及 膜 緣 絕 物 聚 間 的 份 部 l· 夕 Μ 體 極二 晶 B r ( 多 圖套 13除 第中 照 部 路 iUrK 邊 週 於 而 7 3 劑 阻 光 用 使 版 製 像 照 經 劑 阻 光 除 清 第 和 經 則 後 此 ο 膜 化 氧 閘 的 用 體 〇 ί 晶 材電 罨 閑 S 動 Μ 浮 後 之 用 路相 電圖 邊10 週第 成 ί 形 化 氧 熱 經 圖 6 之謭 此保 如為 據作 依有 〇 留 置殘 裝上 體件 憶元 記體 體搔 導二 半 晶 性多 發在 揮得 不獲 作可 完即 程法 I方 的造 同製 件 元 撞 極二 晶 多 的 2 2 膜 緣 絕 物 聚 間 的 膜 實 3 於 示 〇 圖 視 剖 的 件 元 體 極二 晶 多 的 3 件 元 體 極二 晶 多 的 圈 T-H 11 第 於 示 和 件 元 例體 施極 實二 為晶 圖多 4 I 1 的 第圖 4 11 第 膜 緣 絕 物 聚 間 和 由 是 〇 面蓋 表覆 體所 全22 的膜 層護 合 保 接的 PH成 為形 係所 , 料 處材 同的 不〃同 之相 (請先閣讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第 照 參 ο * 法著 方接 造。 製理 的處 件的 元圖 撞 4 體第 極 二圖 晶 1 多第 種於 此 行 闞進 有 ， 明先 說首 之 7 部 體 母 的 件 板元 基體 矽極 於 二 , 晶 圖 多 浮 蓋 覆 Μ 2 2 膜 緣 絕 物 聚 間 成 形 上 版 製 像 照 經 之 繼 及光 6 } 3 用 使 動 置 裝 體 憶,卜® 3 圖 — 2 6 體 劑第導 阻和半 膜 緣 絕 物 聚 間 的 份 部 要 需 不 去 除 過 經 後 其 性 發 揮 不 的 圖 4 1* 第 於 示 成 完 程 X 的 同 相 圖 ο U 第 \—/ 4 例 施 實 本紙張尺度適用中國圉家標準.（CMS > Α4規格（2Ι〇Χ297公釐） 8 11 3 9 88 4 B7

42083 I 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 19 ) 1 i 第 16圖為實施例 4之多晶二棰體元件的剖視圖 ，第1 6 1 I 圖 所 示 之 多 晶 二 極 體 元 件 除了 下 面所述之 處 ,因 和 示 於 第 1 1 I 11圖的 多 晶 二 極 體 元 件 相 同， 故 相同或相 當 的部 份 均 標 註 請 閱 讀 1 1 相 同 的 參 考 記 ms m ♦ 而 不 重 覆其 說 明。示於 第 16圃 之 多 晶 二 1 1 極 體 元 件 和 示 於 第 11圖 之 多晶 二 極體元件 的 相異 之 處 * 係 背.. Si 之 注 意 事 項 再 填 I 為 PN接合 m (35和36的邊界面）是 形成於接 觸 孔的 近 傍 〇 如 1 ：1 \ 此 之 多 晶 二 極 體 元 件 在 第 7圖所示的工程中並不進行P +離 1 1 裝 1 子 的 植 入 而 是 在 第 9画所示的工裎中.藉由植入P +離子 寫 本 頁 於 多 晶 二 極 體 的 P型的接觸孔而形成之。 1 I (實施例5) 1 1 I 第 17圖為實施例 5之多晶二掻體元件的剖視画c 第17圖 1 1 訂 1 所 示 之 多 晶 二 極 體 元 件 係 只於 母 體部21的側 壁形 成 有 保 護 膜 22 f 此 點 為 和 示 於 第 1 4圖的多 晶二槿體 元 件不 同 0 具 有 1 1 如 此 之 構 造 的 多 晶 二 搔 體 元件 係 經K下處 理 而形 成 之 0 1 I II 首 先 經 過 第 1圖至第5圖的作業工程 〇 亦即 9 殘 留 間 i 線 聚 物 絕 緣 膜 於 多 晶 二 極 體 部。 其 後，再進 行第6圖所示之 1 j 工 程 〇 1 1 此 後 參 眧 ή、 第 1 8圖 * 於 矽基 板 7之上全面地積層CVD氧化 1 1 膜 38 0 1 I 參 照 第 13圖與第 19圖 ,藉 由 全面地回 蝕 (etc h b a c k ) 1 I CVD氧化膜38而形成側壁39(si d e w a 1 1 )的 同 時， 亦 於 母 體 1 I 部21的側 壁 保 留 作 為 保 護 曆的 間 聚物絕緣 膜 22 » 另 » 形 成 1 I 側 壁 間 隔 物 39的 巨 的 3 是 為了 在 週邊電晶 體 使具 有 淺 摻 雜 1 1 I 汲極 (L ig h t 1 y -a 〇 P e d D r a in, LDD)構造。 1 1 3988 4 張 紙 本 橾 家 國 國 中 用 適 42083 1 Α7 Β7 五、發明説明（2〇 ) 其後，經由和第7圖至第10鼷所示之工程相同的工程， 獲得第17圖所示之多晶二極體元件。 另，在第12圖所示之多晶二極體元件的製造工程中， 在週邊霣晶體使用淺摻雜汲棰（LDD)構造時，則進行形成 側壁形成的流程中，如第18圖所示地全面槙層CVD氧化膜， 進行如第19圖所示之氧化膜的全面回蝕，則形成於PH接合 層上的間聚物闼緣膜即被除去。因此，在週邊電晶體使用 淺摻雜汲搔（LDD)構造，如第20圖所示之氧化膜回蝕工程 中，有必要經照像製版技術，以光阻劑40遮罩二極體部份 ，且維護保讁膜的間聚物絕緣膜22。 一般而言，浮動閘材雖係為N型多晶矽，但不揮發性 記憶元件，例如考量快閃記憶體的细胞動作（Cell Operation),由於不能空洞化、大規棋積體化及高密度化 的要求之下，浮動閘材儘可能為薄膜最為理想。一般的快 閃記憶體的浮動閘材為磷濃度IX 202O/cnt3至6X 102O/c®3 ，膜厚20〇1^以下。 上述之發明之實施形態|為使用1 X 1 〇 2 Q / c n 3、1 0 0 n in (請先閱讀背面之注意事項再填寫本頁) ίΐτ_ 經濟部智慧財產局員工消费合作社印製 浮 的 厚 膜 且 而 據 依 可 為 閘在壓 動 ，低 材 示 在 此 於 限 自 不 並 明 發 本 但第 , 於 圖 4 形 而 法 係後 6’矽 材 晶 閛多 動雜 浮摻 用層 使積 所可 中亦 程 ， 工者 的成 且 甚 ο 者 度 濃 磷 的 期 預 成 作 而 散 掮 熱 的 磷 經 後 矽 晶 多 〇 雜可 入 注 子 離 的 磷 經 接 層 積 者 度 濃 磷 的 期 預 成 作 而 \(/ 6 例 施 實 本紙張尺度逋用中國國家搮準（CNS > A4規格（210X297公釐） 20 3 988 4 A2083i A2083i 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X2.97公釐） 3 9 8 8 4 五、發明説明（21) 上述實施例雖是使用阻障金属+鏡栓作為電阻元件， 但本發明並不自限於此。第21圖係實施例6之多晶二極體 元件之剖視圖。第21圖所示之多晶二極體元件係為不使用 鎢栓，電阻元件為僅以阻障金層膜32來形成。當僅以阻障 金靥來形成電阻元件之際，其功效雖_變小，但作為抗突波 的對策卻是十分有效。 上述實施例1〜6雖是用T丨Si2/TiN作為阻障金匾，但本 發明並不自限於此，亦可使用IV、V、VI族的過渡金屬的 氮化物、碳化物、硼化物、及其複合膜等作為姐障金屬。 第22圖為表示依據實施例1〜6所得之多晶二極體元件 的等值電路圖。藉由在PN二極體的兩側追加電阻R,即使 是施加突波等的電性雜訊，經設置於二極體前後的電阻R 而產生電壓的下降，則直接施加於二極體的電壓即減輕， 而不致於被破壊。 第23圖及第24圖為表示實施例1〜6所得之多晶二極體 元件的特性。第23圖縱軸表示log摞度的I-V特性，第24圖 之縦軸表示線性標度的I-V特性。 (實施例7) 實施例7以後為有醑於KN型多晶矽為基本而作成的多 晶二極體的構造的各種肜態。 第25麵為表示實施例7的多晶二極髖的俯視圖和沿A-A 線剖視圖。為了提昇多晶二極體的順向特性，在N型多晶 矽的P型離子植入區域以外的區域，更實施形成N + +區域用 的N型離子植入。在P +植人區域和N + +植入區域之間，則為 2 1 I---------^-------’訂------.^ (請先閲讀背面之注意事項再填寫本頁) 420831 A7 B7 五、發明説明（2 2 ) 了確保逆方向的耐壓，設置有一定的距離。 (實施例8) 第26圖為表示實施例8的多晶二極體的俯視圖和沿A-A 線的剖視圖。植入P型離子（硼、B F 2 )於N型多晶矽。植入 能虽極大，在P +植人區域中，直至多晶矽材的底部成為P 反相的形態。PN二極體的主要接合面係成為沿著P +植入 區域的緣面的縱方向剖面。 (實施例9) 第27圖為表示實施例9的多晶二搔體的俯視圖和沿A-A 線的剖視圖。 植入P型離子（硼、B F 2 )於N型多晶矽〇植入能量小， 多晶矽材的P +注入區域的淺層成為P反相的‘形態。多晶二 極體的主要接合面為該淺的P +植入層的底部。 (實腌例10) 第28圖為表示實施例10的多晶二極體的俯視圖和沿A-A線剖視圖。 為了提昇多晶二極體的順向特性，而於N型多晶矽的P 型離子植入區域Μ外的區域植入N型離子。為了確保逆方 向的耐壓，將Ρ +植人區域和Ν +植入區域重叠一定距雛。重 叠的區域形成Ν-層或Ρ-餍。 (實ί®例11) 第29圖為表示實砲例U的多晶二極體的俯視圖和沿Α-Α線的剖視圃及沿Β-Β線的剖視圖。 為了滅低逆方向的漏電（1 e a k a g e ),將含有接合面的 I--------'------r訂 j-----茂 1 (請先閲讀背面之注意事項再填寫本1) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） 22 39 8 84 經濟部智慧財產局員工消費合作社印製 A7 42083 1 B7 五、發明説明（23) 一 部份作成一定的寬幅dM下，且並列連接複數個該二極體 。一定的寛幅d係為多晶矽顆粒大小的數倍程度K下，亦 即]ju πι Μ 下。 (實施例1 2 ) 第30圖為表示賁腌例12的多晶二搔體元件的俯視圖和 沿Α-Α線的剖視圖。 Ν + +植入區域和Ρ +植入區域之間的距離即為形成遮罩 材的寬幅Lg。 如此之多晶二極體元件係Μ如下處理而作成。 參照第31圖（（A)為表面剖視圖，（Β)為表示俯視_), 形成多晶二極體元件母體部21於場效氧化膜12之上。 參照第32圖，形成控制閘的工程中，同時設置寬幅Lg 的遮罩材60於母體部21之上。形成p +植入遮罩用光阻劑41 於遮罩材60之上。當植入P型離子時，P型離子為不植入至 光阻劑及遮罩材60所遮罩著的區域。 參照第33圖，繼之，形成H +植入遮罩用光阻劑42於遮 罩材60之上。植人N型雛子之際，N型離子為不植入光阻劑 42及閛60所遮罩的區域。 參照照第34圖，經由如此之實施離子植入，即獲得P 型離子植入區域與N型離子植入區域之距離固定距離（Lg) 的多晶二極體元件。 (實施例13) 實施例13M後係為表示非摻雜多晶矽為基本的多晶二 極體的携造。

Iji^~. n 、1τ_^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家棣準（CNS ) Α4规格（210X297公釐） 23 398 8 4 42083 1 A7 B7 五、發明説明（24) 第35圖為表示實施例13的多晶二極趙元件的俯視画和 沿A-A線的剖視圓。 植入P型離子（硼、BF2)及N型離子US、磷）於非摻雜 多晶矽。植入能虽極大、H +植人區域及P +植人區域中，直 至多晶矽材的底部為N反相或P反相之形態。 (實施例14) 第36圖為表示實_例14之多晶二極體元件之俯視圖和 植入區域與P +植入區域為 旁 請 先 閲 讀 背 之 注 意. 事 項 再 沿A-A線的剖視圖。 為了確保逆方向的耐壓， 重叠一定距離的形態。 (實腌例15) 第37圖為表示實施例15的多晶二極體元件的俯視圖和 沿A-A線剖視園。 經濟部智慧財產局員工消費合作社印製 全面性植人N型離子（AS、磷）於非摻離多晶矽。椬入 能量極大，於N +領域中，直至多晶矽材底部H反相。進而 植入P型雔子（砸、BF2)於一部份區域。P +植入區域中，植 入能量小，淺層P為反相的形態。PN二極體的主要接合面 係為該淺的P +植入層的底部。又，與此相逆的形態（H +和 P +是相反的情況）亦達成相同的功效。 元件符賊說职 多晶二極體元件 鋁配媒 浮動閘 9 ά 3 9 884 I 3 5 7 S i 〇2 膜 層間絕緣膜 控制閘 半導體基板（矽基板） 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X25(7公釐） A7 4Z0831 B7五、發明説明（25 ) 經濟部智葸財產局員工消資合作社印製 8 不揮發性半 導 體記憶體元件 9 記憶胞用電 晶 體 10 週邊PM0S電晶體 11 週邊NM0S電 晶 體（間聚物 絕緣膜） 12 元件分離氧 化 膜 13 多晶矽層 1 4 曆間絕掾膜 15 第1接觭孔 1θ 第2接觸孔 17 第1電阻元件 18 第2電阻元件 19 配線層（鋁配線） 20 氧化膜 21 母體部 22 間聚物絕緣 膜 (保護膜） 23 ^ 40 24 、41 、 42 閘氧化膜 25 光阻劑 M0S電晶體閘 26 浮動閛材 27 源極/汲極區域 28 > 29 光阻劑型樣 31 接觸孔 32 阻障金屬膜 33 辑栓 35 Ρ型層（Ρ +部 份 ) 36 N +部份 37 Ν型層（Ν +部 份 )(光阻劑） 38 C V D氧化膜 39 側壁間隔物（側壁） 60 遮罩材（閘） d ' U寬幅 本紙張尺度適用中國國家_準（CNS ) Α4規格（210Χ297公釐） 25 3 9 88 4 ----------^------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 420831 修正 > 年 A ^ ^ on o w Γ 六、申請專利範圍 1. 一種含多晶二極體之半導體記憶體装置，具備有： 氧 離 分 件 元 的 面 表 主 ; 述 7前 板η 的 基7& 體板 導基 半體 的導 面半 表述 主前 有於 具設 膜 化 的 層 型 Η 和 層 型 Ρ 有 具 且 2 膜 化 氧 維 分 述 前 於 置 設 述出 前 ® ·，Ρ5 於 層16述 置 型孔前 設 W觸於 式uk接接 方 印2連 ^ 使第Η 的 i勺且 丨 2 ; 且的 4 » 件 1 ，出内 元膜中露 5 體緣14層 ί 極絕膜型 二間緣彳 晶層絕 多的間 2;述面層 件前表述 元蓋的前 體覆板於 極能基置 二 Κ 體設 晶導第 多半的 孔 觸 接 1 第 述 前 於 置 設 内 孔 述觸 1刖 ^ 使L 和 件 元 阻 電 1 第 的 層 孔 觸 接 2 第 述 前 於 置 設 層 型 Η 述 前 於 接 JBU 遵 且 (請先閱讀背面之注意事項再填窝本頁) 件 元 阻 電 2 第 的 第 的 層 型 Ρ 述 前 於 接 虐 而 7 1 件 元 阻 電 1 第 述 前 介 中 層 線 配 及 M 第 的 層 型 J1. 述 前 於 接 連 而 3 1- 件 元 阻 霉 2 第 述 前 介 中 經濟部智慧財產局員工消費合作社印製 層 線 配 憶 記 體 導 半 之 體 極 二 晶 多 含 之 項 1L 第 圍 範 利 專 請 申 如 2 上 7 有 具 且 前者 而成 I,形 S所 板 1 料 元 基 h材 體 4 同 導 半 述 前 於 成 形 含 .2 之 包 I 件 , 閘元 中動體 其浮極 , 的 二 置矽晶 裝晶多 體多述 件 元 憶 記 遺 導閘 半動 性浮 發和 揮為 不係 之 相 6 憶 記 體 導 半 之 體 極 二 晶 多 含 之 項 1L 第 圍 範 利 專 請 申 如 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 26 398 8 4 題 420831 D8、申請專利範圍 鱧裝置，其中，前述第1電阻元件17及第2電阻元件18 係為由阻障金羼（Barrier metal)及/或鏡检（tungsten 成 形 所 晶 多 含 之 項 1 第 圍 範 利 專 請 申 如 • · 4 憶的 記 層 體型 導> 半 之 撞 極 述 前 於 接 連 由 為 係 層 型 K 述 前 中 其 - 置 裝 體 型 + N 該 於 接 遒 和 層 型 成 構 所 曆 型 第 圍 範 利 專 請 如 5 懂 記 瘡 導 半 之 體 極二 晶 + N 多 的含 層之 項 中 β 其PU » Θ 置rg 裝ha 體(0 泵 荷 電. 為 〇 作裝 是組-兀ί 體部 8 -. 極 二 晶 多 述 前 的 路 電 壓 昇 型 2 憶件 憶 記元 記 撞揸 撞 専極 導 半二 半 之晶 之 體多 體 搔述 極 二前 二 晶蓋 晶 多覆 多 含能 含 之少 之 項至 項 1 備 1 第具。第 圍 ，CS1 圍 範 中膜範 利其護利 專 ，保專 諳置之請 申 裝部申 如體上如 6 7 矽 晶 多 雜 摻 up 47 係 2 件 元 體 極二 晶 多 述 前 中 其 置 装 橿 者 成 形 所 ---------------裝--- (請先閲讀背面之注意事項再填寫本頁) 訂· --線 經濟部智慧財產局員工消費合作社印製 置 裝 體 憶 記 體 導 半 之 體 極二 晶；件 和丨 多 ？ 元 含板憶 種基記 1 體體 8 導 半 備 具 係 専 半 性 發 3ί 擇 不 的 上 板件 基元 體體 導極 半 二 述晶 前多 於和 成 、 形5 和 等 2 動 浮 的 矽 : 晶 備多 具型 #,<JN 8 的 件上 元 憶 記 體 専 半 性 發 I 揮 不 述 前 7 板 基 體 導 半 述 前 於 成 形 6 閘 化 氮 和 膜 b 氧 由 且 上 之 6 閘 動 浮 述 前 於 置 設 膜 緣 絕 物 聚 間 的 成 櫞 所 膜 層 多 的 膜 及 % 是 層 下 其 上 ifi 11 膜 緣 絕 物 聚 間 述 前 於 置 設 有 含 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 27 3 9 8 84 420831 β C8 D8 六、申請專利範圍 N型多晶矽，其上層是矽化金騙的控制閘5; 前述多晶二掻體元件2具備： (a) 設置於前述半導體基板7表面的元件分離氧化 .膜 12; (b) 設置於前述元件分維氧化膜12上.且具有P型 層和N型層的PN接合用多晶矽層； (c) 設置於前述半導體基板7之上，俾能覆蓋前述 PN接合用多晶矽曆13的層間絕緣膜14; (d) 設置於前述層間絕緣膜14中，使前述P型層露 出的第1接觸孔15和使前述H型層露出的第2接觸孔15; (e) 設置於前述第1接觸孔15内，並連接於前述P型 層的由阻障金屬及/或鋳栓所構成的第1電阻元件17; (f) 設置於前述第2接觸孔16内，並連接於前述N型 層的由阻陣金屬及/或鎢栓所梅成的第2電阻元件18; (s)中介前述第1電姐元件17而連接於前述P型層的 第1配線層〗9 ; Μ及 (h)中介前述第2電阻元件18而連接於前述Η型層的 第2配線層19。 9. 一種含多晶二極趙之半専鼉記憶邇装置之製造方法， 該半導體裝置具有週邊電路用P M 0S電晶體和多晶二極 骽元件，具備： 形成元件分雛氧化膜12於半導體基板7表面的工程 > 於前述元件分離氧化膜12上形成作為前述多晶二 (請先閱讀背面之注意Ϋ項再填寫本頁) k·!-----訂·!------線 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 28 3 988 4 i 42083^ ^_._ .六、申請專利範圍 極體元件母體的多晶矽層21的工程； • . 為肜成前述PM0S電晶體的源極/汲極區域而行P +離 子植人的同時，亦植入該離字於前述多晶矽層2】， .並據此而形成前述多晶二極體元件的P塱層的工程； 形成前述多晶二極體元件2的N型層的工程；以及 形成前述PM0S電晶體於前述半専體基板7上的工程 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用t國國家標準（CNS)A4規格（210 x297公釐） 2 9 398 8 4