JP2005166822A - 不揮発性メモリを含む半導体装置及びその製造方法 - Google Patents

不揮発性メモリを含む半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005166822A
JP2005166822A JP2003401854A JP2003401854A JP2005166822A JP 2005166822 A JP2005166822 A JP 2005166822A JP 2003401854 A JP2003401854 A JP 2003401854A JP 2003401854 A JP2003401854 A JP 2003401854A JP 2005166822 A JP2005166822 A JP 2005166822A
Authority
JP
Japan
Prior art keywords
gate electrode
electrode film
region
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003401854A
Other languages
English (en)
Inventor
Shota Kitamura
章太 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003401854A priority Critical patent/JP2005166822A/ja
Priority to US10/999,135 priority patent/US20050157536A1/en
Publication of JP2005166822A publication Critical patent/JP2005166822A/ja
Priority to US12/246,135 priority patent/US20090039412A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 論理回路の動作速度を向上させることが可能な不揮発性メモリを含む半導体装置及びその製造方法を提供する。
【解決手段】 論理回路領域において、第３のゲート電極膜４０と第１のゲート電極膜３７を積層し、Ｎ型トランジスタ及びＰ型トランジスタ共に表面チャネル領域を持つような相補型ＭＯＳ論理回路を構成する。
【選択図】 図１１

Description

本発明は、不揮発性メモリを含む半導体装置及びその製造方法に関する。
これまで、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリが広く使われている。また、最近は、ＮＡＮＤ型フラッシュメモリとＮＯＲ型フラッシュメモリの両方の特長を兼ね備えたフラッシュメモリも提案されている。
更に、上述のような様々なフラッシュメモリ回路と論理回路等を一つのチップにして、システムオンチップと呼ばれる複数機能を混載したＬＳＩの需要も高まっている。
フラッシュメモリと論理回路を混載したＬＳＩの場合、フラッシュメモリを構成するメモリ素子の構造は、通常使われるＭＯＳトランジスタとは異なる。即ち、フラッシュメモリにおいては、複数のゲート電極が、それぞれ異なるゲート絶縁膜を介して積層された構造になる。このため、フラッシュメモリと論理回路を混載したＬＳＩ製造工程数は、それぞれ単独でＬＳＩを製造する工程数よりも多くなり、それが価格に反映する。
また、フラッシュメモリに対する性能の要求と、論理回路に対する性能の要求とがそれぞれ異なる。このため、どちらかの性能の要求を優先的に対応するような製造工程が用いられる。例えば、フラッシュメモリのトンネル酸化膜の性能を優先する場合、そのトンネル酸化膜を先ず形成し、その後に素子分離を形成する素子構造及び製造方法を用いる（例えば、特許文献１参照。）。
これにより、比較的性能の優れたフラッシュメモリと論理回路を混載したＬＳＩを提供することを可能にしている。
しかし、今後のフラッシュメモリと論理回路を混載したＬＳＩにおいては、更に、論理回路の動作速度の向上が求められるため、論理回路の微細化により適した素子構造及び製造方法を追求することが必要である。
特開２００２−６４１５７号公報（第１６頁、図１３）
本発明はこのような事情に鑑みてなされたもので、その目的は論理回路の動作速度を向上させることが可能な不揮発性メモリを含む半導体装置及びその製造方法を提供することにある。
上記の課題を解決するため、本発明の第１の態様は、不揮発性メモリを含む半導体装置として、半導体基体と、前記半導体基体上に積層された、トンネル絶縁膜、第１のゲート電極膜、第２のゲート電極膜、インターゲート絶縁膜、及び第３のゲート電極膜からなる第１のゲートと、前記トンネル絶縁膜に接する前記半導体基体を挟むように、前記半導体基体の表面領域に形成されたソース及びドレイン領域とを備えた第１のＭＯＳトランジスタを少なくとも一つ有する不揮発性メモリセルと、前記不揮発性メモリセルから離れて前記半導体基体上に積層された、ゲート絶縁膜、前記第１のゲート電極膜及び前記第３のゲート電極膜からなる第２のゲートと、前記ゲート絶縁膜に接する前記半導体基体を挟むように、前記半導体基体の表面領域に形成されたソース及びドレイン領域とを備えた第２のＭＯＳトランジスタを有する相補型ＭＯＳ論理回路とを具備したことを特徴とする。
また、本発明の第２の態様は、不揮発性メモリを含む半導体装置の製造方法として、半導体基体の素子形成領域を囲むように素子分離領域を形成する工程と、前記素子形成領域にトンネル絶縁膜を形成する工程と、前記素子形成領域のうち、相補型ＭＯＳ論理回路を形成する論理回路領域における前記トンネル絶縁膜を剥離する工程と、前記論理回路領域における前記半導体基体上に、ゲート絶縁膜を形成する工程と、前記トンネル絶縁膜及び前記ゲート絶縁膜上に第１のゲート電極膜を形成する工程と、前記素子形成領域のうち、不揮発性メモリセルを形成するメモリセル領域における前記第１のゲート電極膜上に第２のゲート電極膜を形成する工程と、前記メモリセル領域における前記トンネル絶縁膜、前記第１のゲート電極膜及び第２のゲート電極膜を選択的にパターニングする工程と、前記メモリセル領域における前記第２のゲート電極膜上にインターゲート絶縁膜を形成する工程と、前記メモリセル領域における前記インターゲート絶縁膜上、及び前記論理回路領域における前記第１のゲート電極膜上に第３のゲート電極膜を形成する工程と、前記第３のゲート電極膜に不純物を導入する工程と、前記メモリセル領域における前記第３のゲート電極膜、前記インターゲート絶縁膜、前記第２のゲート電極膜、及び前記第１のゲート電極膜と、前記論理回路領域における前記第３のゲート電極膜及び前記第１のゲート電極膜とを選択的にパターニングする工程と、パターニングされた前記第３のゲート電極膜をマスクにして、前記半導体基体表面に不純物を導入してソース及びドレイン領域を形成する工程とを有することを特徴とする。
以上、詳述したように、本発明によれば第３のゲート電極膜を相補型ＭＯＳ論理回路のゲート電極として用いることにより、電極構造として比較的容易に表面チャネル型のＭＯＳトランジスタが形成できる。このため、論理回路の動作速度の向上が可能な不揮発性メモリを含む半導体装置が得られる。
以下、本発明の実施例を、図面を参照して説明する。
本発明による第１の実施例は以下に示す回路構成をとる。
先ず、不揮発性メモリは、２つの第１のＭＯＳトランジスタでメモリセルが構成されたフラッシュメモリである。また、第１のＭＯＳトランジスタはトンネル絶縁膜、第１のゲート電極膜と第２のゲート電極膜を積層した浮遊ゲート電極膜、インターゲート絶縁膜、及び第３のゲート電極膜である制御ゲート電極膜とを積層した第１のゲートを有する。
一方、周辺回路等も含めた論理回路は、第２のＭＯＳトランジスタで構成された相補型ＭＯＳ論理回路である。第２のＭＯＳトランジスタは、ゲート絶縁膜である第１のゲート絶縁膜或いは第２のゲート絶縁膜と、ゲート絶縁膜上に第１のゲート電極膜と第３のゲート電極膜とを積層した第２のゲートを有する。
また、第１のゲート絶縁膜の膜厚は、第２のゲート絶縁膜の膜厚よりも厚い。これは、トランジスタの電源電圧に対応させるためである。即ち、第１のゲート絶縁膜を有する第２のＭＯＳトランジスタは高電圧トランジスタとして、第２のゲート絶縁膜を有する第２のＭＯＳトランジスタは低電圧トランジスタとして形成されている。
図１は本発明による第１の実施例における不揮発性メモリのブロック図である。不揮発性メモリ１０はメモリセルアレイ１１、カラムデコーダ１２、センスアンプ１３、ロウデコーダ１４、１５及びソース線ドライバ１６を備えている。
メモリセルアレイ１１はマトリックス状に配置された複数個のメモリセルＭＣを有している。それぞれのメモリセルは、互いに電流経路が直列に接続されたメモリセルトランジスタＭＴと選択トランジスタＳＴを有している。そして、メモリセルトランジスタＭＴのソース領域が選択トランジスタＳＴのドレイン領域に接続されている。また、カラム方向で隣接するメモリセルＭＣは選択トランジスタのソース領域、あるいはメモリセルトランジスタＭＴのドレイン領域を共有している。
ロウ方向におけるメモリセルＭＣのメモリセルトランジスタＭＴの制御ゲートは、ワード線ＷＬに共通して接続され、同じように、選択トランジスタＳＴのゲートは、セレクトゲート線ＳＧに共通して接続されている。また、カラム方向におけるメモリセルＭＣのメモリセルトランジスタＭＴのドレインはビット線に共通して接続されている。更に、メモリセルＭＣの選択トランジスタＳＴのソースはソース線ＳＬに共通して接続され、それらがソース線ドライバ１６に接続される。
図１に示したメモリセルアレイ１１の一部の領域を平面の模式図として図２に示す。半導体基体であるシリコン基板２０に、素子分離領域２１ａによって区分けされた長方形の素子領域２１が形成されている。その素子領域２１に直交して複数の素子領域２１を跨ぐようにして、第１のゲート電極膜であるワード線１４ａ、１４ｂ及びセレクトゲート線１５ａ、１５ｂが形成されている。
ワード線１４ａ、１４ｂと素子領域２１が交差する部分にメモリセルトランジスタが形成され、一方、セレクトゲート線１５ａ、１５ｂと素子領域２１が交差する部分に選択トランジスタが形成されている。また、ワード線１４ａ、１４ｂと素子領域２１が交差する部分にはメモリセルトランジスタごとに分離された浮遊ゲート電極膜（図示せず）が形成されている。
素子領域２１には、ワード線１４ａ、１４ｂとセレクトゲート線１５ａ、１５ｂを挟むようにしてコンタクトプラグ２２が形成され、それらを接続するように図示しないビット線が素子領域２１に沿って形成されている。２つのコンタクトプラグ２２に挟まれたメモリセルトランジスタと選択トランジスタによって一つのメモリセル１１ａが形成されている。
図３乃至図１１は本発明による半導体装置の製造方法の第１の実施例を工程順に示す断面図である。各図の上側に示した各図の（ａ）は、本実施例における不揮発性メモリの製造方法を工程順に示す断面図であり、各図の下側に示した各図の（ｂ）は、本実施例おける相補型ＭＯＳ論理回路の製造方法を工程順に示す断面図である。また、図１１（ａ）及び（ｂ）は本発明による半導体装置の第１の実施例を示している。
各図（ａ）の不揮発性メモリの断面は、以下のようである。図３（ａ）乃至図６（ａ）は、図２のＸ−Ｘ断面を拡大して示し、図７（ａ）乃至図１３（ａ）は、図２のＹ−Ｙ断面を拡大して示す。一方、各図（ｂ）の相補型ＭＯＳ回路の断面は、特に断面方向を変えずに示す。
次に、実際の工程の説明に入る。先ず、図３（ａ）及び（ｂ）に示すように、半導体基体としてＰ型のシリコン基板３０を用意する。
続いて、素子分離工程を説明する。図示しないシリコン酸化膜、シリコン窒化膜等をシリコン基板３０上に積層する。次に、リソグラフィ法、ドライエッチング法等を用い、シリコン酸化膜、シリコン窒化膜等にパターンを形成する。次に、形成されたパターンをマスクにして、シリコン基板３０の領域に、ドライエッチング法により溝を形成する。続いて、ＣＶＤ法を用い、溝への埋め込みも含め、シリコン基板３０の全面にシリコン酸化膜を形成する。更に、ＣＭＰ法、エッチング法等を用い、表面を平坦化しながらシリコン基板３０の溝の中に、素子分離領域３１であるシリコン酸化膜を残存させる。
次に、図３（ｂ）の相補型ＭＯＳ論理回路領域にウェル領域を形成する。イオン注入法等を用い、Ｐ型ウェル領域３２へは硼素等を、Ｎ型ウェル領域３３へは燐、砒素等の不純物を導入する。ドーズ量として１Ｅ１１ｃｍ−２〜１Ｅ１３ｃｍ−２程度である。不純物を導入しない領域は、リソグラフィ法等を用いてマスクをする。イオン注入後、熱処理を行い、不純物を活性化する。また、Ｐ型のシリコン基板３０を使用しているため、Ｐ型ウェル領域３２は形成しない場合もある。
図３（ａ）の不揮発性メモリ領域には、通常、ウェル領域は形成しない。特に必要であればイオン注入法等を用い、Ｐ型ウェル領域を形成する。また、Ｎ型ウェル領域を先ず形成し、その中にＰ型ウェルを埋め込む二重ウェル構造としても良い。
次に、ＭＯＳトランジスタのチャネル領域を形成する。イオン注入法等を用い、不揮発性メモリ領域及び相補型ＭＯＳ論理回路のＮチャネルＭＯＳトランジスタとなるＰウェル領域には硼素等を、相補型ＭＯＳ論理回路のＰチャネルＭＯＳトランジスタとなるＮウェル領域には燐、砒素等の不純物を導入する。この時、不純物ドーピングが不要な領域はリソグラフィ法等を用い、マスクにより覆う。
次に不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域、それぞれのゲート構造形成の工程を説明する。先ず、シリコン酸化膜を熱酸化法により、シリコン基板上に例えば１０ｎｍ程度形成する。次に、リソグラフィ法等を用い、図４（ａ）に示すように、不揮発性メモリ領域上のシリコン酸化膜をトンネル絶縁膜３４として残す。一方、相補型ＭＯＳ論理回路領域のシリコン酸化膜は剥離する。
次に、図４（ｂ）に示すように、相補型ＭＯＳ論理回路領域のシリコン基板３０上に、第１のゲート絶縁膜及び第２のゲート絶縁膜を形成する。先ず、熱酸化法により、シリコン酸化膜をシリコン基板３０上に１５ｎｍ程度成長する。次に、リソグラフィ法等を用い、相補型ＭＯＳ論理回路領域における高電圧トランジスタ３５ａ領域のシリコン酸化膜を第１のゲート絶縁膜３５として残し、他の相補型ＭＯＳ論理回路領域におけるシリコン酸化膜を剥離する。
続いて、図５（ｂ）に示すように、熱酸化法により、第２のゲート絶縁膜３６であるシリコン酸化膜を、低電圧トランジスタ３６ａ領域のシリコン基板３０上に３ｎｍ程度成長する。最終的に、トンネル酸化膜３４の膜厚は１２ｎｍ程度、第１のゲート絶縁膜の膜厚は１６ｎｍ程度、及び第２の膜厚は３ｎｍ程度である。以上の工程により、相補型ＭＯＳ論理回路における複数の電圧に対応したトランジスタのゲート絶縁膜を形成できる。
更に、図５（ａ）、（ｂ）に示すように、ＣＶＤ法により、第１のゲート電極膜３７となる多結晶シリコン膜を５０ｎｍ程度形成する。
続いて、相補型ＭＯＳ論理回路領域上に図示しないシリコン酸化膜をマスクとして形成した後、ＣＶＤ法により、第２のゲート電極膜３８である燐添加多結晶シリコン膜を５０ｎｍ程度形成する。図５（ａ）に示すように、不揮発性メモリ領域の第１のゲート電極膜３７に第２のゲート電極膜３８が積層される。
次に、図６（ａ）に示すように、不揮発性メモリ領域に関し、リソグラフィ法、ドライエッチング法等を用い、第２のゲート電極膜３８、第１のゲート電極膜３７及びトンネル絶縁膜３４を選択的にエッチングする。一方、相補型ＭＯＳ論理回路領域においても第２のゲート電極膜３４及びマスクとして使用された図示しないシリコン酸化膜は、図６（ｂ）に示すように、エッチングにより除去される。
続いて、インターゲート絶縁膜３９となる積層の絶縁膜を形成する。即ち、ＣＶＤ法を用い、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を同一の膜形成装置のなかで連続して形成し、全体の膜厚は、例えば１５ｎｍ程度とする。以上により、不揮発性メモリ領域におけるメモリセルのゲート構造の形成工程が、制御ゲート電極膜形成工程を残してほぼ終了した。
次に、トランジスタ形成工程を説明する。図６（ａ）の工程まで終了した不揮発性メモリ領域における、図２に示した平面の模式図のＹ−Ｙ断面を図７（ａ）に示す。図に示されるように、素子領域上の長手方向では、シリコン基板３０の上に、トンネル絶縁膜３４、第１のゲート電極膜３７、第２のゲート電極膜３８及びインターゲート絶縁膜３９が積層された構造になっている。これ以降、図１３まではＹ−Ｙ断面を用いて説明する。
一方、相補型ＭＯＳ論理回路領域の断面は、これまでと同じであり、以降も変わらない。従って、図７（ｂ）は図６（ｂ）と同様の図である。
先ず、リソグラフィ法及びエッチング法等を用い、不揮発性メモリ領域を図示しないマスク膜で覆い、相補型ＭＯＳ論理回路上のインターゲート絶縁膜３９を剥離する。次に、不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域の両方に、ＣＶＤ法により、多結晶シリコン膜を５０ｎｍ程度形成する。
続いて、イオン注入法等を用い、不純物を多結晶シリコン膜に導入する。相補型ＭＯＳ論理回路領域におけるＮチャネルＭＯＳトランジスタ領域、及び、不揮発性メモリ領域へは、例えば燐、砒素等のＮ型不純物を、相補型ＭＯＳ論理回路領域におけるＰチャネルＭＯＳトランジスタ領域へは、例えば硼素等の不純物をドーピングする。ドーズ量として１Ｅ１５ｃｍ−２〜１Ｅ１６ｃｍ−２程度である。その後、熱処理を行い、多結晶シリコン膜に導入された不純物を活性化する。
次に、リソグラフィ法、ドライエッチング法等を用い、多結晶シリコン膜を選択的にエッチングする。これにより、図８（ａ）に示すように、不揮発性メモリ領域に第３のゲート電極膜４０を形成する。一方、相補型ＭＯＳ論理回路領域では、図８（ｂ）に示すように、第３のゲート電極膜４０及び第１のゲート電極膜３７が連続して選択的にエッチングされる。
更に、相補型ＭＯＳ論理回路領域はマスクで覆い、不揮発性メモリ領域の第３のゲート電極膜４０をマスクにして、図９（ａ）に示すように、インターゲート絶縁膜３９、第２のゲート電極膜３８及び第１のゲート電極膜３７を選択的にエッチングする。その後、図９（ｂ）に示すように、相補型ＭＯＳ論理回路領域上のマスクを除去する。
次に、不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域共に、第３のゲート電極膜４０をマスクにして、イオン注入法等を用い、不純物をシリコン基板３０中に導入し、接合深さが比較的浅いソース及びドレイン領域（図示せず）を形成する。Ｐ型の領域へは、例えば硼素、Ｎ型の領域は、例えば燐、砒素等をドーピングする。ドーズ量として１Ｅ１３ｃｍ−２〜１Ｅ１５ｃｍ−２程度である。
更に、第３のゲート電極膜４０上にＣＶＤ法によるシリコン窒化膜等の絶縁膜を形成した後、方向性を持つドライエッチング法等により、図１０（ａ）及び（ｂ）に示すように、側壁絶縁膜４１を形成する。
不揮発性メモリ領域における、トンネル絶縁膜３４、第１のゲート電極膜３７、第２のゲート電極膜３８、インターゲート絶縁膜３９、及びに第３のゲート電極膜４０よって形成された積層ゲート構造が第１のゲートである。相補型ＭＯＳ論理回路領域における第１のゲート絶縁膜３５或いは第２のゲート絶縁膜３６、第１のゲート電極膜３７及び第３のゲート電極膜４０によって形成された積層ゲート構造が第２のゲートでる。
更に、不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域ともに、第３のゲート電極膜４０及び側壁絶縁膜４１をマスクにして、イオン注入法等を用い、不純物をシリコン基板３０中に導入し、接合深さが比較的深いソース及びドレイン領域を形成する。Ｐ型の領域へは、例えば硼素、Ｎ型の領域は、例えば燐、砒素等のドーピングを行う。ドーズ量として１Ｅ１５ｃｍ−２〜５Ｅ１６ｃｍ−２程度である。先に述べた比較的浅いソース及びドレイン領域とを合せて、図１０（ａ）及び（ｂ）に示す、最終のソース及びドレイン領域４２とする。
次に、不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域ともに、コバルト膜を形成し、また、必要であればＴｉ或いはＴｉＮ等のキャップ膜を更にコバルト膜上に形成し、熱処理を行うことによって、下地のシリコンと反応させる。一方、下地が絶縁膜の場合、コバルト膜は反応しない。次に、残存するコバルト膜をエッチング法等により除去する。図１１（ａ）及び（ｂ）に示すように、第３のゲート電極膜４０並びにソース及びドレイン領域４２上にコバルトシリサイドであるサリサイド電極膜４３が形成される。
その後、プラズマＣＶＤ法等を用い、図示しないシリコン酸化膜等をシリコン基板３０全面に形成する。このシリコン酸化膜等に、更に、コンタクト孔を開口した後、ビット線等を含む金属配線層を形成する。さらに、必要に応じてシリコン酸化膜等の形成、コンタクト孔の開口、及び金属配線層の形成を繰り返して行い、多層配線構造を形成する。更に、全面を表面保護膜で覆い、パッド部を開口して不揮発性メモリを含む半導体装置を完成させる。
本実施例によれば、相補型ＭＯＳ論理回路におけるＮチャネルＭＯＳトランジスタは、不揮発性メモリの浮遊ゲート電極と同様に、Ｎ型シリコン膜のゲート電極であるのに対し、相補型ＭＯＳ論理回路におけるＰチャネルＭＯＳトランジスタはＰ型シリコン膜のゲート電極である。従って、ＮチャネルＭＯＳトランジスタだけでなく、ＰチャネルＭＯＳトランジスタもそのチャネル領域はシリコン基板の表面近くに形成される。
一方、ＰチャネルＭＯＳトランジスタのゲート電極膜を、不揮発性メモリに整合させ、従来用いられているＮ型シリコン膜にした場合、ＰチャネルＭＯＳトランジスタのチャネル領域は、シリコン基板の内部に形成される。両者を比較した場合、シリコン基板の表面近くにチャネル領域を持つトランジスタのほうが、動作速度は大きい。従って、本実施例では、論理回路の動作速度の向上が可能な不揮発性メモリを含む半導体装置が得られる。
また、第３のゲート電極により、相補型ＭＯＳ論理回路のゲート電極及び不揮発性メモリの制御ゲート電極膜を形成するため、第３のゲート電極膜形成後の熱処理時間が少なくなり、論理回路を構成するトランジスタの微細化により適した構造になる。これにより、動作速度の大きい不揮発性メモリを含む半導体装置が得られる。
また、相補型ＭＯＳ論理回路に対し、使用電圧に対応したゲート絶縁膜の膜厚を有するトランジスタを用いることにより、ゲート耐圧を満足させ、かつ、動作速度も大きい不揮発性メモリを含む半導体装置が得られる。
本発明による第２の実施例は、基本に第１の実施例と同じ構成である。異なる点は、不揮発性メモリ領域の一部において、第３のゲート電極膜が開口部を介して第２の電極膜と接続していることである。
不揮発性メモリは、２つの第１のＭＯＳトランジスタでメモリセルが構成されたフラッシュメモリである。また、第１のＭＯＳトランジスタはトンネル絶縁膜、第１のゲート電極膜と第２のゲート電極膜を積層した浮遊ゲート電極膜、インターゲート絶縁膜、及び第３のゲート電極膜である制御ゲート電極膜とを積層した第１のゲートを有する。
一方、周辺回路等も含めた論理回路には、第２のＭＯＳトランジスタで構成された相補型ＭＯＳ論理回路が含まれている。第２のＭＯＳトランジスタは、ゲート絶縁膜である第１のゲート絶縁膜或いは第２のゲート絶縁膜と、ゲート絶縁膜上に第１のゲート電極膜と第３のゲート電極膜を積層した第２のゲートを有する。
また、第１のゲート絶縁膜の膜厚は、第２のゲート絶縁膜の膜厚よりも厚い。これは、トランジスタの電源電圧に対応させるためである。即ち、第１のゲート絶縁膜を有する第２のＭＯＳトランジスタは高電圧トランジスタとして、第２のゲート絶縁膜を有する第２のＭＯＳトランジスタは低電圧トランジスタとして形成されている。
図１２は実施例２におけるメモリセルアレイの一部領域の平面の模式図である。図２に示した実施例１におけるメモリセルアレイの一部領域の平面の模式図と基本的な構成は同じであるため、異なる部分について説明する。
図のなかで、セレクトワード線１５ａ、１５ｂの部分に一部広がりがあり、制御ゲートコンタクト２３が形成されている。セレクトゲート線は第３のゲート電極膜からなる選択トランジスタＳＴの制御ゲート電極であり、その下に第１のゲート電極膜及び第２のゲート電極膜からなる浮遊ゲート電極（図示せず）が存在する。制御ゲートコンタクト２３はセレクトゲート線と浮遊ゲートを接続するための領域である。
図１３乃至図１６は本発明による半導体装置の製造方法の第２の実施例を工程順に示す断面図である。また、図１８は本発明による半導体装置の第２の実施例を示す。
第１の実施例における図３乃至図７の不揮発性メモリ領域におけるインターゲート絶縁膜を形成する工程までは同一の工程をとるため図面は省略し、それ以降の工程について説明する。
また、各図の上段に示した各図（ａ）は不揮発性メモリにおける図１４のＹ−Ｙ断面を拡大して示し、中段に示した各図（ｂ）は相補型ＭＯＳ論理回路領域の断面を示す。また、各図の下段に示した各図（ｃ）は不揮発性メモリにおける図１２のＹ´−Ｙ´断面を拡大して示す。
不揮発性メモリにおけるＹ−Ｙ断面においては、先ず、図１３（ａ）に示すように、半導体基体であるＰ型のシリコン基板３０上には、トンネル絶縁膜３４、第１のゲート電極膜３７、第２のゲート電極膜３８及びインターゲート絶縁膜３９が積層されている。
一方、Ｙ´−Ｙ´断面は図１３（ｃ）に示すように、素子分離領域３１上に第１のゲート電極膜３７、第２のゲート電極膜３８及びインターゲート絶縁膜３９が積層されている。
また、相補型ＭＯＳ論理回路領域には、図１３（ｂ）に示すように、第１のゲート絶縁膜３５、第２のゲート絶縁膜３６、第１のゲート電極膜３７及びインターゲート絶縁膜３９が積層されている。
次に、不揮発性メモリのおける図１４（ａ）の断面領域はマスクで覆い、図１４（ｃ）に示すように、第２のゲート電極膜３８上のインターゲート膜３９の一部に、リソグラフィ法、ドライエッチング法等を用い、図１２で示した制御ゲートコンタクト２３の開口を行う。なお、図１４（ｂ）に示すように、相補型ＭＯＳ論理回路領域のインターゲート膜３９は制御ゲートコンタクト２３の開口と共に剥離する。
更に、ＣＶＤ法により第３のゲート電極膜４０である多結晶シリコン膜をシリコン基板３０の全面に、例えば３０ｎｍ程度形成する。
次に、リソグラフィ法、ドライエッチング法等を用い、多結晶シリコン膜を選択的にエッチングする。これにより、図１５（ａ）に示すように、不揮発性メモリ領域に第３のゲート電極膜４０を形成する。一方、相補型ＭＯＳ論理回路領域では、図１５（ｂ）に示すように、第３のゲート電極膜４０及び第１のゲート電極膜３７が連続して選択的にエッチングされる。
更に、相補型ＭＯＳ論理回路領域はマスクで覆い、不揮発性メモリ領域の第３のゲート電極膜４０をマスクにして、インターゲート絶縁膜３９、第２のゲート電極膜３８及び第１のゲート電極膜３７を選択的にエッチングする。その後、相補型ＭＯＳ論理回路領域上のマスクを除去する。これらの一連の工程のより、図１５（ｃ）に示すように、第３のゲート電極４０が第２のゲート電極３８と開口部において接続する。
以下の工程は第１の実施の形態と同様の工程をとるため、簡単に説明する。
不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域共に、第３のゲート電極膜４０をマスクにして、イオン注入法等を用い、不純物をシリコン基板３０中に導入し、接合深さが比較的浅いソース及びドレイン領域（図示せず）を形成する。
更に、第３のゲート電極膜４０上にＣＶＤ法によるシリコン窒化膜等の絶縁膜を形成した後、方向性を持つドライエッチング法等により、図１６（ａ）、（ｂ）及び（ｃ）に示すように、側壁絶縁膜４１を形成する。
不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域ともに、第３のゲート電極膜４０及び側壁絶縁膜４１をマスクにして、イオン注入法等を用い、不純物をシリコン基板３０中に導入し、接合深さが比較的深いソース及びドレイン領域を形成する。先に述べた比較的浅いソース及びドレイン領域とを合せて、最終のソース及びドレイン領域４２とする。
次に、不揮発性メモリ領域及び相補型ＭＯＳ論理回路領域ともに、コバルト膜を形成し、熱処理を行う。第３のゲート電極膜４０並びにソース及びドレイン領域４２上にコバルトシリサイドであるサリサイド電極膜４３が形成される。
その後、プラズマＣＶＤ法等を用い、図示しないシリコン酸化膜等をシリコン基板３０全面に形成する。このシリコン酸化膜等に、更に、コンタクト孔を開口した後、ビット線等を含む金属配線層を形成する。さらに、必要に応じてシリコン酸化膜等の形成、コンタクト孔の開口、及び金属配線層の形成を繰り返して行い、多層配線構造を形成する。更に、全面を表面保護膜で覆い、パッド部を開口して不揮発性メモリを含む半導体装置を完成させる。
本実施例によれば、先に述べた実施例１による効果に加え、更に、次のような効果が得られる。
不揮発性メモリにおいて、第２のゲート電極膜と第３のゲート電極膜を接続することにより、選択トランジスタおけるセレクトゲートと上層に形成される金属配線との接続が容易な不揮発性メモリを有する半導体装置が得られる。
本発明による第３の実施例は、図１７にブロック図により示した、複数の構造の不揮発性メモリと論理回路を含むシステムＬＳＩとしての半導体装置である。
システムＬＳＩ５０は論理回路領域とメモリ領域とを有している論理回路領域には、例えば、ＣＰＵ５１が設けられている。また、メモリ領域には、３種類の不揮発性メモリが設けられている。即ち、上記の第１の実施例及び第２の実施例で説明した１つのメモリセルが２つトランジスタで構成される第１の不揮発性メモリ５２、ＮＡＮＤ型である第２の不揮発性メモリ５３、及び１つのメモリセルが３つトランジスタで構成される第３の不揮発性メモリ５４である。
このシステムＬＳＩにおいては、第１の不揮発性メモリ５２をＣＰＵ５１と同一チップに搭載することにより、ＣＰＵ５１のファームウエアを格納する読出し専用メモリとして使用できる。
第２の不揮発性メモリ５３の回路ブロック図を図１８に示す。メモリセル１１ｂは積層構造のゲートを有する１つのトランジスタで構成され、周辺にワード線１４ａと接続するカラムデコーダ１２、センスアンプ１３、ビット線１５ａと接続するロウデコーダ１５及びソース線１６ａを備えている。
第３の不揮発性メモリ５４の回路ブロック図を図１９に示す。メモリセル１１ｃは２つのトランジスタと、その２つのトランジスタ挟まれた積層構造のゲートを有する１つのトランジスタとで構成されている。周辺にワード線と接続するカラムデコーダ１２、センスアンプ１３、ビット線と接続するロウデコーダ１４及びソース線と接続するソース線ドライバ１６を備えている。
システムＬＳＩ５０は第１の実施例で示した半導体装置の製造方法と基本的に同一の方法をとることによって、半導体装置として完成させることが出来る。即ち、第１の不揮発性メモリ５２、第２の不揮発性メモリ５３、及び第３の不揮発性メモリ５４、これらの不揮発性メモリは同一の工程及び条件で形成出来るため、製造方法を簡略化できる。
また、第２の不揮発性メモリ５３、第３の不揮発性メモリ５４をそれぞれ単独に含む半導体装置へ上記の製造方法を適用することも可能である。
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
例えば、トンネル絶縁膜、第１のゲート絶縁膜、第２のゲート絶縁膜、及びインターゲート絶縁膜のゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜に限らず、酸素及び窒素の両方を様々な組成で含んだシリコン窒酸化膜、或いはハフニウム酸化膜、ジルコニウム酸化膜、チタン酸化膜、アルミニウム酸化膜等の金属酸化膜、また、これらの膜の複合膜、或いは積層構造を用いた膜であっても良いことは勿論である。
また、第１のゲート電極膜、第２のゲート電極膜及び第３のゲート電極膜は多結晶シリコン膜ではなく、アモルファスシリコン膜であっても良い。また、それらのゲート電極膜の材料並びにソース及びドレイン領域に形成するサリサイド構造の材料としては、コバルトに限らず、チタン、ニッケル、タングステン、チタン、モリブデン等のサリサイド構造であっても良い。
更に、上記金属のシリサイド或いは窒化物も含めて積層構造のゲート電極膜を形成することもできる。
また、金属配線はアルミニウム、銅、金、銀、タングステン等から選択して用いることができ、また、バリヤメタルを上述の材料の下層に敷くことによって、下地絶縁膜との密着性、コンタクト領域での反応抑制等の利点が得られる。この場合はバリヤメタルとして、タングステン、モリブデン、チタン等の金属、タングステンシリサイド、モリブデンシリサイド、チタンシリサイド等の金属シリサイド、或いは窒化チタン、窒化タングステン等の金属窒化物を形成した構造をとっても良い。
また、半導体基体としてシリコン基板以外に、ＳＯＩ基板、ＧａＡｓ等の化合物半導体基板等を用いることができる。
また、積層ゲート構造として、不揮発性メモリだけではなく、他の種類の素子へも適用可能なこと勿論である。
また、半導体装置としては、種々の不揮発性メモリ単独であっても、或いはそれらと種々のロジック回路との混載であっても適用できることは勿論である。
更に、本発明として、以下の付記に記載されているような半導体装置及びその製造方法の構成が考えられる。
付記１として、第１のＭＯＳトランジスタにおける第１のゲート電極膜、第２のゲート電極膜、及び第３のゲート電極膜がＮ型シリコン膜であり、第２のＭＯＳトランジスタにおけるＮ型ＭＯＳトランジスタの第１のゲート電極膜及び第３のゲート電極膜がＮ型シリコン膜であり、かつ、第２のＭＯＳトランジスタにおけるＰ型ＭＯＳトランジスタの第１のゲート電極膜及び第３のゲート電極膜がＰ型シリコン膜であることを特徴とする請求項１に記載の不揮発性メモリを含む半導体装置。
付記２として、第３のゲート電極膜、並びにソース及びドレイン領域上に、金属シリサイド膜が形成されていることを特徴とする請求項１に記載の不揮発性メモリを含む半導体装置。
付記３として、第３のゲート電極膜と前記第２のゲート電極膜との間に、極薄絶縁膜を有することを特徴とする請求項２に記載の不揮発性メモリを含む半導体装置。
付記４として、相補型ＭＯＳ回路が、それぞれ膜厚が異なるゲート絶縁膜を有する複数の第２のＭＯＳトランジスタによって構成されていることを特徴とする請求項１に記載の不揮発性メモリを含む半導体装置。
付記５として、選択トランジスタにおいて、インターゲート絶縁膜の一部に開口部があり、第３のゲート電極膜がその開口部を介して第１のゲート電極膜に接続することを特徴とする請求項２に記載の不揮発性メモリを含む半導体装置。
付記６として、第２のゲート電極膜を形成する工程が、Ｎ型不純物が添加されたシリコン膜を形成する工程であることを特徴とする請求項４に記載の不揮発性メモリを含む半導体装置の製造方法。
付記７として、第３のゲート電極膜を形成する工程が、不純物を添加しないシリコン膜を形成する工程であり、並びに第３のゲート電極膜に不純物を導入する工程において、相補型ＭＯＳ論理回路を形成する領域のうち、Ｐ型ＭＯＳトランジスタ領域にはＰ型不純物を導入し、Ｎ型ＭＯＳトランジスタ領域にはＮ型不純物を導入し、かつ、不揮発性メモリセルを形成する領域にはＮ型不純物を導入することを特徴とする請求項４に記載の不揮発性メモリを含む半導体装置の製造方法。
付記８として、ソース及びドレイン領域を形成する工程の後に、第３のゲート電極膜及びソース及びドレイン領域上に金属シリサイド膜を形成する工程を有することを特徴とする請求項４に記載の不揮発性メモリを含む半導体装置の製造方法。
付記９として、インターゲート絶縁膜の一部に開口部を形成する工程と、第３のゲート電極膜を形成する工程との間に、第１のゲート電極膜上に極薄絶縁膜を形成する工程を有することを特徴とする請求項５に記載の不揮発性メモリを含む半導体装置の製造方法。
付記１０として、半導体基体上にゲート絶縁膜を形成する工程が、膜厚が異なる複数のゲート絶縁膜を順次形成する工程であることを特徴とする請求項４又は請求項５のいずれか１項に記載の不揮発性メモリを含む半導体装置の製造方法。
本発明による半導体装置の第1の実施例における不揮発性メモリの回路ブロック図。 本発明による半導体装置の第1の実施例における不揮発性メモリの平面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の製造方法の第1の実施例における断面の模式図。 本発明による半導体装置の第２の実施例における不揮発性メモリの回路ブロック図。 本発明による半導体装置の製造方法の第２の実施例における断面の模式図。 本発明による半導体装置の製造方法の第２の実施例における断面の模式図。 本発明による半導体装置の製造方法の第２の実施例における断面の模式図。 本発明による半導体装置の製造方法の第２の実施例における断面の模式図。 本発明による半導体装置の第３の実施例におけるシステムＬＳＩのブロック図。 本発明による半導体装置の第３の実施例における不揮発性メモリの回路ブロック図。 本発明による半導体装置の第３の実施例における不揮発性メモリの回路ブロック図。
符号の説明
１０ 不揮発性メモリ
１１ メモリセルアレイ
１１ａ、１１ｂ、１１ｃ メモリセル
１２ カラムデコーダ
１３ センスアンプ
１４，１５ ロウデコーダ
１４ａ、１４ｂ ワード線
１５ａ、１５ｂ セレクトゲート線
１６ ソース線ドライバ
２０、３０ シリコン基板
２１素子領域
２１ａ 素子分離領域
２２ コンタクトプラグ
３１ 素子分離領域
３２ Ｐ型ウェル領域
３３ Ｎ型ウェル領域
３４ トンネル絶縁膜
３５ 第１のゲート絶縁膜
３５ａ 高電圧トランジスタ
３６ 第２のゲート絶縁膜
３６ａ 低電圧トランジスタ
３７ 第１のゲート電極膜
３８ 第２のゲート電極膜
３９ インターゲート絶縁膜
４０ 第３のゲート電極膜
４１ 側壁絶縁膜
４２ ソース及びドレイン領域
４３ サリサイド電極膜
２３ 制御ゲートコンタクト
５０ システムＬＳＩ
５１ ＣＰＵ
５２ 第１の不揮発性メモリ
５３ 第２の不揮発性メモリ
５４ 第３の不揮発性メモリ

Claims (5)

  1. 半導体基体と、
    前記半導体基体上に積層された、トンネル絶縁膜、第１のゲート電極膜、第２のゲート電極膜、インターゲート絶縁膜、及び第３のゲート電極膜からなる第１のゲートと、前記トンネル絶縁膜に接する前記半導体基体を挟むように、前記半導体基体の表面領域に形成されたソース及びドレイン領域とを備えた第１のＭＯＳトランジスタを少なくとも一つ有する不揮発性メモリセルと、
    前記不揮発性メモリセルから離れて前記半導体基体上に積層された、ゲート絶縁膜、前記第１のゲート電極膜及び前記第３のゲート電極膜からなる第２のゲートと、前記ゲート絶縁膜に接する前記半導体基体を挟むように、前記半導体基体の表面領域に形成されたソース及びドレイン領域とを備えた第２のＭＯＳトランジスタを有する相補型ＭＯＳ論理回路とを
    具備したことを特徴とする不揮発性メモリを含む半導体装置。
  2. 前記インターゲート絶縁膜の一部に開口部があり、前記開口部を介して前記第３のゲート電極膜と前記第２のゲート電極膜とが接続されていることを特徴とする請求項１に記載の不揮発性メモリを含む半導体装置。
  3. 前記メモリセルが、メモリセルトランジスタと、電流経路が前記メモリセルトランジスタの一端に接続された選択トランジスタとの、２つの第１のＭＯＳトランジスタによって構成されていることを特徴とする請求項１又は請求項２に記載の不揮発性メモリを含む半導体装置。
  4. 半導体基体の素子形成領域を囲むように素子分離領域を形成する工程と、
    前記素子形成領域にトンネル絶縁膜を形成する工程と、
    前記素子形成領域のうち、相補型ＭＯＳ論理回路を形成する論理回路領域における前記トンネル絶縁膜を剥離する工程と、
    前記論理回路領域における前記半導体基体上に、ゲート絶縁膜を形成する工程と、
    前記トンネル絶縁膜及び前記ゲート絶縁膜上に第１のゲート電極膜を形成する工程と、
    前記素子形成領域のうち、不揮発性メモリセルを形成するメモリセル領域における前記第１のゲート電極膜上に第２のゲート電極膜を形成する工程と、
    前記メモリセル領域における前記トンネル絶縁膜、前記第１のゲート電極膜及び第２のゲート電極膜を選択的にパターニングする工程と、
    前記メモリセル領域における前記第２のゲート電極膜上にインターゲート絶縁膜を形成する工程と、
    前記メモリセル領域における前記インターゲート絶縁膜上、及び前記論理回路領域における前記第１のゲート電極膜上に第３のゲート電極膜を形成する工程と、
    前記第３のゲート電極膜に不純物を導入する工程と、
    前記メモリセル領域における前記第３のゲート電極膜、前記インターゲート絶縁膜、前記第２のゲート電極膜、及び前記第１のゲート電極膜と、前記論理回路領域における前記第３のゲート電極膜及び前記第１のゲート電極膜とを選択的にパターニングする工程と、
    パターニングされた前記第３のゲート電極膜をマスクにして、前記半導体基体表面に不純物を導入してソース及びドレイン領域を形成する工程とを
    有することを特徴とする不揮発性メモリを含む半導体装置の製造方法。
  5. 前記インターゲート絶縁膜を形成する工程と、前記第３のゲート電極膜を形成する工程との間に、前記メモリセル領域における前記インターゲート絶縁膜の一部に開口部を形成する工程を有することを特徴とする請求項１に記載の不揮発性メモリを含む半導体装置の製造方法。
JP2003401854A 2003-12-01 2003-12-01 不揮発性メモリを含む半導体装置及びその製造方法 Pending JP2005166822A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003401854A JP2005166822A (ja) 2003-12-01 2003-12-01 不揮発性メモリを含む半導体装置及びその製造方法
US10/999,135 US20050157536A1 (en) 2003-12-01 2004-11-30 Semiconductor device including nonvolatile memory and method of fabricating the same
US12/246,135 US20090039412A1 (en) 2003-12-01 2008-10-06 Semiconductor device including nonvolatile memory and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401854A JP2005166822A (ja) 2003-12-01 2003-12-01 不揮発性メモリを含む半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005166822A true JP2005166822A (ja) 2005-06-23

Family

ID=34725641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401854A Pending JP2005166822A (ja) 2003-12-01 2003-12-01 不揮発性メモリを含む半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20050157536A1 (ja)
JP (1) JP2005166822A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
JP2008244009A (ja) * 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
JP2009010381A (ja) * 2007-06-26 2009-01-15 Dongbu Hitek Co Ltd フラッシュメモリー素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108310A (ja) * 2004-10-04 2006-04-20 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2009272565A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体記憶装置、及びその製造方法
US20150287706A1 (en) * 2012-10-24 2015-10-08 Mitsunari Sukekawa Semiconductor device and method for manufacturing the same
JP2021150600A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
US20030030123A1 (en) * 2001-08-10 2003-02-13 Masayuki Ichige Semiconductor memory device equipped with memory transistor and peripheral transistor and method of manufacturing the same
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
JP2008244009A (ja) * 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
JP2009010381A (ja) * 2007-06-26 2009-01-15 Dongbu Hitek Co Ltd フラッシュメモリー素子の製造方法

Also Published As

Publication number Publication date
US20090039412A1 (en) 2009-02-12
US20050157536A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
KR100583708B1 (ko) 불휘발성 메모리를 갖는 반도체 장치 및 그 제조 방법
JP5013050B2 (ja) 半導体装置の製造方法
JP3854247B2 (ja) 不揮発性半導体記憶装置
US6583005B2 (en) Method of manufacturing a semiconductor memory device with a buried bit line
JPH1131799A (ja) 不揮発性半導体記憶装置およびその製造方法
US20040058499A1 (en) Semiconductor device and manufacturing method of the same
JPH1154731A (ja) 半導体装置
JP2008283045A (ja) 半導体装置の製造方法および半導体装置
JP2009026802A (ja) 半導体装置の製造方法および半導体装置
US20060267143A1 (en) Semiconductor integrated circuit device and manufacturing method thereof
JP2000091450A (ja) 不揮発性半導体記憶装置及びその製造方法
US20090039412A1 (en) Semiconductor device including nonvolatile memory and method of fabricating the same
US20040147099A1 (en) Method of producing semiconductor device
US7851305B2 (en) Method of manufacturing nonvolatile semiconductor memory
US20080290396A1 (en) Semiconductor memory
US7115471B2 (en) Method of manufacturing semiconductor device including nonvolatile memory
JP2006203225A (ja) 半導体集積回路装置の製造方法
US6376307B1 (en) Method for fabricating NOR type memory cells of nonvolatile memory device
JP2009283826A (ja) 半導体装置及びその製造方法
KR100645197B1 (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법
KR20060093160A (ko) 낸드형 플래쉬 메모리 소자의 제조방법
KR100469334B1 (ko) 마스크 롬 및 그 제조 방법
JP3317857B2 (ja) 半導体装置及びその製造方法
KR20050086293A (ko) 낸드 플래쉬 메모리 소자의 제조 방법
JP2010080497A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100122