TW405266B - Insulating gate type semiconductor device and method of fabricating the same - Google Patents

Insulating gate type semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW405266B
TW405266B TW087115666A TW87115666A TW405266B TW 405266 B TW405266 B TW 405266B TW 087115666 A TW087115666 A TW 087115666A TW 87115666 A TW87115666 A TW 87115666A TW 405266 B TW405266 B TW 405266B
Authority
TW
Taiwan
Prior art keywords
region
gate
wiring layer
insulating film
gate wiring
Prior art date
Application number
TW087115666A
Other languages
English (en)
Inventor
Eishirou Sakai
Kazuo Yamagishi
Haruki Sakaguchi
Hideyuki Tokuno
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW405266B publication Critical patent/TW405266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

五、發明說明（1) 【發明背景】 【發明之領域] 本發明係關於一種絕緣閘極型半導體裝置與製造該裝 ，之方法’更詳細的說’則是關於一種諸如作為電源供應 器用之縱型MOSFET與導電度可調變型MOSFET等絕緣閘極型 半導體裝置，以及製造該半導體裝置之方法。 【習用技術之描述】 圖1顯示一種縱型M0SFET ，包含藉由不採用光刻法的 自我對正方式所形成的一源極區。 在本圖所顯示的MOSFET包含一半導體本體}，具有. 一N+型半導體基板2 ;以及一磊晶層3，形成於此…型半導 體基板2的表面上。此磊晶層3包含：一p型基 於此蟲晶層3之一選擇區的表面上；—N+源义4 ?成 基極區4之一選擇區的表面上；以及一N-汲極區6，:成於 基極區4與源極區5的磊晶層3所組成。磊晶層3护除去 源極區5貫通達於基極區4中間深度的溝槽7。 τ /成—從 一閘極氧化膜8形成於磊晶層3之上，俾能層甚、 β、基極區4以及源極區5的一部份，而一包含多\盒/及極區 極電極9則形成於閘極氧化膜8上。層間絕緣膜夕曰\石夕+的閘 電極9與源極區5的一部份。源電極丨丨則覆蓋層=羞閘極 與圍繞溝槽7之源極區5的一部份並填滿溝槽7。a__<緣膜1 〇 1 2係形成於半導體基板2的下表面。、 ^ 。—汲電極 在曰本專利公開公告號碼4 - 3 1 4 3 6 5中，提出—， 如圖1所示的MOSFET的方法。以下將說明此方法。種製造
五、發明說明（2) 首先，包含一 N+型半導體基板2，以及形成於半導體 基板2之上並些微摻入N型雜質的磊晶層3的一半導體本體1 於其表面受到熱氧化，藉以在半導體本體1的表面上形成 一閘極氧化膜8。 然後，在閘極氧化膜8上形成一多晶矽膜，而在多晶 矽膜形成一光阻膜圖案。其後，閘極氧化膜8與多晶矽膜 兩者皆藉由使用此光阻膜圖案作為光罩而受到I虫刻，藉以 形成一窗孔，並經由此窗孔露出磊晶層3。然後，硼（B)與 砷（A s )經由此窗孔而相繼地離子楝入到磊晶層3，緊接著 執行熱擴散法，藉以在蟲晶層3形成一基極區4與一源極區 5 ° 然後，一層間絕緣膜1 0沈積於此生成物的整體表面 上。在層間絕緣膜1 0上形成一光阻膜圖案之後，層間絕緣 膜1 0則藉由使用此光阻膜圖案作為光罩而受到蝕刻，用以 形成一接觸孔。然後，磊晶層3再藉由使用此光阻膜圖案 作為光罩而受到再蝕刻，用以形成貫通源極區5的溝槽7。 在過度蝕刻層間絕緣膜1 0之後，光阻膜圖案被移除。於此 階段下，溝槽7的一内層表面以及源極區5的一部份將露 出。然後，金屬沈積於此生成物之上，且此金屬的非必要 部分則受到蝕刻以移除。因此，完成了源電極11的生成。 然後，金屬被蒸鍍到半導體基板2的下表面，用以形成一 汲電極1 2。 . 雖然圖1顯示的係由一單一單元所组成的MOSFET，但 實際上的MOSFET係由複數單元所組成的。一間極多晶矽接
五、發明說明⑶ 線層與閘極電極9同時形成於磊晶層3之上，且有一場氧化 層介設於磊晶層3與閘極多晶矽接線層間。於在此多晶矽 接線層上形成一層間絕緣膜之後，一閘極金屬接線層與源 電極1 1亦同時形成於此層間絕緣膜上，俾能使閘極金屬接 線層與上述閘極多晶矽接線層作電性接觸。複數單元的閘 極電極9電連接經由此閘極多晶矽接線層與此閘極金屬接 線層的閘極墊。 上述之方法具有以下之問題。 在上述方法中，當在閘極多晶矽接線層與閘極金屬接 線層之間的接觸，以及在基極區4和源極區5兩者與源電極 1 1之間的接觸同時產生時，後者的接觸係藉由使用一光阻 膜圖案作為光罩而蝕刻層間絕緣膜1 0 ，俾形成一貫通其間 的接觸孔；藉由再度使用一光阻膜圖案作為光罩而蝕刻磊 晶層3，俾形成一溝槽7 ;且藉由過度蝕刻此層間絕緣膜 1 0 ，如此而達成。依此閘極多晶矽接線層之厚度，可能形 成貫通此一閘極多晶矽接線層的溝槽。因此，當層間絕緣 膜1 0正被蝕刻時，此場氧化膜亦經過貫通閘極多晶矽接線 層的溝槽而受到過度蝕刻，且更受到側向蝕刻達於閘極多 晶矽層下方，此過程將導致此場氧化膜的厚度縮小，並造 成其可靠性降低。在最糟之狀況下，閘極金屬接線層可能 與半導體本體1構成短路。 【發明概要】 本發明之目的係提供一種絕緣閘極型半導體裝置及製 造該裝置的方法，上述兩者都能在不增加形成一光阻膜圖
第9頁 五、發明說明⑷ 案的步驟數之情況下，藉由單一步驟達成與源電極的接 觸、以及與閘極接線層的接觸。 本發明之一樣態，係提供一種絕緣閘極型半導體裝 置，包含： (a) —半導體本體，界定一單元區與一場區，該單元 區包含一汲·極區；一基極區，形成於該沒極區的表面上； 以及一源極區，形成於該基極區的表面上；而第一溝槽係 貫通該源極區並達於該基極區之中間深度而形成； (b) —閘極絕緣膜，局部覆蓋.該源極區之露出表面， 全局覆蓋該基極區之露出表面，且局部覆蓋該汲極區之露 出表面； (c) 一閘極電極，形成於該閘極絕緣膜上； (d) —場絕緣膜，在該場區中形成於該半導體本體 上； (e) —第一閘極接線層，形成於該場絕緣膜上，並與 該閘極電極電連接，而該第一閘極接線層則形成第二溝 槽； (f ) 一源電極，與該閘極電極絕緣，但與該第一溝槽 之内表面以及該基極區表面之一部份電連接；以及 (g)第二閘極接線層，與該第二溝槽之内表面以及該 第一閘極接線層表面之一部份電連接。 本發明之另一樣態，係提供一種絕緣閘極型半導體裝 置，包含： (a ) —半導體基板；
第10頁 -- 五、發明說明（5) (b) —磊晶層，形成於該半導體基板之一表面上，並 界定一單元區與場區，該單元區包含一汲極區；一基極 區，形成於該汲極區之表面上；以及一源極區，形成於該 基極區之表面上；而第一溝槽係貫通該源極區並達於該基 極區之中間深度而形成； (c) 一閘極絕緣膜，局部覆蓋該源極區之露出表面， 整體覆蓋該基極區之露出表面，並局部覆蓋該汲極區之露 出表面； (d ) —閘極電極，形成於該閘.極絕緣膜上； (e) —場絕緣膜，在該場區中形成於該磊晶層上； (f) 一第一閘極接線層，形成於該場絕緣膜上，並與 該閘極電極電連接，而該第一閘極接線層則形成第二溝 槽； (g) —源電極，與該閘極電極絕緣，但與該第一溝槽 之内表面以及該基極區表面之一部份電連接；以及 (h) —第二閘極接線層，與該第二溝槽之内表面以及 該第一閘極接線層表面的一部份電連接。 根據上述半導體裝置，該源電極係在貫通該源極區表 面而形成之第一溝槽之内表面和源極區與基極區兩者接 觸，更與該源極區表面的一部份接觸。第二閘極接線層係 在該第二閘極接線層所形成的第二溝槽之内表面與第一閘 極接線層接觸，更與該第一閘極接線層表面的一部份接 觸。因此，源電極與第二閘極接線層兩者可具有一較大的 接觸面積，而此接觸面積比當它們僅於一溝槽之内表面接
-405^6^- 五、發明說明⑹ 觸時之接觸面積來的大，因而確保了電性能的穩定度。 第二溝槽可設計成貫通該第一閘極接線層並達於該場 絕緣膜的中間深度。 對於該閘極絕緣膜與該場絕緣膜而言，兩者皆由共同 材料所構成者係為較佳之方式。例如，該第一閘極接線層 可由多晶矽所構成。 對該汲極區些微掺入雜質，而對該源極區大量摻入雜 質係為較佳方式。 該絕緣閘極型半導體裝置，更包含一磊晶層，而於其 上形成汲極區、基極區與源極區。該半導體本體可包含一 具有與該汲·極區相同導電性的半導體基板’且該蠢晶層係 形成於該半導體基板上’在上述狀況下’該半導體裝置係 由M0SFET所構成。 該半導體本體包含一具有與該汲極區相反導電性的半 導體基板，且該磊晶層係形成於該半導體基板上，在上述 狀況下，該半導體裝置係由導電度可調變型M0SFET所構 成。 本發明又另一樣態，係提供一種製造絕緣閘極型半導 體裝置之製造方法，包含以下的步驟： (a)在一半導體本體的一單元區之表面上形成一基極 區，在該基極區之表面上形成一源極區，在該半導體本體 之該單元區上形成一閘極絕緣膜，在該半導體本體的場區 上形成一場絕緣膜，在該閘極絕緣膜上形成一閘極電極’ 以及在該場絕緣膜上形成一與該閘極電極電連接之第一閘
第12頁 五、極有 開膜源 度第 槽更及其膜 第 接 藉 複 發明說明（7) .接線層； (b )於該半導體本體上形成一層間絕緣膜； (c) 於該層間絕緣膜上形成一光阻膜，使該光阻膜具 位於該源極區與該第一閘極接線層兩者之上方的複數個 孔； (d) 藉由使用該光阻膜作為光罩而濕蝕刻該層間絕緣 ，藉以露出該源極區與該第一閘極接線層； (e) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 極區，藉以形成一貫通該源極區並達於該基極區中間深 的第一溝槽； (f )藉由使用該光阻膜作為光罩而離子蝕刻該露出之 一閘極接線層，藉以在該第一閘極接線層形成第二溝 與 區 極 :源 g玄 (士5 與 成 形 上 (h面 表 成 形 觸 接 並 觸 接 上 面 表 其 於 區 極 源 亥 十〇 與 極 電 源 以 觸 接 面 表 内 之 槽 溝 一 第 玄 =° 在 區 極 基 該 第 該 與 層 線 接 於 層 線 接 極 閘 第 該 與 更 並 觸 接 面 表 内 之 槽 溝 阻該 光與 該體 用本 使體 由導 藉半 膜該 緣將 絕以 間藉 層， 該刻 ’蝕 法濕 方到 造受 製而 的罩 述光 上為 據作 根案 圖 的， 大層 的線 來接 孔極 開閘 之一 案第 圖與 膜體 阻本 光體 該導 比半 一的 出出 露露 暴’ 層後 線然 接。 極積 問面 一觸 成膜 形阻 上光 面該 表與 其乎 於幾 而有 罩具 光槽 為溝 作的 案成 圖形 膜而 阻此 光因 的等 用此 使。 所槽 前溝 先個 由數
第13頁 五、發明說明（8) 405266 圖案的開孔相同之面積。因此，該源電極和該源極區與基 極區接觸於該第一溝槽的内表面上，更接觸於該源極區表 面的一部份。該第二閘極接線層則和該第一閘極接線層接 觸於該第二溝槽之内表面，更接觸於該第一閘極接線層表 面之一部份。如此為該源電極與該第二閘極接線層兩者確 保了 一足夠的接觸面積。 此外，因為層間絕緣層係藉由濕蝕刻法而受到過度蝕 刻，舉例來說，在半導體本體的蝕刻（例如：離子蝕刻）之 前，該場絕緣層從未受到過度蝕到，不像在半導體本體的 離子蝕刻後，該層間絕緣層受到過度蝕刻的情況。 本發明之又另一樣態，係提供一種製造絕緣閘極型半： 導體裝置之製造方法，包含以下的步驟： (a) 在一半導體本體的一單元區之表面上形成一基極 區，在該基極區之表面上形成一源極區，在該半導體本體 之該單元區上形成一閘極絕緣膜，在該半導體本體的場區 上形成一場絕緣膜，在該閘極絕緣膜上形成一閘極電極， 以及在該場絕緣膜上形成一與該閘極電極電連接的第一閘 極接線層； (b) 於該半導體本體上形成一層間絕緣膜； (c) 於該層間絕緣膜上形成一光阻膜，使該光阻膜具 -有在該源極區與該第一閘極接線層兩者之上方的複數個開 孔； (d) 藉由使用該光阻膜作為光罩而濕蝕刻該層間絕緣 膜，藉以露出該源極區與該第一閘極接線層；
第14頁 五、發明說明⑼ 405266 (e) 藉由使用該光阻膜作為光罩而過度蝕刻該層間絕 緣膜，俾能使該源極區的露出面積比該開孔之面積來的 大； (f) 藉由使用該光阻膜作為光罩而過度蝕刻該層間絕 緣膜，俾能使該第一閘極接線層的露出面積比該開孔之面 積來的大； (g) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 源極區，藉以形成一貫通該源極區並達於該基極區之中間 深度的第一溝槽； . ， (h )藉由使用該光阻膜作為光罩而離子蝕刻該露出之 第一閘極接線層，藉以在該第一閘極接線層形成第二溝 槽； (i )形成一源電極，與該源極區於其表面上接觸，並 更與該源極區與該基極區於該第一溝槽之内表面接觸；以 及 (j )形成一第二閘極接線層’與該第一閘極接線層於 其表面上接觸，並更於該第二溝槽之内表面上接觸。 根據上述的製造方法，該層間絕緣膜的蝕刻法包含適 度蝕刻與過度蝕刻。該層間絕緣膜首先藉由使用一光阻膜 圖案作為光罩而受到適度蝕刻，然後，持續一段時間受到 過度蝕刻。因此，該半導體本體與該第二閘極接線層可準 確的暴露出一比該光阻膜圖案之開孔大的面積。 對於上述步驟（e )與（f)而言，同時執行係為較佳方 式。對於該閘極電極與該第一閘極接線層而言，同時形成
第15頁 五、發明說明（ίο) 405266 亦為較佳之方式。 對於該第一溝槽與該第二溝槽而言，同時形成係為較 佳方式。而該第二溝槽可形成以貫通該第一閘極接線層並 達於該場絕緣膜之中間深度。 例如，該露出之源極區與該露出之第一閘極接線層可 在該步驟（g)與（h)中受到離子蝕刻。對於該閘極電極與該 第二閘極接線層而言，同時形成係為較佳之方式。 此製造方法可更包含於該半導體本體形成一磊晶層之 步驟，俾能使該遙晶層包含該基择區與該源極區，而且在 該磊晶層中除了該基極區與該源極區以外之區域係由該汲 極區所構成。例如，該蟲晶層係於一半導體基板的表面上 形成者。 【圖示之簡單說明】 圖1係為一種習用縱型M0SFET的剖視圖。 圖2係為依據本發明較佳實施例的一種縱型M0SFET的 剖視圖。 圖3 A到3 D係為顯示於圖2之縱型Μ 0 S F E T的剖視圖，各 圖顯示出製造此Μ 0 S F Ε Τ的方法的各別步驟。 【符號說明】 A :單元區 B 場區 2 1 半 導體本體 22 半 導體基板 23 蟲 晶層
第16頁 五、發明說明（li) 405266 2 4 :基極區 2 5 :源極區 2 6 ·汲極區 27a :第一溝槽 2 7b :第二溝槽 2 8 :閘極氧化膜 2 9 :閘極電極 3 0 :層間絕緣膜 31 :源電極 32 :汲電極 4 3 :場氧化膜 4 4 ·'第· 一閘極接線層 4 5 :第二閘極接線層 4 6 a :第一開孔 4 6b :第二開孔 4 7 :抗蝕劑圖案 48a 、 48b :接觸孔 【較佳實施例之詳細說明】 圖2顯示依據本發明較佳實施例的一種縱型M0SFET。 於本圖所顯示的M 0SFET包含：一半導體本體21 ，具有一大 量摻入雜質的型半導體基板2 2 ;以及一磊晶層2 3，形成 於此Ν+型半導體基板22的表面上。此磊晶層23界定了一單 元區Α與一場區Β。單元區Α包含：一Ρ型基極區24，形成於
第17頁 五、發明說明（12) 405266 磊晶層23之一選擇區的表面上；一N+源極區25，形成於基 極區24之一選擇區的表面上；以及一 N—汲極區26，由移除 基極區2 4與源極區2 5的磊晶層2 3所構成。磊晶層2 3形成一 貫通源極區2 5並達於基極區2 4之中間深度的第一溝槽 27a ° 一閘極氧化膜2 8係形成於磊晶層2 3上，俾能覆蓋汲極 區2 6、基極區2 4、以及源極區2 5的一部份，且一由多晶石夕 所組的閘極電極2 9則形成於閘極氧化膜2 8之上。 一場氧化膜43係在場區B形成於磊晶層23上。一由多 晶矽所組成的第一閘極接線層4 4則與閘極電極2 9電連接， 並形成於場氧化膜4 3上。一第二溝槽2 7 b係形成並具有貫 通第一閘極接線層4 4並達於場氧化膜4 3中間的深度。應注 意到的是，第二溝槽2 7 b可被設計成具有一比第一閘極接 線層4 4的厚度還小之深度，亦即，第二溝槽2 7 b可以僅於 第一閘極接線層44裡面形成，而不延伸到場氧化膜43。 一層間絕緣膜3 0覆蓋閘極電極2 9、源極區2 5、以及第 一閘極接線層4 4，而沒有覆蓋圍繞第一溝槽2 7 a的源極區 2 5之一部份，以及圍繞第二溝槽2 7 b的第一閘極接線層4 4 之一部份。 一源電極3 1覆蓋層間絕緣膜3 0，以及一圍繞第一溝槽 2 7 a的源極區2 5之一部份，並在單元區A中以源電極3 1填滿 第一溝槽2 7 a。一由如同鋁的金屬所組成的第二閘極接線 層4 5則覆蓋層間絕緣膜3 0 ，以及一圍繞第二溝槽2 7b的第 一閘極接線層4 4之一部份，並在場區B中以第二閘極接線
第18頁
4U2GQ 五、發明說明（13) 層4 5填滿第二溝槽2 7 b。一汲電極3 2則形成於半導體基板 22的下表面。 於此具有上述結構的縱型M OS F ET中，.源電極3 1分別和 源極區25與基極區24兩者，經由一第一溝槽27a之内表面 接觸，更和圍繞第一溝槽2 7 a的源極區2 5表面之一部份接 觸。第二閘極接線層4 5則與第一閘極接線層4 4接觸於一第 二溝槽2 7 b之内表面，更接觸於第一閘槎接線層4 4的表面 之一部份。因此，源電極3 1與第二閘極接線層4 5兩者皆具 有一確保此縱型MOSFET的電性能之接觸面積，其中，此接 觸面積比當源電極3 1與第二閘極接線層4 5僅於第一溝槽 2 7 a與第二溝槽2 7 b之内表面接觸時所能擁有的接觸面積來 的大。 以下將參考圖3 A到3 D與圖2說明用以製造上述縱型 MOSFET的一種方法。 首先，如圖3 A所示，場氧化膜4 3藉由熱氧化法而形成 於半導體本體21上，其中，半導體本體21包含：N+半導體 基板22 ;以及磊晶層23，形成於半導體基板22的表面上， 並些微摻入N型雜質。磊晶層23界定了其中之單元區A與場 區B。一位於單元區A的場氧化膜4 3之一部份藉由光刻與蝕 刻法而被移除。一位於場區B的場氧化膜4 3之一部份則維 持原狀。 然後，閘極氧化膜2 8藉由熱氧化法而形成於在單元區 A的磊晶層23之表面上，其中之單元區A係為場氧化膜43曾 經存在的區域。然後，一多晶矽膜沈積於場氧化膜4 3與閘
第19頁 極氧化膜28 案’藉以形 _ ’閘極電 成’而第一 所產生的第 然後， (A s )相繼的 藉以在磊晶 然後， 2 1上形成， 於層間絕緣 一開孔4 6 a 4 6 b ° ^υοϋοο 之上’並藉由光刻法與乾蝕刻法而被刻以圖 成閘極電極29與第一閘極接線層44兩者，其 =29係由殘留於閘極氧化膜28的多晶矽膜所組 閉極接線層44係殘留於場氧化膜43之上。因此 一問極接線層44係與問極電極2 9作電連接。 藉由使用閘極電極29作為光罩，硼（Β)與坤 離子植入到磊晶層2 3，緊接著執行熱擴散法， 層23形成ρ型基極區24與Ν+源極區25。 如圖3 Β所示，層間絕緣膜3 〇在整個半導體本體 其後，抗触劑圖案·4 7藉由光刻與蝕刻法而形成 膜3 〇上。抗蝕劑圖案4 7在源極區2 5上具有一第 而在第一閘極接線層4 4上具有一第二開孔 藉由使用穿過第一 作為光罩的濕蝕刻 第一閘極接線層4 4 由再使用抗蝕劑圖 間’俾使源極區2 5 劑圖案47之第一開 此，在層間絕緣膜 層2 3藉由使用抗蝕 以形成貫通源極區 槽27a。同時，第 然後’如圖3 C所示，層間絕緣膜3 0 開孔4 6 a與第二開孔4 6 b的抗蝕劑圖案4 7 法=文到適度蝕刻，一直到磊晶層2 3與 ，路出為止。然後’層間絕緣膜3 0更藉 /、4=作為光罩而受到過度蝕刻了 一段時 與第一問極接線層4 4的露出面積比抗蝕 孔46a與第二開孔wb的面積來的大。因 30中，形成接觸孔48a與接觸孔48b。 w ® f後’如圖3 D所示’所•露出的磊晶 / :4 7作為光罩而受到離子蝕刻，藉 亚達於基極區2 4之中間深度的第一溝
五、發明說明（15) 40b266 " 一閘極接線層4 4藉由再使用抗蝕劑圖案4 7作為光罩而受到 離子蝕刻，藉以形成貫通第一閘極接線層4 4並達於場氧化 膜43中間深度的第二溝槽27b。第二溝槽2 7b可設計成具有 一比第一閘極接線層4 4小的深度，亦即，第二溝槽2 7 b可 僅於第一閘極接線層4 4形成，而不延伸到場氧化膜4 3。 然後，如圖2所示，在移除抗蝕劑圖案4 7之後，藉由 真空蒸鍍法將使一鋁膜沈積於半導體本體2 1的整個表面 上。此鋁膜藉由光刻法與乾蝕刻法而被刻以圖案，藉以形 成源電極3 1與第二閘極接線層4 5兩者，其中，源電極3 1係 分別和源極區2 5與基極區2 4電連接，而第二閘極接線層4 5 係和第一閘極接線層4 4電連接。然後，金屬膜藉由蒸鍍法 而形成於半導體本體2 1之下表面，藉以形成汲電極32。 依據上述之較佳實施例，層間絕緣膜3 0藉由濕蝕刻法 而被適度蝕刻，且藉由使用抗蝕劑圖案4 7作為光罩而被過 度蝕刻了一段時間，俾使磊晶層2 3與第一閘極接線層44露 出比抗蝕劑圖案4 7的第一開孔4 6 a與第二開孔4 6 b之面積為 大的面積。然後，藉由先前採用的抗蝕劑圖案4 7作為光 罩，以離子蝕刻法，在露出的磊晶層2 3與第一閘極接線層 44之表面形成第一溝槽27a與第二溝槽27b。如此形成的第 一溝槽2 7 a與第二溝槽2 7b具有與抗蝕劑圖案4 7的第一開孔 46a以及第二開孔46b約略相等的面積。因此，源電極31分 別和源極區2 5與基極區2 4在一第一溝槽2 7 a之内表面接 觸，更於源極區2 5表面的一部份接觸。第二閘極接線層4 5 與第一閘極接線層4 4在第二溝槽2 7 b之内表面接觸，更於
第21頁 五、發明說明（16) 第一閘極接線層4 4表面的一部份接觸。如此綠保了源電極 3 1與第二閘極接線層4 5兩者一充分的接觸面積。 另外，因層間絕緣膜3 0係在磊晶層2 3的離子蝕刻以 前，就已經藉由濕蝕刻法而受到過度蝕刻，所以在第一閘 極接線層4 4以下的場氧化膜4 3從未受到過度蝕刻或側向蝕 刻，不像在磊晶層2 3的離子蝕刻之後會使層間絕緣膜3 0受 到過度姓刻的一種狀況。因此，不會產生以下的問題： 一、場氧化膜4 3變的太薄而導致低的可靠度；二、第二閘 極接線層45在最遭的情況下與半導體本體21短路。 在以上的實施例中，源極區2 5與汲極區2 6係為N型， 基極區2 4則為P型。然而，吾人應注意到它們可被設計成 具有相反導電性。亦即，源極區2 5與汲極區2 6可為P型， 基極區24可為N型。 同樣地，在上述的實施例中，雖然半導體基板2 2為N 型，但是半導體基板22亦可為P型，在兩種情況下，對於 一導電調變型的MOSFET將可採用一種P型半導體基板。 雖然在上述實施例中的半導體本體2 1包含半導體基板 2 2與磊晶層23，吾人應注意到半導體本體2 1亦可僅包含半 導體基板22，在以上兩種狀況下，汲極區26、基極區24、 與源極區2 5皆形成於半導體基板2 2上。 依據本發明，在形成複數個溝槽並經由此等溝槽而使 源電極與第二閘極接線層和其他元件接觸的步驟中，層間 絕緣膜首先受到適度蝕刻，然後受到過度蝕刻，用以於其 中形成複數個接觸孔，其後，此磊晶層與上述第二閘極接
第22頁 五、發明說明（17) 線層受到離子 蝕刻，將藉由採 以形成第一溝槽與第二溝槽。 因此，在不增加 極與第二閘極接 刻法 下， 觸。 而形成。 上述源電 之内 極接 更於 源電 因此 刻時 到蝕 間的 此外，上 表面接觸 線層則和 述源電極分別和 ，更於此源極區 第一閘極接線層 第一閘極接線層表面.的一 閘極接線 此等能確 極與第二 ，可增加 再者，當上述層間 ，位於第一閘極接 刻。因此，可預防 短路現象，以及預 層兩者 保可靠 絕緣膜 線層之 第二閘 防上述 用抗蝕劑圖案作為光罩而用 此抗蝕劑圖案係藉由單次光 一採用光刻法的步驟之情況 線層得以和其他元件產生接 源極區與基極區在第一溝槽 表面的一部份接觸。第二閘 在第二溝槽之内表面接觸， 部份接觸。這種情形為上述 確保了 一足夠的接觸面積。 電連接方式的接觸面積。 藉由濕蝕刻法而受到過度蝕 下的第二閘極接線層並無受 極接線層與半導體本體兩者 場氧化膜變的太薄。
第23頁

Claims (1)

  1. 六、申請專利範圍 1 . 一種絕緣閘極型半導體裝置，包含： (a) —半導體本體’界定一單元區與一場區，該單元 區包含一汲·極區；一基極區，形成於該汲_極區的表面上； 以及一源極區，形成於該基極區的表面上；而一第一溝槽 係貫通5玄源極區並達於該基極區之中間深度而形成； (b) —閘極絕緣膜，局部覆蓋該源極區之露出表面， 全部覆蓋該基極區之露出表面，且局部覆蓋該汲極區之露 出表面； (c) 一閘極電極，形成於該間極絕緣膜上； (d ) —場絕緣膜，形成於該半導體本體上在該場區 中； (e) —第一閘極接線層，形成於該場絕緣膜上，並與 該閘極電極電連接，而該第一閘極接線層則形成一第二溝 槽； (f) 一源電極，與該閘極電極絕緣，但與該第一溝槽 之内表面以及該基極區表面之一部份電連接；以及 (g) —第二閘極接線層，與該第二溝槽之内表面以及 該第一閘極接線層表面之一部份電連接。 2. 如申請專利範圍第1項之絕緣閘極型半導體裝置， 其中該第二溝槽係貫通該第一閘極接線層並達於該場絕緣 膜的中間深度。 3. 如申請專利範圍第1項之絕緣閘極型半導體裝置， 其中該閘極絕緣膜與該場絕緣膜係由共同材料所構成者。 4. 如申請專利範圍第1、2或3項之絕緣閘極型半導體
    第24頁 六、申請專利範圍 405266 裝置，其中該第一閘極接線層係由多晶矽所組成。 5 .如申請專利範圍第1、2或3項之絕緣閘極型半導體 裝置，其中該汲極區係略微摻入雜質，而該源極區係大量 摻入雜質者。 6. 如申請專利範圍第1、2或3項之絕緣閘極型半導體 裝置，更包含一磊晶層，而於其中形成該汲極區、該基極 區與該源極區。 7. 如申請專利範圍第6項之絕緣閘極型半導體裝置， 其中該半導體本體包含一具有與該汲極區相同導電性的半 導體基板’且該蠢晶層係形成於該半導體基板上。 8. 如申請專利範圍第7項之絕緣閘極型半導體裝置， 其中該半導體裝置為M0SFET。 9. 如申請專利範圍第6項之絕緣閘極型半導體裝置， 其中該半導體本體包含一具有與該汲極區相反導電性的半 導體基板’且該蠢晶層係形成於該半導體基板上。 10. 如申請專利範圍第9項之絕緣閘極型半導體裝 置，其中該半導體裝置係為導電度可調變型M0SFET。 11. 一種絕緣閘極型半導體裝置，包含： (a ) —半導體基板； (b) —磊晶層，形成於該半導體基板之一表面上，並 界定·一單元區與場區，該單元區包含一沒極區；一基極 區，形成於該汲極區之表面上；以及一源極區，形成於該 基極區之表面上；而一第一溝槽係貫通該源極區並達於該 基極區之中間深度而形成；
    第25頁 40^266 六、申請專利範圍 (C ) 一閘極絕緣膜，局部覆蓋該源極區之露出表面， 整體覆蓋該基極區之露出表面，並局部覆蓋該汲極區之露 出表面； (d) —閘極電極，形成於該閘極絕緣膜上； (e) —場絕緣膜，在該場區中形成於該磊晶層上； (f ) 一第一閘極接線層，形成於該場絕緣膜上，並與 該閘極電極電連接，而該第一閘極接線層則形成一第二溝 槽； (g) —源電極，與該閘極電择絕緣，但與該第一溝槽 之内表面以及該基極區表面之一部份電連接；以及 (h) —第二閘極接線層，與該第二溝槽之内表面以及 「 該第一閘極接線層表面的一部份電連接。 12. 如申請專利範圍第1 1項之絕緣閘極型半導體裝 置，其中該第二溝槽係貫通該第一閘極接線層並達於該場 絕緣膜之中間深度。 13. 如申請專利範圍第1 1項之絕緣閘極型半導體裝 置，其中該閘極絕緣膜與該場絕緣膜係由一種共同材料所 組成。 14. 如申請專利範圍第1 1、1 2或1 3項之絕緣閘極型半 導體裝置，其中該第一閘極接線層係由多晶矽所組成。 15. 如申請專利範圍第1 1 、1 2或1 3項之絕緣閘極型半 導體裝置，其中該汲極區係些微摻入雜質，而該源極區則 大量摻入雜質。 16. 一種製造絕緣閘極型半導體裝置之製造方法，包
    第26頁 概細 六、申請專利範圍 含以下的步驟： (a) 在一半導體本體的一單元區之表面上形成一基極 區，在該基極區之表面上形成一源極區，在該半導體本體 之該單元區上形成一閘極絕緣膜，在該半導體本體的場區 上形成一場絕緣膜，在該閘極絕緣膜上形成一閘極電極， 以及在該場絕緣膜上形成一與該閘極電極電連接之第一閘 極接線層； (b) 於該半導體本體上形成一層間絕緣膜； (c) 於該層間絕緣膜上形成一光阻膜，使該光阻膜具 有位於該源極區與該第一閘極接線層兩者之上方的複數個 開孔； (d) 藉由使用該光阻膜作為光罩而濕蝕刻該層間絕緣 膜，藉以露出該源極區與該第一閘極接線層； (e) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 源極區，藉以形成一貫通該源極區並達於該基極區中間深 度的第一溝槽； (f) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 第一閘極接線層，藉以在該第一閘極接線層形成第二溝 槽； (g) 形成一源電極，與該源極區於其表面上接觸，並 更與該源極區與該基極區在該第一溝槽之内表面接觸；以 及 (h) 形成一第二閘極接線層，與該第一閘極接線層於 其表面上接觸，並更與該第二溝槽之内表面接觸。
    第27頁 六、申請專利範圍 17. 如申請專利範圍第1 6項之製造方法，其中該閘極 電極與該第一閘極接線層係同時形成者。 18. 如申請專利範圍第1 6或1 7項之製造方法，其中該 第一溝槽與該第二溝槽係同時形成者。 19. 如申請專利範圍第1 6或1 7項之製造方法，其中該 第二溝槽係形成用以貫通該第一閘極接線層並達於該場絕 緣膜之中間深度。 20. 如申請專利範圍第1 6或1 7項之製造方法，其中該 露出之源極區與該露出之第一閘極接線層係於該步驟（e ) 與（f )受到離子#刻。 2 1.如申請專利範圍第1 6或1 7項之製造方法，其中該 閘極電極與該第二閘極接線層係同時形成者。 2 2.如申請專利範圍第1 6或1 7項之製造方法，更包含 以下步驟： 於該半導體本體形成一磊晶層，俾能使該磊晶層包含 該基極區與該源極區，而且在該蟲晶層中除該基極區_與該 源極區以外之區域係由該 >及極區所構成。 23. 如申請專利範圍第2 2項之製造方法，其中該磊晶 層係於一半導體基板上形成。 24. 一種製造絕緣閘極型半導體裝置之製造方法，包 含以下的步驟·· (a)在一半導體本體的一單元區之表面上形成一基極 區，在該基極區之表面上形成一源極區，在該半導體本體 之該單元區上形成一閘極絕緣膜，在該半導體本體的場區
    第28頁 六、申請專利範圍 Ο δ A匕、 上形成一場絕緣膜，在該閘極絕緣膜上形成一閘極電極， 以及在該場絕緣膜上形成一與該閘極電極電連接的第一閘 極接線層； (b)於該半導體本體上形成一層間絕緣膜； (c )於該層間絕緣膜上形成一光阻膜，使該光阻膜具 有位在該源極區與該第一閘極接線層兩者之上方的複數個 開孔； (d) 藉由使用該光阻膜作為光罩而濕蝕刻該層間絕緣 膜，藉以露出該源極區與該第一閘極接線層； (e) 藉由使用該光阻膜作為光罩而過度蝕刻該層間絕 緣膜，俾能使該源極區的露出面積比該開孔之面積來的 大； (f )藉由使用該光阻膜作為光罩而過度蝕刻該層間絕 緣膜，俾能使該第一閘極接線層的露出面積比該開孔之面 積來的大； (g) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 源極區，藉以形成一貫通該源極區並達於該基極區之中間 深度的第一溝槽； (h) 藉由使用該光阻膜作為光罩而離子蝕刻該露出之 第一閘極接線層，藉以在該第一閘極接線層形成第二溝 槽； (i )形成一源電極，與該源極區於其表面上接觸，並 更與該源極區與該基極區於該第一溝槽之内表面接觸；以 及
    第29頁 405266 六、申請專利範圍 (j)形成一第二閘極接線層，與該第一閘極接線層於 其表面上接觸，並更於該第二溝槽之内表面上接觸。 25. 如申請專利範圍第2 4項之製造方法，其中該步驟 (e )與（〇係同時執行者。 26. 如申請專利範圍第2 4項之製造方法，其中該閘極 電極與該第一閘極接線層係同時形成者。 27. 如申請專利範圍第2 4、2 5或2 6項之製造方法，其 中該第一溝槽與該第二溝槽係同時形成者。 28. 如申請專利範圍第2 4、2 5或2 6項之製造方法，其 中該第二溝槽係形成以貫通該第一閘極接線層並達於該場 絕緣膜之中間深度者。 29. 如申請專利範圍第2 4、2 5或2 6項之製造方法，其 中該露出之源極區與該露出之第一閘極接線層係於該步驟 (g)與（h)中受到離子姓刻者。 30. 如申請專利範圍第2 4、2 5或2 6項之製造方法，其 中該閘極電極與該第二閘極接錶層係同時形成者。 31. 如申請專利範圍第2 4、2 5或2 6項之製造方法，更 包含於該半導體本體形成·一蟲晶層之步驟’俾能使該蟲晶 層包含該基極區與該源極區，而且在該蟲晶層中除了該基 極區與該源極區以外之區域係由該汲·極區所構成者。 32. 如申請專利範圍第3 1項之製造方法，其中該磊晶 層係於一半導體基板的表面上形成者。
    第30頁
TW087115666A 1997-09-26 1998-09-18 Insulating gate type semiconductor device and method of fabricating the same TW405266B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26143397A JP3298472B2 (ja) 1997-09-26 1997-09-26 絶縁ゲート型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW405266B true TW405266B (en) 2000-09-11

Family

ID=17361825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115666A TW405266B (en) 1997-09-26 1998-09-18 Insulating gate type semiconductor device and method of fabricating the same

Country Status (5)

Country Link
US (1) US6025646A (zh)
JP (1) JP3298472B2 (zh)
KR (1) KR100277811B1 (zh)
CN (1) CN1118102C (zh)
TW (1) TW405266B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134546A1 (de) * 2001-07-16 2003-02-06 X Fab Ges Zur Fertigung Von Wa VDMOS-Transistor und Verfahren zu seiner Herstellung
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
DE102005008191B4 (de) * 2005-04-13 2010-12-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von VDMOS-Transistoren
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
CN102412249B (zh) * 2011-10-13 2014-10-08 上海华虹宏力半导体制造有限公司 降低闩锁效应的功率器件结构及其制造方法
KR20220121391A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
DE3402867A1 (de) * 1984-01-27 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit kontaktloch
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
JPH04314365A (ja) * 1991-04-12 1992-11-05 Fuji Electric Co Ltd Ｍｏｓ型トランジスタ
US5304837A (en) * 1992-01-08 1994-04-19 Siemens Aktiengesellschaft Monolithically integrated temperature sensor for power semiconductor components
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
JP3069468B2 (ja) * 1993-06-14 2000-07-24 株式会社東芝 半導体装置の製造方法
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor

Also Published As

Publication number Publication date
CN1213185A (zh) 1999-04-07
KR19990030075A (ko) 1999-04-26
CN1118102C (zh) 2003-08-13
JP3298472B2 (ja) 2002-07-02
JPH11102918A (ja) 1999-04-13
KR100277811B1 (ko) 2001-02-01
US6025646A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JP5091487B2 (ja) 半導体装置の製造方法
KR20030032118A (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
KR970003953A (ko) 고집적 dram 셀 및 그 제조방법
TWI423343B (zh) 半導體積體電路裝置及其製造方法
TW405266B (en) Insulating gate type semiconductor device and method of fabricating the same
JP4992211B2 (ja) 半導体素子の製造方法
JP3298509B2 (ja) 半導体装置の製造方法
JP2000349289A (ja) 半導体装置およびその製造方法
JPH09139495A (ja) 半導体装置およびその製造方法
JPH0770699B2 (ja) 半導体装置
US7674681B2 (en) Semiconductor device and method for manufacturing the same
KR100806838B1 (ko) 반도체소자의 콘택 및 그 형성방법
JP2002076149A5 (zh)
TWI265560B (en) Method of manufacturing semiconductor device
JPH09213949A (ja) 半導体装置の製造方法
JPH09139382A (ja) 半導体装置の製造方法
KR100290890B1 (ko) 반도체소자의제조방법
KR19980037651A (ko) 반도체 메모리 소자의 패드 및 그 제조방법
JP2697221B2 (ja) 半導体装置
JP2000091440A (ja) 半導体集積回路装置の製造方法
JPH05175424A (ja) 半導体記憶装置およびその製造方法
JP3415690B2 (ja) 半導体装置の製造方法
JP3064383B2 (ja) 半導体装置の製造方法
JP2556155B2 (ja) 半導体装置の製造方法
JPH1154750A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees