JP2556155B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2556155B2 JP2556155B2 JP2009692A JP969290A JP2556155B2 JP 2556155 B2 JP2556155 B2 JP 2556155B2 JP 2009692 A JP2009692 A JP 2009692A JP 969290 A JP969290 A JP 969290A JP 2556155 B2 JP2556155 B2 JP 2556155B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- contact hole
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装
置におけるコンタクトホールの製造方法に関する。
置におけるコンタクトホールの製造方法に関する。
配線あるいは電極として用いられる多結晶シリコン膜
の下部の半導体基板に多結晶シリコン膜と絶縁膜を介し
て形成された拡散層と、多結晶シリコン膜の上部に絶縁
膜を介して形成される導電層とを接続するためのコンタ
クトホールを形成する場合、多結晶シリコン膜を避けて
このコンタクトホールを形成するには、従来、工程順縦
断面図第３図（ａ），（ｂ）に示すような方法がとられ
ている。
の下部の半導体基板に多結晶シリコン膜と絶縁膜を介し
て形成された拡散層と、多結晶シリコン膜の上部に絶縁
膜を介して形成される導電層とを接続するためのコンタ
クトホールを形成する場合、多結晶シリコン膜を避けて
このコンタクトホールを形成するには、従来、工程順縦
断面図第３図（ａ），（ｂ）に示すような方法がとられ
ている。
まず、ｐ型シリコン基板１上に、リソグラフィ技術と
イオン注入技術とを用いてｎ型拡散層２を形成し、酸化
シリコン膜４を形成する。次に、多結晶シリコン膜を堆
積し、これに燐を拡散してｎ型にした後、リソグラフィ
技術を用いて多結晶シリコン膜５をパターンニングす
る。なお、このパターンニングは、後工程で形成するコ
ンタクトホールから、多結晶シリコン膜５が所望の間隔
を有するように、行なう必要がある。次に、酸化シリコ
ン膜17を形成する〔第３図（ａ）〕。
イオン注入技術とを用いてｎ型拡散層２を形成し、酸化
シリコン膜４を形成する。次に、多結晶シリコン膜を堆
積し、これに燐を拡散してｎ型にした後、リソグラフィ
技術を用いて多結晶シリコン膜５をパターンニングす
る。なお、このパターンニングは、後工程で形成するコ
ンタクトホールから、多結晶シリコン膜５が所望の間隔
を有するように、行なう必要がある。次に、酸化シリコ
ン膜17を形成する〔第３図（ａ）〕。
次に、リソグラフィ技術を用いて、ｎ型拡散層２が露
出するようにコンタクトホール６を形成する。続いて、
タングステンシリサイド膜９をスパッタ法，リソグラフ
ィ技術により形成する〔第３図（ｂ）〕。
出するようにコンタクトホール６を形成する。続いて、
タングステンシリサイド膜９をスパッタ法，リソグラフ
ィ技術により形成する〔第３図（ｂ）〕。
上述した従来技術によるコンタクトホールの形成方法
は、多結晶シリコン膜５とコンタクトホール６とを別々
のリソグラフィ技術を用いてパターンニングしているた
め、多結晶シリコン膜５とコンタクトホール６との間の
目合せマージンが必要となり、高集積度化の妨げとなっ
ている。
は、多結晶シリコン膜５とコンタクトホール６とを別々
のリソグラフィ技術を用いてパターンニングしているた
め、多結晶シリコン膜５とコンタクトホール６との間の
目合せマージンが必要となり、高集積度化の妨げとなっ
ている。
本発明の半導体装置の製造方法は、 半導体基板に設けられた拡散層上に、この拡散層と接
続しない多結晶シリコン膜が絶縁膜を介して形成され、
この拡散層と接続する導電層が多結晶シリコン膜上に別
の絶縁膜を介して形成されるとき、この拡散層と導電層
とを接続するためのコンタクトホールを形成するに際し
て、 拡散層と多結晶シリコン膜の間の絶縁膜を窒化シリコ
ン膜と第１の絶縁膜で形成し、不純物を添加した多結晶
シリコン膜を堆積，形成し、多結晶シリコン膜を貫通し
窒化シリコン膜に到るコンタクトホールを形成し、 熱酸化によりコンタクトホール底面の窒化シリコン膜
表面には薄い第１の酸化シリコン膜，多結晶シリコン膜
表面には厚い第２の酸化シリコン膜を形成し、第1,第２
の酸化シリコン膜の膜厚の差を利用したエッチングによ
り第２の酸化シリコン膜は大部分残して第１の酸化シリ
コン膜を除去し、 導電層を堆積，形成し、上述のコンタクトホールによ
り拡散層と導電層とを接続する工程を有している。
続しない多結晶シリコン膜が絶縁膜を介して形成され、
この拡散層と接続する導電層が多結晶シリコン膜上に別
の絶縁膜を介して形成されるとき、この拡散層と導電層
とを接続するためのコンタクトホールを形成するに際し
て、 拡散層と多結晶シリコン膜の間の絶縁膜を窒化シリコ
ン膜と第１の絶縁膜で形成し、不純物を添加した多結晶
シリコン膜を堆積，形成し、多結晶シリコン膜を貫通し
窒化シリコン膜に到るコンタクトホールを形成し、 熱酸化によりコンタクトホール底面の窒化シリコン膜
表面には薄い第１の酸化シリコン膜，多結晶シリコン膜
表面には厚い第２の酸化シリコン膜を形成し、第1,第２
の酸化シリコン膜の膜厚の差を利用したエッチングによ
り第２の酸化シリコン膜は大部分残して第１の酸化シリ
コン膜を除去し、 導電層を堆積，形成し、上述のコンタクトホールによ
り拡散層と導電層とを接続する工程を有している。
〔実施例〕 次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は、本発明の一実施例の工程順
縦断面図である。
縦断面図である。
まず、ｐ型シリコン基板１上にリソグラフィ技術とイ
オン注入技術とを用いて砒素を不純物としたｎ型拡散層
２を形成する。次に、約1000Åの窒化シリコン膜を成長
した後、リソグラフィ技術を用いてパターンニングして
窒化シリコン膜３を形成する。次に、約3000Åの酸化シ
リコン膜３（第１の絶縁膜）を形成する。続いて、多結
晶シリコン膜５を約5000Å成長し、導電性を持たせるた
めに燐を拡散する〔第１図（ａ）〕。
オン注入技術とを用いて砒素を不純物としたｎ型拡散層
２を形成する。次に、約1000Åの窒化シリコン膜を成長
した後、リソグラフィ技術を用いてパターンニングして
窒化シリコン膜３を形成する。次に、約3000Åの酸化シ
リコン膜３（第１の絶縁膜）を形成する。続いて、多結
晶シリコン膜５を約5000Å成長し、導電性を持たせるた
めに燐を拡散する〔第１図（ａ）〕。
次に、リソグラフィ技術を用いて、窒化シリコン膜３
が露出するようにコンタクトホール６を形成する〔第１
（ｂ）〕。
が露出するようにコンタクトホール６を形成する〔第１
（ｂ）〕。
次に、酸素雰囲気中で850℃,60分の熱酸化を行うこと
により、多結晶シリコン膜５の表面に3500Å程度の酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第１図（ｃ）〕。
により、多結晶シリコン膜５の表面に3500Å程度の酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第１図（ｃ）〕。
次に、等方性酸化膜エッチングにより、多結晶シリコ
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する〔第１図（ｄ）〕。
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する〔第１図（ｄ）〕。
次に、窒化膜エッチングにより、コンタクトホール６
底面の窒化シリコン膜３を除去する。続いて、タングス
テンシリサイド膜９（導電層）をスパッタ法，リソグラ
フィ技術により形成する〔第１図（ｅ）〕。以上の工程
により、本実施例によるコンタクトホールを製造するこ
とができる。
底面の窒化シリコン膜３を除去する。続いて、タングス
テンシリサイド膜９（導電層）をスパッタ法，リソグラ
フィ技術により形成する〔第１図（ｅ）〕。以上の工程
により、本実施例によるコンタクトホールを製造するこ
とができる。
なお、多結晶シリコン膜５を堆積し、燐拡散を行なっ
た後、もしくは、燐拡散，パターンニングを行なった
後、第２の絶縁膜として酸化シリコン膜あるいは窒化シ
リコン膜を堆積し、その後の工程は、上述の一実施例と
同様に行なう製造方法もある。この方法では、多結晶シ
リコン膜５とタングステンシリサイド９との間の層間絶
縁膜の膜厚を厚くでき、多結晶シリコン膜５とタングス
テンシリサイド９との間の配線間容量を低減することが
できる。
た後、もしくは、燐拡散，パターンニングを行なった
後、第２の絶縁膜として酸化シリコン膜あるいは窒化シ
リコン膜を堆積し、その後の工程は、上述の一実施例と
同様に行なう製造方法もある。この方法では、多結晶シ
リコン膜５とタングステンシリサイド９との間の層間絶
縁膜の膜厚を厚くでき、多結晶シリコン膜５とタングス
テンシリサイド９との間の配線間容量を低減することが
できる。
また、第２の絶縁膜として、酸化シリコン膜を用いた
場合、コンタクトホール６開口後の熱酸化により、第２
の絶縁膜としての酸化シリコン膜は熱酸化膜とほぼ同等
の特性を有することになり、高信頼性の層間絶縁膜とな
る。
場合、コンタクトホール６開口後の熱酸化により、第２
の絶縁膜としての酸化シリコン膜は熱酸化膜とほぼ同等
の特性を有することになり、高信頼性の層間絶縁膜とな
る。
次に、本発明の一実施例をダイナミックRAMのメモリ
セルの製造に適用した場合の工程順縦断面図を第２図
（ａ）〜（ｄ）に示す。
セルの製造に適用した場合の工程順縦断面図を第２図
（ａ）〜（ｄ）に示す。
まず、ｐ型シリコン基板１を選択酸化することによ
り、約6000Åのフィールド酸化膜10を形成する。次に、
熱酸化を行ない、300Å程度のゲート酸化膜11を形成す
る。多結晶シリコン膜を約4000Å成長し、リソグラフィ
技術を用いてゲート電極12を形成する。次に、ゲート電
極12をマスクとしたセルフアライン方式により砒素をイ
オン注入して、ｎ型不純物層よりなるソース13,ドレイ
ン14を形成する。約1000Åの窒化シリコン膜を成長した
後、リソグラフィ技術を用いてパターンニングし、窒化
シリコン膜３を形成する。次に、約3000Åの酸化シリコ
ン膜４（第１の絶縁膜）を堆積した後、リソグラフィ技
術を用いてソース13が露出するようにコンタクトホール
を形成する。続いて、多結晶シリコン膜を約4000Å成長
した後、これに燐を拡散して導電性を持たせ、リソグラ
フィ技術を用いて所定の形状に加工し、多結晶シリコン
膜15を形成する〔第２図（ａ）〕。
り、約6000Åのフィールド酸化膜10を形成する。次に、
熱酸化を行ない、300Å程度のゲート酸化膜11を形成す
る。多結晶シリコン膜を約4000Å成長し、リソグラフィ
技術を用いてゲート電極12を形成する。次に、ゲート電
極12をマスクとしたセルフアライン方式により砒素をイ
オン注入して、ｎ型不純物層よりなるソース13,ドレイ
ン14を形成する。約1000Åの窒化シリコン膜を成長した
後、リソグラフィ技術を用いてパターンニングし、窒化
シリコン膜３を形成する。次に、約3000Åの酸化シリコ
ン膜４（第１の絶縁膜）を堆積した後、リソグラフィ技
術を用いてソース13が露出するようにコンタクトホール
を形成する。続いて、多結晶シリコン膜を約4000Å成長
した後、これに燐を拡散して導電性を持たせ、リソグラ
フィ技術を用いて所定の形状に加工し、多結晶シリコン
膜15を形成する〔第２図（ａ）〕。
次に、熱酸化を行ない、多結晶シリコン膜15の表面に
150Å程度の酸化シリコン膜からなる容量絶縁膜16を形
成する。続いて、多結晶シリコン膜５を約5000Å成長
し、導電性を持たせるために燐を拡散する。次に、リソ
グラフィ技術を用いて、窒化シリコン膜３が露出するよ
うにコンタクトホール６を形成する〔第２図（ｂ）〕。
150Å程度の酸化シリコン膜からなる容量絶縁膜16を形
成する。続いて、多結晶シリコン膜５を約5000Å成長
し、導電性を持たせるために燐を拡散する。次に、リソ
グラフィ技術を用いて、窒化シリコン膜３が露出するよ
うにコンタクトホール６を形成する〔第２図（ｂ）〕。
次に、酸素雰囲気中で850℃,60分の熱酸化を行なうこ
とにより、多結晶シリコン膜５の表面に約3500Åの酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第２図（ｃ）〕。
とにより、多結晶シリコン膜５の表面に約3500Åの酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第２図（ｃ）〕。
次に、等方性酸化膜エッチングにより、多結晶シリコ
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する。続いて、窒化膜エッチングによ
り、コンタクトホール６底面の窒化シリコン膜３を除去
する。次に、約3000Åのタングステンシリサイド膜をス
パッタ法により堆積し、リソグラフィ技術により所定の
形状に加工し、ディジット線18（導電層）を形成する
〔第２図（ｄ）〕。
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する。続いて、窒化膜エッチングによ
り、コンタクトホール６底面の窒化シリコン膜３を除去
する。次に、約3000Åのタングステンシリサイド膜をス
パッタ法により堆積し、リソグラフィ技術により所定の
形状に加工し、ディジット線18（導電層）を形成する
〔第２図（ｄ）〕。
本発明の一実施例を適用したダイナミックRAMのメモ
リセルは、多結晶シリコン膜５とコンタクトホール６と
の目合せマージンが不要となるため、大幅に高集積度化
を図ることができる。また、キャパシタの下部電極を形
成する多結晶シリコン膜15を、コンタクトホール６の方
向に伸ばして面積を拡大することにより、キャパシタの
容量を増大させることができる。
リセルは、多結晶シリコン膜５とコンタクトホール６と
の目合せマージンが不要となるため、大幅に高集積度化
を図ることができる。また、キャパシタの下部電極を形
成する多結晶シリコン膜15を、コンタクトホール６の方
向に伸ばして面積を拡大することにより、キャパシタの
容量を増大させることができる。
なお、本実施例では、拡散層上に窒化シリコン膜を用
いたが、熱酸化の時点で多結晶シリコン膜上に形成され
る酸化シリコン膜との膜厚差が十分とれる材料であれ
ば、窒化シリコン膜以外でもよい。
いたが、熱酸化の時点で多結晶シリコン膜上に形成され
る酸化シリコン膜との膜厚差が十分とれる材料であれ
ば、窒化シリコン膜以外でもよい。
以上説明したように本発明は、多結晶シリコン膜のパ
ターンニングを行なった後、多結晶シリコン膜とのマー
ジンをとらずにコンタクトホールのエッチングを行なっ
ても、コンタクトホールを埋める導電層と多結晶シリコ
ン膜との絶縁は保たれる構造に作成することができる。
ターンニングを行なった後、多結晶シリコン膜とのマー
ジンをとらずにコンタクトホールのエッチングを行なっ
ても、コンタクトホールを埋める導電層と多結晶シリコ
ン膜との絶縁は保たれる構造に作成することができる。
このことから、配線あるいは電極として用いられる多
結晶シリコン膜の下部の半導体基板に絶縁膜を介して形
成された拡散層と、多結晶シリコン膜の上部に絶縁膜を
介して形成される導電層とを接続するためのコンタクト
ホールを形成する場合においても、多結晶シリコン膜と
コンタクトホールとの目合せマージンは不要となり、こ
の結果、半導体装置の高集積度化を図る上で、本発明の
寄与は大きなものとなる。
結晶シリコン膜の下部の半導体基板に絶縁膜を介して形
成された拡散層と、多結晶シリコン膜の上部に絶縁膜を
介して形成される導電層とを接続するためのコンタクト
ホールを形成する場合においても、多結晶シリコン膜と
コンタクトホールとの目合せマージンは不要となり、こ
の結果、半導体装置の高集積度化を図る上で、本発明の
寄与は大きなものとなる。
第１図（ａ）〜（ｅ）は本発明の一実施例の工程順縦断
面図、第２図（ａ）〜（ｄ）は本発明の一実施例をダイ
ナミックRAMに適用したときの工程順縦断面図、第３図
（ａ），（ｂ）は従来の半導体装置の製造方法を示す工
程順縦断面図である。 １……ｐ型シリコン基板、２……ｎ型拡散層、３……窒
化シリコン膜、4,7,8,17……酸化シリコン膜、5,15……
多結晶シリコン膜、６……コンタクトホール、９……タ
ングステンシリサイド膜、10……フィールド酸化膜、11
……ゲート酸化膜、12……ゲート電極、13……ソース、
14……ドレイン、16……容量絶縁膜、18……ディジット
線。
面図、第２図（ａ）〜（ｄ）は本発明の一実施例をダイ
ナミックRAMに適用したときの工程順縦断面図、第３図
（ａ），（ｂ）は従来の半導体装置の製造方法を示す工
程順縦断面図である。 １……ｐ型シリコン基板、２……ｎ型拡散層、３……窒
化シリコン膜、4,7,8,17……酸化シリコン膜、5,15……
多結晶シリコン膜、６……コンタクトホール、９……タ
ングステンシリサイド膜、10……フィールド酸化膜、11
……ゲート酸化膜、12……ゲート電極、13……ソース、
14……ドレイン、16……容量絶縁膜、18……ディジット
線。
Claims (2)
- 【請求項１】第１導電型半導体基板上に第２導電型拡散
層を形成する工程と、 少なくとも前記第２導電型拡散層上の１部に窒化シリコ
ン膜を形成する工程と、 少なくとも前記窒化シリコン膜，前記第２導電型拡散層
を１部含む表面に、第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、不純物を導入することにより導
電性を持たせた多結晶シリコン膜を形成する工程と、 前記多結晶シリコン膜に、前記窒化シリコン膜にまで到
達するコンタクトホールを形成する工程と、 酸素を含む雰囲気での熱酸化により、前記コンタクトホ
ール底面の前記窒化シリコン膜上には第１の酸化シリコ
ン膜を、前記多結晶シリコン膜の表面には第２の酸化シ
リコン膜を形成する工程と、 前記第１の酸化シリコン膜をエッチング除去する工程
と、 前記コンタクトホール底面の前記窒化シリコン膜を除去
する工程と、 前記コンタクトホールを含む前記第２の酸化シリコン膜
上に導電層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記多結晶シリコン膜を形成した後、前記
多結晶シリコン膜上に第２の絶縁膜を堆積する工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009692A JP2556155B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009692A JP2556155B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214728A JPH03214728A (ja) | 1991-09-19 |
| JP2556155B2 true JP2556155B2 (ja) | 1996-11-20 |
Family
ID=11727277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009692A Expired - Lifetime JP2556155B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556155B2 (ja) |
-
1990
- 1990-01-19 JP JP2009692A patent/JP2556155B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03214728A (ja) | 1991-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753555A (en) | Method for forming semiconductor device | |
| JP2633650B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0133945B2 (ja) | ||
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3146316B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0810755B2 (ja) | 半導体メモリの製造方法 | |
| JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
| JP3180951B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2907133B2 (ja) | 半導体装置の製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPS6315749B2 (ja) | ||
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| JP2886911B2 (ja) | 半導体装置の製造方法 | |
| JPS61225851A (ja) | 半導体装置及びその製造方法 | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3070392B2 (ja) | 半導体装置 | |
| JP2891192B2 (ja) | 半導体装置の製造方法 | |
| JP2641856B2 (ja) | 半導体装置の製造方法 | |
| JP2511852B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPS6038026B2 (ja) | 半導体装置の製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JP2846306B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6117144B2 (ja) |