JPH0770699B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0770699B2 JPH0770699B2 JP1033139A JP3313989A JPH0770699B2 JP H0770699 B2 JPH0770699 B2 JP H0770699B2 JP 1033139 A JP1033139 A JP 1033139A JP 3313989 A JP3313989 A JP 3313989A JP H0770699 B2 JPH0770699 B2 JP H0770699B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- groove
- contact hole
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 22
- 239000000470 constituent Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 31
- 238000005468 ion implantation Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000003960 organic solvent Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 本発明はLSIの高集積化及び高速化を可能にする半導体
装置に関する。特に低コンタクト抵抗及び低拡散層を持
つMOSFETを高集積するLSIにおいて有効である。
装置に関する。特に低コンタクト抵抗及び低拡散層を持
つMOSFETを高集積するLSIにおいて有効である。
従来、半導体基板の不純物拡散層は、イオン注入法また
は熱拡散法により形成されていた。しかるにイオン注入
法では、半導体基板に形成された溝においては、溝の側
面に不純物イオンを注入できない。また、熱拡散法では
溝の低及び側面領域に不純物拡散が可能であるが、熱拡
散法では高温で長時間の熱処理が必要なため不純物拡散
領域が拡がり微細化されたMOSFETのソース・ドレイン形
成に用いることは困難である。従って、従来の半導体装
置の製造方法では、半導体基板に溝を作成し、該溝の底
及び側面領域に浅い不純物拡散層を形成することは不可
能であった。
は熱拡散法により形成されていた。しかるにイオン注入
法では、半導体基板に形成された溝においては、溝の側
面に不純物イオンを注入できない。また、熱拡散法では
溝の低及び側面領域に不純物拡散が可能であるが、熱拡
散法では高温で長時間の熱処理が必要なため不純物拡散
領域が拡がり微細化されたMOSFETのソース・ドレイン形
成に用いることは困難である。従って、従来の半導体装
置の製造方法では、半導体基板に溝を作成し、該溝の底
及び側面領域に浅い不純物拡散層を形成することは不可
能であった。
本発明は、ソース及びドレイン領域が形成されている半
導体装基板に、ソース及びドレイン領域に半導体基板中
に至るコンタクト穴を設け、コンタクト穴に不純物を含
んだ溶剤を埋め込み、アニールすることにより不純物を
コンタクト穴の底と側面に不純物を拡散させ、溶剤を取
り除き導電部材をコンタクト穴に埋在し、半導体基板上
方に延在させることを特徴とする。特に、低抵抗ソース
・ドレイン拡散層及び低コンタクト抵抗を持つ微細化さ
れたMOSFETから成るLSIの構造に最適である。
導体装基板に、ソース及びドレイン領域に半導体基板中
に至るコンタクト穴を設け、コンタクト穴に不純物を含
んだ溶剤を埋め込み、アニールすることにより不純物を
コンタクト穴の底と側面に不純物を拡散させ、溶剤を取
り除き導電部材をコンタクト穴に埋在し、半導体基板上
方に延在させることを特徴とする。特に、低抵抗ソース
・ドレイン拡散層及び低コンタクト抵抗を持つ微細化さ
れたMOSFETから成るLSIの構造に最適である。
以下実施例を用いて説明する。
第１図は、従来の半導体基板に不純物拡散層を形成する
イオン注入法である。半導体基板１にはレジスト２をマ
スクにして溝が形成されている。
イオン注入法である。半導体基板１にはレジスト２をマ
スクにして溝が形成されている。
続いて、イオン注入装置にて不純物イオン３が打込まれ
る。イオン注入法では、不純物イオン３が直進するため
拡散層が溝底面４にしかできず、溝の側面には拡散層が
形成されていない。また、熱拡散法によれば溝底面及び
側面に不純物拡散層を形成できるが、熱拡散法では高温
で長時間の熱処理が必要なため深さ方向及び横方向に不
純物イオンが拡がり、浅い拡散層が形成できず、微細化
されたMOSFETのソース・ドレイン拡散層形成への応用が
困難である。
る。イオン注入法では、不純物イオン３が直進するため
拡散層が溝底面４にしかできず、溝の側面には拡散層が
形成されていない。また、熱拡散法によれば溝底面及び
側面に不純物拡散層を形成できるが、熱拡散法では高温
で長時間の熱処理が必要なため深さ方向及び横方向に不
純物イオンが拡がり、浅い拡散層が形成できず、微細化
されたMOSFETのソース・ドレイン拡散層形成への応用が
困難である。
第２図〜第８図は、本発明による半導体装置の製造方法
である。第２図において半導体基板５にSiO2膜７を形成
後、溝を掘り、該溝領域に拡散用不純物を含むケイ素酸
化物又は有機溶剤を塗布し、該溝を該有機溶剤６にて埋
め込んだ後、ハロジェンランプを用いて短時間高温アニ
ーリング（900℃以上10秒以内）を行ない、半導体基板
５に形成された溝の底面及び側面に浅い拡散層８が形成
される（第３図）。本発明では、粘性の小さい液体状の
有機溶剤を用いるため、半導体基板に形成された溝を完
全に埋め込むことができる。従って、有機溶剤中に含ま
れる拡散用不純物は熱処理により均一に溝の底面及び側
面に拡散層を形成することができる。また、本発明で
は、熱処理が短時間で行われるため不純物イオンの拡が
りが小さい。このように、本発明による半導体装置の製
造方法を用いれば、半導体基板に形成された溝の底面及
び側面領域に浅い拡散層が形成できる。
である。第２図において半導体基板５にSiO2膜７を形成
後、溝を掘り、該溝領域に拡散用不純物を含むケイ素酸
化物又は有機溶剤を塗布し、該溝を該有機溶剤６にて埋
め込んだ後、ハロジェンランプを用いて短時間高温アニ
ーリング（900℃以上10秒以内）を行ない、半導体基板
５に形成された溝の底面及び側面に浅い拡散層８が形成
される（第３図）。本発明では、粘性の小さい液体状の
有機溶剤を用いるため、半導体基板に形成された溝を完
全に埋め込むことができる。従って、有機溶剤中に含ま
れる拡散用不純物は熱処理により均一に溝の底面及び側
面に拡散層を形成することができる。また、本発明で
は、熱処理が短時間で行われるため不純物イオンの拡が
りが小さい。このように、本発明による半導体装置の製
造方法を用いれば、半導体基板に形成された溝の底面及
び側面領域に浅い拡散層が形成できる。
第４図〜第８図において、微細化されたMOSFETの製造に
本発明を適用している。
本発明を適用している。
従来のMOSFETにおいて、LSIが高集積化するに伴いソー
ス・ドレイン拡散層はより浅くなり、AL配線とソース・
ドレイン拡散層を接続するコンタクト穴はより微細化さ
れる。このため、従来のイオン注入法により形成された
拡散層においては、0.3μｍ以下の接合深さを持つＰ型
拡散層の抵抗及び0.2μｍ以下の接合深さを持つＮ型拡
散層の抵抗は50Ω／□より大きくなる。またALとSi半導
体基板拡散層のコンタクト抵抗は、コンタクト穴が１μ
ｍ□より小さくなると100Ωを越える。このため、従来
の製造方法では、MOSFETからなるLSIは微細化を進める
と拡散抵抗及びコンタクト抵抗が増大しLSIの高速化を
妨げ、MOSFETの高集積化に制限を与えていた。本発明で
は、層間絶縁膜で分離された金属基板と半導体基板拡散
層とを接続するコンタクト穴領域の半導体基板に形成さ
れた溝の底面及び側面に浅い拡散層を形成することによ
り、ソース・ドレイン拡散層及びコンタクト抵抗を低減
している。以下、第４図〜第８図について本発明による
半導体装置の製造方法を説明する。
ス・ドレイン拡散層はより浅くなり、AL配線とソース・
ドレイン拡散層を接続するコンタクト穴はより微細化さ
れる。このため、従来のイオン注入法により形成された
拡散層においては、0.3μｍ以下の接合深さを持つＰ型
拡散層の抵抗及び0.2μｍ以下の接合深さを持つＮ型拡
散層の抵抗は50Ω／□より大きくなる。またALとSi半導
体基板拡散層のコンタクト抵抗は、コンタクト穴が１μ
ｍ□より小さくなると100Ωを越える。このため、従来
の製造方法では、MOSFETからなるLSIは微細化を進める
と拡散抵抗及びコンタクト抵抗が増大しLSIの高速化を
妨げ、MOSFETの高集積化に制限を与えていた。本発明で
は、層間絶縁膜で分離された金属基板と半導体基板拡散
層とを接続するコンタクト穴領域の半導体基板に形成さ
れた溝の底面及び側面に浅い拡散層を形成することによ
り、ソース・ドレイン拡散層及びコンタクト抵抗を低減
している。以下、第４図〜第８図について本発明による
半導体装置の製造方法を説明する。
第４図において、Si半導体基板11にはゲート膜14,ゲー
ト電極13及びイオン注入により形成されたソース・ドレ
イン拡散層12が形成されている。層間絶縁膜15を蓄積
後、フォト・レジスト16のパターニングによりコンタク
ト穴を形成し、続いてSi半導体基板のコンタクト穴領域
に溝を形成する（第５図）。続いて、拡散用不純物を含
む有機溶剤17を塗布し、コンタクト穴及び半導体基板の
溝を埋め込んだ後、ハロジェンランプを用いて短時間ア
ニーリングを行なう（第６図）。第７図ではこのアニー
リングによりSi半導体基板の溝の底面及び側面に浅い拡
散層18が形成されている。有機溶剤17及びレジスト16を
除去後、AL配線19を形成し、ALにてコンタクト穴及び半
導体基板の溝が埋め込まれる。第８図は、本発明の方法
により製造されたMOSFETの断面図である。本発明によれ
ば、コンタクト穴領域のSi半導体基板の溝の底面及び側
面に浅い拡散層が形成され、溝にはALが埋め込まれてい
る。従ってMOSFETのソース・ドレイン拡散層の抵抗は、
埋め込まれたALのため非常に小さくなる。また、AL配線
19と拡散層12,18との接触面積はコンタクト穴が１μｍ
□と微細化されても、溝の深さが１μｍであれば、５μ
m2ある。従って溝を深く掘ることにより20Ω／□以下の
コンタクト抵抗が可能になる。
ト電極13及びイオン注入により形成されたソース・ドレ
イン拡散層12が形成されている。層間絶縁膜15を蓄積
後、フォト・レジスト16のパターニングによりコンタク
ト穴を形成し、続いてSi半導体基板のコンタクト穴領域
に溝を形成する（第５図）。続いて、拡散用不純物を含
む有機溶剤17を塗布し、コンタクト穴及び半導体基板の
溝を埋め込んだ後、ハロジェンランプを用いて短時間ア
ニーリングを行なう（第６図）。第７図ではこのアニー
リングによりSi半導体基板の溝の底面及び側面に浅い拡
散層18が形成されている。有機溶剤17及びレジスト16を
除去後、AL配線19を形成し、ALにてコンタクト穴及び半
導体基板の溝が埋め込まれる。第８図は、本発明の方法
により製造されたMOSFETの断面図である。本発明によれ
ば、コンタクト穴領域のSi半導体基板の溝の底面及び側
面に浅い拡散層が形成され、溝にはALが埋め込まれてい
る。従ってMOSFETのソース・ドレイン拡散層の抵抗は、
埋め込まれたALのため非常に小さくなる。また、AL配線
19と拡散層12,18との接触面積はコンタクト穴が１μｍ
□と微細化されても、溝の深さが１μｍであれば、５μ
m2ある。従って溝を深く掘ることにより20Ω／□以下の
コンタクト抵抗が可能になる。
以上説明したように、本発明による半導体装置の製造方
法は、低抵抗のソース・ドレイン拡散層及び低コンタク
ト抵抗を持つ微細化されたMOSFETからなる高速かつ高集
積LSIの実用化を可能にする。
法は、低抵抗のソース・ドレイン拡散層及び低コンタク
ト抵抗を持つ微細化されたMOSFETからなる高速かつ高集
積LSIの実用化を可能にする。
第１図は、従来のイオン注入拡散層の形成方法断面図。 第２図，第３図は、本発明による溝の底面及び側面に浅
い拡散層を形成する製造方法の断面図。 第4,5,6,7,8図は、本発明によるMOSFETの製造方法断面
図。 1,5,11……半導体基板 2,16……レジスト ３……イオン注入 4,8,12,18……拡散層 6,17……拡散用不純物を含む有機溶剤 ７……SiO2 13……ゲート電極 14……ゲート膜 15……層間絶縁膜
い拡散層を形成する製造方法の断面図。 第4,5,6,7,8図は、本発明によるMOSFETの製造方法断面
図。 1,5,11……半導体基板 2,16……レジスト ３……イオン注入 4,8,12,18……拡散層 6,17……拡散用不純物を含む有機溶剤 ７……SiO2 13……ゲート電極 14……ゲート膜 15……層間絶縁膜
Claims (1)
- 【請求項１】半導体基板中に設けられたソース及びドレ
イン領域を構成要素とするMOS型トランジスタを有する
半導体装置において、 前記ソース及びドレイン領域となる第１不純物拡散層、 前記第１不純物拡散層を貫通し前記第１不純物拡散層の
下の前記半導体基板中に達するよう設けられたコンタク
ト穴、 前記コンタクト穴の側面及び底面に設けられた第１不純
物拡散層と同一導電型の第２不純物拡散層、 前記コンタクト穴に埋置され、且つ半導体基板上方に延
在する導電部材を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033139A JPH0770699B2 (ja) | 1989-02-13 | 1989-02-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1033139A JPH0770699B2 (ja) | 1989-02-13 | 1989-02-13 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053906A Division JPH0614515B2 (ja) | 1984-03-21 | 1984-03-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02312A JPH02312A (ja) | 1990-01-05 |
| JPH0770699B2 true JPH0770699B2 (ja) | 1995-07-31 |
Family
ID=12378262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1033139A Expired - Lifetime JPH0770699B2 (ja) | 1989-02-13 | 1989-02-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770699B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2979818B2 (ja) * | 1991-02-13 | 1999-11-15 | 日本電気株式会社 | 半導体装置 |
| KR100265844B1 (ko) * | 1993-12-29 | 2000-09-15 | 김영환 | 반도체 소자의 소오스 콘택 형성 방법 |
| KR100763917B1 (ko) * | 2006-06-21 | 2007-10-05 | 삼성전자주식회사 | 고속으로 움직임을 추정하는 방법 및 장치 |
| KR100761662B1 (ko) * | 2006-09-12 | 2007-10-01 | (주) 프렉코 | 휴대단말기용 힌지 조립장치 |
| KR100861881B1 (ko) * | 2007-01-12 | 2008-10-09 | 한국생명공학연구원 | 그람양성세균 또는 그람음성세균 감염 누에 진단키트 |
| KR100866833B1 (ko) * | 2008-03-20 | 2008-11-04 | 인하대학교 산학협력단 | 디스크 배열 기반의 비디오 서버를 위한 에너지 인지인터벌 캐슁 방법 |
| CN104124172B (zh) * | 2013-04-28 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538074A (en) * | 1976-07-12 | 1978-01-25 | Hitachi Ltd | Mis type semiconductor device |
| JPS5745923A (en) * | 1980-09-04 | 1982-03-16 | Seiko Epson Corp | Light diffusing method |
| JPS57194523A (en) * | 1981-05-26 | 1982-11-30 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1989
- 1989-02-13 JP JP1033139A patent/JPH0770699B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02312A (ja) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419813A (en) | Method for fabricating semiconductor device | |
| EP0435388A2 (en) | Method for selectively filling contacts or vias of various depths | |
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| JPH1126597A (ja) | 半導体装置の製造方法 | |
| JPH0586673B2 (ja) | ||
| US4737831A (en) | Semiconductor device with self-aligned gate structure and manufacturing process thereof | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JPH0770699B2 (ja) | 半導体装置 | |
| TW405266B (en) | Insulating gate type semiconductor device and method of fabricating the same | |
| JPH0614515B2 (ja) | 半導体装置の製造方法 | |
| JP2001036074A (ja) | 半導体装置およびその製造方法 | |
| JPS60187060A (ja) | 半導体装置 | |
| JPH0340514B2 (ja) | ||
| JPH0127589B2 (ja) | ||
| JPH04132240A (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JP3070392B2 (ja) | 半導体装置 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPH0786586A (ja) | 半導体装置及びその製造方法 | |
| JPH03191574A (ja) | 半導体装置 | |
| JP2699421B2 (ja) | 半導体装置の製造方法 | |
| JPH07335873A (ja) | 半導体装置の製造方法 | |
| JPS63308963A (ja) | 半導体装置およびその製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS6221213A (ja) | 半導体装置の配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |