TW392159B - Transistor, transistor array and non volatile semiconductor memory - Google Patents

Description

Λ 7 Β7 五、發明説明（1 ) [發明的技術領域] 本發明係有關電晶體，電晶體陣列及不揮發性半導體 記憶器者。 [習用技術] 近年來，有強介質隨機存取記憶器（Ferro-electric Random Access Memory)、可抹除可編程唯讀記憶器 (Erasable and Progr am mable Read Only Memory-EPROMO )及電可抹除可編程式唯讀記憶器（Eleetrically Erasable and Programmable Read Only Memory-EEPROM) 等不揮發性半導體記憶器引人注目。EPROM與EEPROM係將 電荷儲存於浮置閘電極，由控制閘電極撿出因電荷的有無 而形成之臨界值電壓（閾值電壓）變化，做為數據之記憶體 。其中，EEPROM有，Μ記憶晶片全體做數據抹除，或將記 憶胞陣列分割為任意塊（block),以各塊做數據抹除之快速 EEPROM ° 上述快速EEPROM即因具有；（1)記憶數據之不揮發性 (請先閣讀背面之注意事項再填寫本頁) 耗 消 力 電 低 經濟部中央標準局員工消費合作社印製 被存 而儲 因之 ， 據 點數 優或 之式 bo等程 η-本之 (0成等 除低機 抹 } 端 可(4訊 機 ，資 ί \j ζ 键 Θ" 3)bl帶 攤 或 話 電 式 帶 擄 於 用 y 1

3 S a 極 閘 it 翰 分 〇 有 大 ， 擴胞 見憶 愈記 即之 Μ 圍 ο R 範 Ρ ϊ Ε 用 Ε 利速 其快 , 述 上上 器成 憶構 記 用 a t s /V 極 閛 積 推 及 態 型 兩 , 記 除使 抹加 據施 數雖 因 I , 度 OM過 PR出 EE抽 速荷 快.電 之若 胞 ， 憶時 記荷 型電 極出 閘抽 積極 推電 用閘 使置 浮 由 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1 3 9 6 8 3 A7 B7 五、發明説明（2 ) 憶胞成為斷開（off)狀態之所定電壓（如：0V)於控制閘電 極，唯通道領域仍為導通（on)狀態。，上述结果，使記憶胞 通常為導通（on)狀態，引起記憶數據不能讀出之問題，亦 印為過度抹除的問題發生。為防止過度抹除，有必要於抹 除程序上予Μ設法，需於記憶胞之周邊電路控制其抹除程 序，或於記憶胞之外部電路上控制該抹除程序。 為避免上述堆積閘極型記憶·胞上之過度抹除問題而開 發的記憶胞，即為分離閘極型記憶胞。使用分離閘極型記 憶胞的快速EEPR0M,開示於W092/18980。 第18圖為習用分雛閘極型記憶胞201之剖面圖。 分離閘極型記憶胞（分離閘極型電晶體）201係由；源 極領域203、汲極領域204、通道領域205、浮置閘電極206 及控制閘電極20 7構成。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 於Ρ 型單晶矽（single-crystal silicon)基板202 上 形成N型源極領域2 0 3及汲極領域2 0 4後，於由源極領域 2 0 3及汲極領域20 4所夾住之通道領域20 5上，介由閘極絕 緣膜208形成浮置閛電極206。再以區域氧化（local oxidation of silicon-LOCOS)法，介由既形成之絕緣膜 209及隧道（tunnel)絕緣膜210形成控制閘電極207。且由 絕緣膜209於浮置閛電極206上部之兩角部形成突起部206a 0 控制閘電極207之一部份係藉由各絕緣膜208、210配 置於通道領域205上，K構成選擇閘極211。且由該選擇閘 極211、源極領域203及汲極領域204構成選擇電晶體212。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 3 9 6 8 3 A7 B7 五、發明説明（3 ) 也就是說；分離閘極型記憶胞201係由各閘電極206、207 及各領域203、204構成之電晶體與選擇電晶體212串連而 (請先閲讀背面之注意事項再填寫本頁) 成0 第19圖（a)為表示使用分離閘極型記憶胞201之快速 EEPR0M 301的記憶胞陣列3Q2之一部份剖面圖。 記憶胞陣列302係於P型單晶矽基板202上形成之複數 個記憶胞201所構成。 為達到抑止基板2 0 2上之佔有面積為最小的目的，使 2個記憶胞201(為區別將M 「201a」 「201b」表示）之源極 領域203予K共用化，對該共用源極領域203以反轉形態配 置浮置閘電極206及控制閘電極207。 第19圖（b)為表示記憶胞陣列302 —部份的平面圖。上 示第19圖（a)即為第19圖（b)中之X-X線處之剖面圖。 經濟部中央標準局員工消費合作社印製. 先於基板202上形成電場絕緣膜213, K該電場絕緣膜 213實行各記憶胞201間之元件分離。第19圖（b)中，縱向 配置之各記憶胞201的源極領域203為共用。亦使第19圖（ b)中，縱向配置之各記憶胞201控制閘電極207為共用，且 Μ該控制閘電極207形成字元線（word line)。又於第19圖 (b)中，横向配置之各汲極領域204,即藉由位元線觸點（ bit line contact)214 予 Μ 連.结。 於第20圖中，表示使用分離閘極型記憶胞201之快速 EEPR0M 301的全體構造。 記憶胞陣列302係Κ複數的記憶胞201配置成矩陣狀構 造。由配設於行方向之各記憶胞201的控制閛電極207,形 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3 3 9 6 8 3 Λ7 B7 五、發明説明（4 ) 成共用字元線WLi〜WLa。配設於列方向之各記憶胞201的 汲極領域204即K共用位元線BLi〜BU予Μ連结。 連接於單數號字元線WLi、WL3 ···!«/“ 一WLa+i)之各記 憶胞201b,與連接於偶數號字元線（WL2、WL4…WLm+i…WLn )之各記憶胞201a共用一源極領域203,且由該共用源極領 域203形成各源極線RSLi〜RSLm〜RSL。。例如；連结於字 元線WU之各記憶胞201b與連結於字元線之各記憶胞 201a共用一源極領域203, K該共用源極領域203形成源極 線RSLm。而各源極線RSLi〜RSLn即連接於共通源極線SL。 各字元線WLi〜WLn接於行識碼器（row decorder)3 0 3, 而各位元線B_Li〜BLn即連接於列識碼器（column decoder). 3 0 4 〇 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 由外部指定之行位址（row add「ess)與列位址（column address)即輪於位址腳（address 'pin)305。而該行位址與 列位址將由位址腳305轉送至位址鎖存電路（address latch)307。由位址鎖存電路307鎖存之各位址中，行位址 介由位址媛衝器（address buffer)306轉送至行碼器303, 列位址即介由位址媛衝器306轉送至列識碼器304。 上述行識碼器303對應於位址鎖存電路307鎖存之行位 址，選擇一字元線Ui〜WLn(例如；WLm),將各字元線WLi 〜WLn的電位對應於後述各動作模式予Μ控制。就是K控 制各字元線WLi〜WLn的電位，控制各記憶胞201之控制閘 電極2 0 7電位。 上述列識碼器304即對應於位址鎖存電路307鎖存之列 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 4 3 96 8 3 A7 B7 五、發明説明（5 ) 位址，選擇一位元線B L 1〜B L n (例如；B L 〇»),將各位元線 BLi〜BLn的電位對應於後述各動作模式予Μ控制。就是說 以控制各位元線81^1〜8“的電位，控制各記憶胞2 0 1之汲 極領域2 0 4電位。 其通源極線SL連接於源極線偏壓電路312 。上述源極 線偏壓電路312即介由共通源極線SL對應於後述各動作模 式，將各源極線RSLi〜RSLn的電位予以控制。就是說以控 制各源極線RSLi〜RSLn的電位，控制各記憶胞201之源極 領域20 3電位。 由外部指定之數據輪於數據腳（data pin)308 。該數 據由數據腳308介由輸入緩衝器309轉送至列識碼器304 。 上述列識碼器304即對應於該數據，Κ後述方式控制各位元 線BL 1〜BLn之電位。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 由任意之一記憶胞201讀出之數據，由位元線BLi〜 BLn經由列識碼器304轉送至讓I出放大器（sense amplifier )310。上述讀出故大器為一電流放大器。而由列識碼器 304將選擇之位元線BU〜BLn。與上述讀出放大器310連接 。由謓出放大器310判謓之數據即由輸出緩衝器311經數據 腳（data pin)308輸於外部。 上述各電路（3 0 3〜3 1 2 )之動作係由控制磁芯電路予以 控制。 玆將快速EEPR0M 301的各動作模式（如；寫人、謓出 、抹除動作），參照第21圖說明如下： (a)寫入動作（參照第21圖（a)): 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5 3 9 6 8 3 A7 B7 五、發明説明（6 ) 被選記憶胞201之汲極領域204經設於讓出放大器310 内的定電流源310a接地，其電位約1.2V。被選記憶胞201 K外的各記憶胞201之汲極領域204電位即設為3V。 被選記憶胞201之控制閘電極207的電位為2V。但被選 記憶胞201 Μ外的各記憶胞201之控制閘電極207的電位設 定為0V。 全記憶胞201之源極領域203電位設定為12V。 記憶胞201中，選擇電晶體212的臨界值電壓（閾值電 壓）Vth約為0.5V。因此，於被選記憶胞201中，汲極領域 204内之電子向反轉狀態之通道領域205移動。因而，有一 由源極領域203向汲極領域204的電流流過。又因源極領域 203的電位為12V,經由源極領域203與浮置閘電極206間的 靜電容量偶合，上述浮置閘電極206的電位上升至近於12V 的數值。因此，於通道領域205與浮置閘電極206間產生高 電場，使通道領域20 5內之電子加速為熱電子（hot electron),依第21圖U)箭頭A所示，注入浮置閘電極206 。结果於被選記憶胞201之上述浮置閛電極206儲存電荷， 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 寫入位元數據予Μ記憶。 上述寫入動作得於被選擇之每一記憶胞201實施。 (b)讓出動作（參照第21圖（b)): 設使被選記憶胞201之汲極領域204電位為2V、而被選 記憶胞201K外各記憶胞201之汲極領域204電位為0V。 而被選記憶胞201之控制閘電極207的電位設為4V,使 被選記憶胞201 K外各記憶胞201之控制閘電極207的電位 本紙張尺度適用中國國家標準（cns ) A4規格（2i〇x297公釐） g 3 9 6 8 3 A7 B7 五、發明説明（7 ) 為ον。 全記憶胞201之源極領域203的電位為0V。 如後述，處於消除狀態下之記憶胞201之浮置閘電極 206並無儲存任何電荷。相對地，如上述寫入狀態的記憶 胞201之浮置閘電極206即儲存電荷。因此，抹除狀態下之 記憶胞201之浮置閘電極206下面的通道領域205為導通（on )狀態，而寫入狀態下之記憶胞201浮置閘電極206下面的 通道領域205即為斷開（off)狀態。因而，於控制閘電極 207施加4V時，由汲極領域204流向源極領域203的胞電流 ，係抹除狀態下之記憶胞201 —方較寫入狀態下之記憶胞 201 —方為大。 如能K讀出放大器3 1 0判讓各記憶胞2 0 1間胞電流，即 可讀出記憶於記憶胞201的數據值。例如；設抹除狀態下 之記憶胞201數據值為「1」，而將寫入狀態下之記憶胞201 數據值為「0」，實施讀出則可。也就是說，於各記憶胞201 記憶抹除狀態之數據值為「1」，寫入狀態之數據值為「〇 」，則可謓出該數據值。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) (c)抹除動作（參照第21圖U)): 設全記憶胞201之汲極領域204電位為0V。

被選記憶胞201之控制閘電極207的電位為15V。而被 選記憶胞201M外各記憶胞201之控制閘電極207電位為0V Ο 設全記憶胞201之源極領域203電位為0V。 如比較源極領域203及基板202與浮置閘電極206間之 本紙張尺度適用中國國家標準（cns ) A4規格（2iox297公釐） 7 3 9 6 8 3 A7 B7 五、發明説明（8 ) 靜電容量，及控制閘電極207與浮置閘電極206間之靜電容 量，可知道前者絕對大的多。也就是說，浮置閘電極.2 06 與源極領域203及基板202間有強勁的偶合。因而，即使控 制閘電極2 0 7為1 5 V ,汲極領域2 0 4為0 V ,對浮置鬧電極2 0 6 之0V電位並無多大變化，而使控制閘電極207與浮置閘電 極206間之電位差變大，於各電極207、206之間產生高電 場。 上述结果，使佛拉一諾汗隧道電流（Fotfler-Nordheim tunnel current簡稱為FN隧道電流）流出，如第21圖（c)之 箭頭B所示，浮置閘電極206內的電子被抽向控制閘電極 207， K實施抹除記憶於記憶胞201之數據。 此時，因浮置閘電極206形成有突起部206a,致使浮 置閘電極206內的電子得由該突起部206a飛出，移向控制 閘電極207的一方。故電子的移動變為容易，浮置閘電極 206内電子的抽出效率可因而提高。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 由於行方向配設各記憶胞201的控制閘電極207形成共 用字元線WLi〜WLn。上述抹除動作係對連接於被選擇之字 元線WLn上之全部記憶胞201實施。 亦可同時選擇複數字元線WLi〜WLn,對連接於各該字 元線上全部記憶胞201實施抹除動作。如上述，將記憶胞 陣列302分割為任意分塊，對各分塊數據實施抹除的動作 ,即稱為分塊抹除。 使用如上述構成之分離閘極型記憶胞201之快速 EEPR0M 301,因設有選擇電晶體212,各記憶胞201皆具有 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 8 3 9 6 8 3 A7 B7 五、發明説明（9 ) 選擇本身的機能。也就是說，於數據抹除，由浮置閘電極 206内抽出電荷時，雖過度抽出，但可由選擇閘極211使通 道領域205為斷開狀態。故於發生過度抹除時，由選擇電 晶體212控制記憶胞201之通•斷（on· off)狀態而使過度 抹除不成為問題。也就是說，可由設於記憶胞201内部的 選擇電晶體212選擇記憶胞本身的通•斷（on· off)狀態。 其次，就記憶胞陣列302之製造方法依序說明如下； IS葙1 (參昭筮22圖（a)): K矽區域氧化（LOCOS)法在基板202上形成電場絕緣膜 213。再於基板202上未形成電場絕緣膜213的部分（元件領 域），K熱氧化處理形成由矽氧化膜所成之閘極絕緣膜208 。再於閘極絕緣膜208上形成既摻多晶矽（doped polysilicon)膜21 5。由低壓化學氣相沈積（LPCVD)法在既 摻多晶矽膜215上全面形成氧化矽膜216 。再於氧化矽膜 216的全面塗蓋光阻（photoresister)後，Μ微影 (photolithography)技術形成為形成浮置閘電極206之独 刻用光罩（mask)217。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) Μ薜2 (參昭第22画（h)): 使用上述蝕刻用光罩217, Μ異向性（anisotropic)蝕 刻製程蝕刻氧化矽膜216後，剝除蝕刻用光罩217。再使用 矽區域氧化（L0C0S)法，將蝕刻後的氧化矽膜216做為抗氧 化用光罩，Μ氧化既摻多晶矽膜215形成絕緣膜2 0 9。此時 ，由於絕緣膜209之端緣部侵人氮化矽膜216端緣部，可形 成一鳥喙（bird's beak)部 209a。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 9 39 68 3 Β7 五、發明説明（1G) 郸薛3 (參昭第22圃（η)): 剝除氮化矽膜2 1 6後，將絕緣膜2 0 9做為蝕刻光罩，Κ 異向性蝕刻製程，蝕刻既摻多晶矽膜215形成浮置閘電極 2 0 6。此時，因於絕緣膜2 0 9端部形成有鳥嗲部2 0 9 a ,故浮 置閘電極206上端緣將沿鳥喙部209a形狀成為尖銳狀，Μ 形成突起部2 0 6 a。 剪稈4 (參昭第21園（d)): 以熱氧化、或低壓化學氣相沈積（LPCVD)或併用上述 方法，在上述製程形成的元件之全面上形成由氧化矽所成 之隧道絕緣膜210。如上述，即可使堆積的各絕緣膜208、 210及各絕緣膜209、210分別予M —體化。 製稈5 (參照第2 於上述製程形成的元件全面，形成做控制閛電極207 的既摻多晶矽膜2 1 8。 製稈(參昭第？ 於上述製程形成的元件全面塗蓋光阻後，由微影技術 形成做為形成控制閘電極2 0 7的蝕刻用光罩2 1 9。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本I) 靱菘7 (參昭第22圖（g)): Μ使、用蝕.刻用光罩219之異向性（anisotropic)触刻製 程蝕刻摻多晶矽膜2 1 8形成控制閘電極2 0 7後，剝除蝕刻用 光罩219。 郸耢8 (參限笛22圖（h)): 於上述製程形成的元件全表面上塗蓋光阻後，由微影 技術形成，做為形成源極領域203之離子植入用光罩220。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 10 3 9 6 8 3 A7 B7 五、發明説明（11) 再Μ —般離子植入法，於基板202表面植入磷離子（P + ) Μ 形成源極領域203後，剝除離子植入用光罩220。上述離子 植入用光罩220至少覆蓋基板上可成為汲極領域204的部分 ，同時，Κ不超出浮置閘電極2 0 6上為原則。該结果係Μ 浮置閘電極的端緣部限制源極領域203的位置。 製珲9 (參昭第22画（i)): 於上述製程形成的元件全表面上塗蓋光阻後，由一般 微影技術形成汲極領域204之離子植入用光罩221。再K 一 般離子植入法，於基板202表面植入砷離子（As + )K形成汲 極領域204。此時之上述離子植入用光罩221係Μ至少可覆 蓋源極領域203,同時，Κ不超出控制閛電極20 7上為原則 。該结果係Κ控制閘電極207之選擇閘極211的端緣部規定 汲極領域204的位置。 剝除離子植入用光罩221,即完成製造記憶胞陣列302 的製程。 [發明所欲解決的問題] 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 使用分離閘極型記憶胞201之快速EEPR0M 301有如下 問題。 (1)起因於形成控制閛電極207之蝕刻用光罩219位置偏移 ,而於各記憶胞201發生寫入特性偏差的問題。 如第25圖（a)所示，於上述製程6中，若形成控制閘電 極207之蝕刻用光罩219的位置，對各記憶胞201a、201b有 偏移時，於上述製程7形成之控制閘電極207的形狀必因各 記憶胞201a、201b而有所不同。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) Π 3 9 6 8 3 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 12 ) 1 1 又 於 上 述製程 9 的 離子植 入 法 9 形 成 汲 極 領 域 204 時 1 f 因 汲 極 領 域204 的 位 置係由 控 制 閘 電 極 207 之 選 擇 閘 極 | 2 1 1側的端緣部規定。 讀 1 先 如 第 25圖U)所示， 由於蝕刻用光罩219位 置 的 偏 rfltl 移 9 聞 讀 背 將 如 第 25 圖 (b)所示， 各記憶胞201 a、 2 01b的通道領域205 之 注- 1 之 長 度 (通道長度）L 1 CM 與 L2不相 等 0 但 蝕 刻 用 光 罩 2 1 9 位 置 意 事 I 項 | 的 偏 rn«l 移 不 使 寬度變 化 ， 因此， 各 該 控 制 閘 電 極 207 的 形 狀 再 寫 不 同 而 寬 度 不變。 例 如 ;蝕刻用光罩219的 位 置 偏 flTtl 移 於 記 憶 本 頁 1 胞 20 lb側 時 ,上述 記 憶 胞 20 1 b 之通道長度L 2 即 較 記 憶 胞 I 201a 的 通 道 長度L 1 為 短 0 J 因 通 道 長度L i L 2 不同， 通道領域205 之 電 阻 值 不 同 1 1 訂 ) 於 寫 入 動 作時流 過 的 胞電流 值 發 生 差 值 0 也 就 是 說 9 通 1 I 道 長 度 較 長 的通道 領 域 20 5之 電 阻 值 大 9 其 於 寫 入 動 作 時 1 1 流 過 的 胞 電 流值即 小 0 若於寫 入 動 作 發 生 流 過 的 胞 電 流 值 1 1 不 同 而 有 差 值時， 即 於 熱電子 的 發 生 率 上 產 生 差 值 〇 該 結 丄 果 使 各 記 憶 胞 201a 20 lb在其 寫 入 特 性 上 有 了 差 異 0 1 | (2 ) 為 回 避 (1)的問題， 而產生阻碍記憶胞201 微 细 化 的 問 1 I 題 〇 I 1 | 於 設 計 分雛閘 極 型 記憶胞 20 1 時 > 不 僅 需 考 慮 各 閛 電 1 1 極 206 、207加工線 寬 度 尺寸的 精 度 0 為 考 盧 各 閛 電 極 206 1 i 、 207的重量尺寸精度， 需於各閘電極206 207 與 各 領 域 1 1 203 -2 0 4 的 位置關 係 上 保持寬 裕 0 但 於 近 年 來 的 半 導 體 微 1 1 细 加 工 技 術 上，加 工 0 5 w m的 線 寬 時 1 其 加 工 寬 度 尺 寸 精 1 1 度 為 0 .0 5 w m ,而！ 冷重叠尺寸精度即僅為（ .1 0 . 2 u n 1 0 也 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐/ 12 39683 A7 B7 五、發明説明（13) 就是說；於分離閘極型記憶胞201,各閘電極206、207的 重叠尺寸低精度為妨碍記憶胞微细化瓶頸。 (3)分開閘極型記憶胞201較堆積閘極型記憶胞難K微细 化的問題。. 於堆積閘極型記憶胞中，其浮置閘電極與控制閘電極 之寬度一致，故該兩閘電極得有互不偏移的重蠱構造。但 分離閘極型記憶胞201即因控制閛電極207的一部分配置於 通道領域205上，Μ構成選擇閘極211。故較堆積閘極型記 憶胞來說，分雛閘極型記憶胞201其於基板202上的元件專 有面積，多出選擇閘極211的部分，也就是說；分離閘極 型記憶胞在過度抹除的問題上雖無問題，唯因上述（2)、 (3) 問題，其於高積體化上有相當的困難度。 (4) 使用分離閘極型記憶胞201的記憶胞陣列302之構造複 雜，其於製造上具較貴工夫的問題。 本發明係為解決上述問題而設，Μ下記各項為目的。 (1)提供一種於寫入特性上之偏差少，可微细化而過度抹 除問題少，構造簡單的電晶體。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) (2 )提供一種使用上述（1)的電晶體之電晶體陣列。 (3) 提供一種使用Μ上述（1)的電晶體為記憶胞的不揮發 性半導體記憶器。 (4) 提供一種使用Μ上述（2)的電晶體陣列為記憶胞陣列 的不揮發性半導體記憶器。 [解決問題的手段] 申請專利範圍第1項的電晶體係使：共用一控制閘電 本紙張尺度適用中國國家標準（cns ) Α4規格（2ΐοχ297公釐） 1 3 3 9 6 8 3 A7 B7 五、發明説明（14) 極之兩源極•汲極領域間之通道領域上，具備併置之兩浮 置閘電極，且設定該浮置閘電極與控制閘電極間的偶合容 量，大K該浮置閘電極與半導體基板間之偶合容量者。 申請專利範圍第2項的電晶體係具備：藉由閘極絕緣 膜於半導體基板上形成之第1及第2的源•汲極領域；挟 於第1與第2的源•汲極領域的通道領域；併置於通道領 域上之第1與第2的浮置閛電極上，介由燧道絕緣膜形成 且由第1與第2的浮置閘電極共有之控制閛電極者。該第 1浮置閘電極係配置於第1源•汲極領域近傍，而該第2 浮置閘電極即配置於第2源·汲極領域近傍，設定該浮置 閘電極與控制閘電極間的偁合容量，大Μ該浮置閛電極與 半導體基板間之偶合容量者。 經濟部中央標準局員工消費合作社印製 申請專利範圍第3項的電晶體係具備：藉由閘極絕緣 膜於半導體基板上形成之對稱構造之第1及第2的源•汲 領域；挟於第1與第2的源•汲極領域的通道領域；併置 於通道領域上之第1與第2的浮置閛電極上，介由隧道絕 緣膜形成且由第1與第2的浮置閘電極共有之控制閛電極 者。該第1浮置閘電極係配置於第1源•汲極領域近傍， 而該第2浮置閘電極即配置於第2源•汲極領域近傍，並 設定該浮置閛電極與控制閘電極的偶合容量，大Κ該浮置 閘電極與半導體基板間之偶合容量者。 申請專利範圍第4項的電晶體係；將控制閘電極的一 部分配置於通道領域上，Κ構成選擇閘極者。 申請專利範圍第5項的電晶體陣列係：將申請專利範 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3 9 6 8 3 (請先閱讀背面之注意事項再填寫本頁) 14 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 15 ) 1 I 圍 第 1 至 第 4 項 中 任 何 一 項 記 載 之 複 數 電 晶 體 t Μ 矩 陣 狀 1 之 配 置 而 構 成 者 0 由 該 行 方 向 排 列 的 各 電 晶 體 的 控 制 閘 電 1 極 形 成 共 用 字 元 線 $ 且 以 列 方 向 排 列 各 電 晶 體 的 源 • 汲 極 1 I 領 域 形 成 共 用 位 元 線 者 〇 請 閱 1 J 請 專 利 範 圍 第 6 項 的 電 晶 體 陣 列 係 • 將 串 請 專 利 範 讀 背 1 | 圍 第 1 項 至 第 4 項 中 任 何 — 項 記 載 之 複 數 電 晶 體 > K 矩 陣 之 注 音 1 狀 之 配 置 而 構 成 • 且 將 行 方 向 排 列 的 各 電 晶 體 的 源 參 汲 極 事 項 再 寫（ 本 頁 '—^ 1 1 領 域 予 K 分 隔 » 由 列 方 向 排 列 的 各 電 晶 體 /isi 的 源 • 汲 極 領 域 形 成 行 方 向 排 列 每 —«* 電 晶 體 獨 的 位 元 線 者 〇 1 1 申 請 專 利 範 圍 第 7 項 的 電 晶 體 陣 列 係 ： 將 申 請 專 利 範 1 1 圍 第 1 至 第 4 項 中 任 何 一 項 記 載 之 電 晶 體 • 配 置 為 複 數 矩 1 陣 狀 構 成 之 電 晶 體 陣 列 1 其 行 方 向 排 列 的 各 電 晶 體 的 控 訂 I 制 閘 電 極 形 成 共 用 字 元 線 » 且 於 該 電 晶 體 陣 列 的 行 方 向 分 1 1 隔 為 複 數 胞 塊 9 由 各 胞 塊 列 方 向 排 列 的 各 電 晶 體 的 源 • 汲 1 1 I 極 領 域 形 成 共 用 位 元 線 使 分 別 的 胞 塊 行 方 向 排 列 各 電 晶 1 1 體 的 源 • 汲 極 領 域 分 隔 9 且 於 分 隔 之 鄰 近 胞 塊 列 方 向 排 列 的 各 電 晶 體 的 源 • 汲 極 領 域 • 形 成 個 別 之 位 元 線 者 0 1 1 請 專 利 範 圍 第 8 項 的 電 晶 體 陣 列 係 • 將 φ 請 專 利 範 1 I 圍 第 1 至 第 4 項 中 任 何 一 項 記 載 之 電 晶 體 » 配 置 為 複 數 矩 1 I 陣 狀 構 成 之 電 晶 體 陣 列 * 其 行 方 向 排 列 的 各 電 晶 體 的 控 1 1 | 制 閘 電 極 形 成 共 用 字 元 線 » 且 於 該 電 晶 體 陣 列 的 行 方 向 分 1 1 I 隔 為 複 數 胞 塊 9 由 各 胞 塊 列 方 向 排 列 的 各 電 晶 體 的 源 • 汲 1 極 領 域 形 成 共 用 通 之 域 短 位 元 線 (1 0 C a 1 S h 〇 r t b 1 t 1 1 1 n e), 再對應i 丨$各區域短4 立元線設總括位元線 :g 1 0 fc a : 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 15 3 968 3 A7 B7 五、發明説明（16) bit-line),復再介由開關元件連接各區域短位元線與各總 括位元線者。 申請專利範圍第9項的電晶體陣列係：將連接於共用 字元線之各電晶體的各浮置閘電極，予Μ串連配置，使該 電路得W共用之位元線並連成AHD-NOR(及或非）型構造者 0 申請專利範圍第10項的電晶體係：由第2的源•汲極 領域向第1的源·汲極領域展示缺乏層（deplection layer)狀態，使胞電流由第2的源•汲極領域流向第1的 源•汲極領域，介由控制閘電極與第1的浮置閛電極間靜 電容量偶合，於通道領域與第1的浮置閛電極間產成高電 場，Μ加速通道領域内電子成為熱電子注入第1浮置閛電 極，使之於第1浮置閘電極儲存電荷，且對應於該電荷寫 入數據，予Μ記憶者。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 申請專利範圍第11項的電晶體係：將第1的源•汲極 領域介由定電流源接地，且於第2之源•汲極領域施加定 電位之第1電壓，於控制閘電極施加較第1電壓為高電位 的第2電壓，由第2的源·汲極領域向第1的源·汲極領 域展示缺乏層狀態，使第1的源•汲極領域內之電子向通 道領域移動，由第2的源·汲極領域向第1的源·汲極領 域流出胞電流，再介由控制閛電極與第1浮置閘電極間之 靜電容偶合，提升第1浮置閘電極之電位，使通道領域與 第1浮置閘電極間產生高電場，加速通道領域內之電子成 為熱電子注入第1浮置閘電極，使之於第1浮置閘電極儲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） Γβ 3 9 6 8 3 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 17 ) 存 電 荷 9 且 對 am Μ 該 電 荷 寫 入 數 據 I 予 記 憶 者 0 申 請 專 利 範 圍 第 12項 的 電 晶 體 係 : 由 第 2 的 源 • 汲 極 領 域 向 第 1 的 源 • 汲 極 領 域 展 示 缺 乏 層 狀 態 * 依 由 第 2 的 源 • 汲 極 領 域 流 向 第 1 的 源 • 汲 極 領 域 的 胞 電 流 值 t 讀 出 記 憶 於 第 1 的 浮 置 閘 電 極 之 數 據 者 0 申 請 專 利 範 圍 第 13項 的 電 晶 體 係 • 由 第 2 的 源 • 汲 極 領 域 向 第 1 的 源 _ 汲 極 領 域 展 示 缺 乏 層 狀 態 下 $ 使 消 除 狀 態 的 第 1 浮 置 閘 電 極 下 方 通 道 領 域 為 導 通 (〇 η) 狀 態 9 而 於 寫 入 狀 態 的 第 1 浮 置 閘 電 極 下 方 通 道 領 域 為 斷 開 (off) 狀 態 附 近 t 其 由 第 2 的 源 • 汲 極 領 域 向 第 1 的 源 • 汲 極 領 域 流 出 之 胞 電 流 : 於 第 1 浮 置 閘 電 極 在 消 除 狀 態 時 大 於 寫 入 狀 態 i 且 由 該 胞 電 流 值 可 讀 出 記 憶 於 第 1 浮 置 閘 電 極 的 數 據 值 者 0 申 請 專 利 範 圍 第 14項 的 電 晶 not 體 係 1 於 第 2 的 源 • 汲 極 領 域 施 加 一 定 電 位 的 第 3 電 壓 $ 且 於 第 1 的 源 • 汲 極 領 域 施 加 低 於 第 3 電 壓 之 第 4 電 壓 > 而 於 控 制 閘 電 極 施 加 第 5 電 壓 ί 在 第 2 的 源 • 汲 極 領 域 向 第 1 的 源 • 汲 極 領 域 展 示 缺 乏 層 狀 態 下 * 使 消 除 狀 態 的 第 1 浮 置 閛 電 極 下 方 通 道 領 域 為 導 通 (〇 η ) 狀 態 負 而 於 寫 入 狀 態 的 第 1 浮 置 閛 電 極 下 方 通 道 領 域 為 斷 開 (of f)狀態附近， 其由第2的 源 • 汲 極 領 域 向 第 1 的 源 • 汲 極 領 域 流 出 之 胞 電 流 於 第 1 浮 置 閛 電 極 在 抹 除 狀 態 時 大 於 寫 入 狀 態 > 且 由 該 胞 電 流 值 可 讀 出 記 憶 於 第 1 浮 置 閛 電 極 的 數 據 值 者 0 申 請 專 利 範 圍 第 15項 的 電 晶 體 係 將 第 1 及 第 2 浮 置 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 17 3968 3 請 先 閱 讀 背 之 注 意 事 項 再 t 訂 Μ B7 發 、五 閘 閘 置 浮 2 第 及 1A 第 憶 記 除 抹M 板 基 向 抽 子 1»電 {之I £ 談極 明電 極 汲 源 的 2 第 於 係 體 晶 電 的 項 6 1 第 圍 〇 範 者利 據專 數請 的申 極 電 於第 低的 加 合 施偶 極強 電 成 閘極 制電 控閘 於制 而控 , 與 壓 ， 電於 6 由 第 ’ 的壓 位 電 電 7 定第 一 之 加壓 施電 域 6 領第 從汲 1 位 · 第 電源於 的 的 ， 極 2 大 電第變 閛及差 置 1 位 浮第電 2 ，的 第此間 及因極 1 , 電 第化閘 使變置 ,大浮 極太 2 電有第 閛於及 置致 1 浮不第 2 壓與 第電域 及 7 領 1 第 極 電 高 生 產t 極im Θ 電 h Ϊ d 閑 Γ WN0 浮"- Θ 2 1 第 CL F 及 { 1 流 第電 與道 域隧 領汗 極諾 汲 '1 . 拉 源佛 的出 2 流 第 ， 及場

η Π U (請先鬩讀背面之注意事項再填寫本頁) 第第 及及 1X 1X 第第 將於 t)憶 1記 除 抹 Θ M 板 基 向 抽 子 電 的 内 極 電 閛 置 浮 2 者 據 數 的 極 電 閘 置 浮 2 使記 ; 項 係 一 器何 憶任 記項 6 體 1 導第 半至 性10 發第 i 揮 ， 不項 4 項第 17至 第 1 圍第 範圍 利範 專利 請專 申請 申 用 使 係 器 憶 記 擐 導 半 性 發 揮 〇 不 者的 列項 I 8 S 1 胞第 憶 圍 記範 為利 體專 晶 請 電申 的 鞔 經濟部中央標準局員工消費合作社印製 列 I. 陣 αϋκ 晶 電 的 钱 記 項1 何 任 項 9 第 至 5 第 圍 範。 利者 專胞 請憶 申記 用為 態 } 形態 施形 實施 的實 明 1 發第 下 如 明 說 圖 依 態 形 施 實 第 之 化 證 具 % 明 發 本 將 茲 第1圖（a)為使用本實施形態之記憶胞1的快速 EEPR0M101之記憶胞陣列102的一部分剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1 8 3 9 6 8 3 A7 __B7 五、發明説明（19) 記憶胞（電晶體）1係由兩源極•汲極領域3 、通道領 域4、兩浮置閘電極5、6及控制閘電極7構成。 於P型單晶矽基板2上形成N型源•汲極領域3 。由 兩對稱構造之源•汲極領域3夾住之通道領域4上，介由 閘極絕緣膜8形成並排之同一尺寸形狀的兩浮置閘電極5 、6。而各浮置閘電極5、6上即介由隧道絕緣膜形成有控 制閘電極7。 上述控制閘電極7之一部分即介由各絕緣膜8、10配 置於通道領域4上，以構成選擇閘極11。由夾住該選擇閘 極11之各源•汲極領域3與上述選擇閘極11,構成一選擇 電晶體1 2。也就是說；記憶胞1係由浮置閘電極5、6 ,及 控制閘電極7與各源•汲極領域3構成之兩電晶體，及形 成於上逑各電晶體間之選擇電晶體1 2 , K串連構成者。 記憶胞陣列（電晶體陣列）102即由形成於基板2上的複 數記憶胞1構成。為使基板2上之占有面積抑止於最小的 目的，相鄰各記憶胞1係以共用一源•汲極領域3的配置 方式排列。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第1圖（b)為記憶胞陣列102—部分的平面圖。第1圖 U)即為第1圖（b)之Y-Y線部分的剖面圖。 於基板2上形成電場絕緣膜13, Μ該電場絕緣膜13實 行各記憶胞1間之元件分隔。 第1圖（b)中，縱向配置之各記憶胞1的源•汲極領域 3為共用，且由該源•汲極領域3形成位元線。又，因第 1圖（b)中，横向配置各記憶胞1的控制閘電極7為共用， 本紙張尺度適用中國國家標準（cns ) A4規格（2iox297公釐） Π 3 9 6 8 3~ 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明（2G) 由該控制閘電極7形成字元線。 第.1圖（a)、第1圖（b)中，設定上述浮置閘電極5(6) 與控制閘電極7間之偁合容量（靜電容量）C1較上述浮置閘 電極5 ( 6 )與基板2 (源•汲極領域3 a ( 3 b )與通道領域4 )間 之偶合容量（靜電容量）C2為相當大。 為實現上述關係，可採用下記方法。 (甲）若兩絕緣膜8、10之材質相同時，可將浮置閘電 極5 (6)與控制閘電極7間之絕緣膜10的厚度做成浮置閛電 極5 (6)與基板2間之絕緣膜8的厚度小。 (乙）若兩絕緣膜8、10之厚度相同，可於絕緣膜10使 用介電率高之材料（如：Si3H4)而於他方絕緣膜8即使用介 電率低之材料（如：Si〇3)。 (丙）若兩絕緣膜8、10之材質及厚度相同，可使浮置 閘電極5 (6)與控制閘電極7之重叠面積做成大於浮置閘電 極5 (6)與基板2的重叠面積。 於第2圖表示使用記憶胞1的快速EEPR0M101之全體 構成。 記憶胞陣列102係K複數的記憶胞1配置成矩陣狀構造 。由配設於行方向之各記憶胞1的控制閛電極7，形成共用 字元線WLi〜WLn。而由配設於列方向之各記憶胞1的源· 汲極領域3形成共用位元線ΒΙ^〜ΒΙ^η。 也就是說；記憶胞陣列102係Μ共用字元線WLi〜WLn 連接之各記憶胞1的浮置閛電極5、6做成串連的配置。該 電路係Μ共用位元線BLi〜BU並連成AHD-N0R型構造。各 I t--- --» - - *- I 1^1、j 1^1 I c (#先閔讀背面之注意事碩再填寫本頁)

、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 20 3 9 68 3 Λ7 __B7 五、發明説明（21) 字元線WLi〜WLn接於行識碼器（row decorder)103,而各位 元線BLi〜BLn即連接於列識碼器（column decor*der)104。 由外部指定之行位址與列位址輪於位址腳105 。而該 行位址與列位址即由位址腳105轉送至位址鎖存電路107。 由位址鎖存電路107鎖存之各位址中，行位址介由位址媛 衝器106轉送至行識碼器103,列位址即介由位址緩衝器106 轉送至列識碼器104。 唯上述位址鎖存電路1 0 7可視狀況予K省略。 行識碼器103對應於位址鎖存器107鎖存之行位址，選 擇一字元線W L 1〜W L η (例如；W 1 〇),將各字元線W L 1〜W L η 的電位對應於後述各動作模式予Κ控制。就是Μ控制各記 憶胞1控制閘電極7的電位。 列識碼器104即對應於位址鎖存電路107鎖存之列位址 ，為選擇一位元線BLi〜BLn(例如BLm),將各位元線BLi〜 BLn的電位或開放狀態，K對應於後述各動作模式予以控 制。就是說可由控制各位元線BLi〜BLn的電位或開放狀態 ，可控制各記憶胞1源•汲極領域3或開放狀態。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 由外部指定之數據輪於數據腳108 。該數據係由數據 腳108介由輸入緩衝器109轉送至列識碼器104 。上述列識 碼器104即對應於該數據，K後述方式控制各位元線BU〜 BLn之電位或開放狀態。 由任意之一記憶胞1讀出之數據，由位元線BU〜 BLn經由列識碼器104轉送至讀出放大器（sense amplifier )110。上述讀出放大器110為一電流放大器。而由列識碼 本紙張尺度適用中國國家標準（cns ) A4規格（2iox297公釐） 2 1 3 9 6 8 3 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（22) 器104將選擇之位元線BLi〜BLn與上述讓出放大器110連接 。由讀出放大器110判讀之數據即由輸出媛衝器111經由數 據腳1 0 8輪於外部。 上述各電路（103〜111)之動作係由控制磁芯電路112 控制。 茲將快速EEPR0M 101的各動作模式（如；寫人、讀出 、抹除動作），參照第3圖至第8圖說明如下：唯第3、5及 7圖係僅圖示第1圖（a)的要部。第4、6及8圖即圖示第2圖 之要部。 U)寫入動作（參照第3及4圖）： 選擇連接於字元線WLm與各位元線BL·»、BU+i交點之 記憶胞1 (K 「lm(m)」表示），於該記憶胞lm(m)的各浮置 閘電極5、6中之浮置閘電極5寫入數據時之動作，說明如 下； 對應於記憶胞lm(m)各源•汲極領域内近於浮置閛電 極5側的源•汲極領域3 (M 「3a」表示）之位元線BLm介 由設於謓出放大器110內的定電流源ll〇a接地，其電位約 1 . 2V ° 使記憶胞ImU)各源•汲極領域3内近於浮置閘電極 6側的源•汲極領域3 (K 「3b」表示）之位元線BLm+i的電 位為10V。 使對應於被選記憶胞lm(m)K外各記憶胞1的源•汲極 領域3各位元線（BLi…BLm-i, BLm + 2…BLn)之電位為開放 狀態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 22 3 9 6 8 3 (讀先閱讀背面之注意Ϋ項再填寫本頁)

' —^n mfl I ml mu ^^^^1 \ l~T A7 B7 五、發明説明（23)

對應於記憶胞lm(ra)之控制閘電極7的字元線WLm的電 位為15V。又對應於被選記憶胞lm(m)K外各記憶胞1之控 制閘電極7字元線（WLi*"liLm-i, WLm + 2…WLn)之電位為0V 0 由上述電位關係，可使缺乏層9由源•汲極領域3b向 源•汲極領域3a方向延伸。而上述缺乏層9將到達浮置閘 電極6之端部。 於記憶胞lmU)選擇電晶體12的臨界值電壓（閾值電壓 )Vth約為0.5V。因此，於記憶胞lm(m),源•汲極領域3a 內之電子向反轉狀態之通道領域4内移動。因而，有一由 源•汲極領域3b向源•汲極領域3a的胞電流lw流過。又因 控制閘電極之電位為15V,介由控制閛電極7與浮置閘電極 5、6間之靜電容最偶合，浮置閘電極5、6之電位上升到 10〜15V左右。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 此時，因由源•汲極領域3b有缺乏層9延伸，於通道 領域4與浮置閘電極6間不產生高電場。但於通道領域4 與浮置閘電極5間產生高電場，通道領域4内的電子被加 速成為熱電子，如第3圖之箭頭所示，注入浮置閘電極5 。該结果，於記憶胞lm(m)的浮置閘電極5儲存電荷，寫 入1位元的數據予K記憶。 若於記憶胞lin(m)的浮置閘電極6寫入時，對應於源· 汲極領域3b之位元線BLm+i介由設於謓出放大器110內之定 電流源110a接地，對應於源•汲極領域3a之位元線BLm的 電位為10V。其他電位條件或開放狀態即與於記憶胞ljn(in) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 23 39 6 8 3 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 3 9 6 8 3 Μ _ Β7 五、發明説明（24 ) 的浮置閘電極5寫入數據時相同。 如上述，寫作動作係於被選記憶胞1的該各浮置閘電 極5、6實施。 (b)謓出動作（參照第5及6圖） 就選擇記憶胞lm(m),由該記憶胞lmU)的各浮置閘電 極5、6内之浮置閘電極5讀出數據時的狀況說明如下； 使對應於記憶胞lin(m)之源•汲極領域3a之位元線BLm 的電位為0V。 而對應於記憶胞lni(m)之源•汲極領域3b之位元線 BLm+i的電位為5V。 又使對應於被選記憶胞lra(m)M外各記憶胞1的各位元 線（BLi，"BL<n-i, BL» + 2‘”BLn)之電位為開放狀態。 對應於記憶胞lm(ni)控制閘電極7的字元線的電位 為5V。又對應於被選記憶胞lin(m)M外各記憶胞1之挖制閘 電極7字元線（WLl…WLm-l, WLm + 2—WLn)之電位為0V。 由上述電位關係，可使缺乏層9由源•汲極領域3b向 源•汲極領域3a方向延伸。而上述缺乏層9將到達浮置閘 電極6之端部。 因於記憶胞liB(m),缺乏層9由源•汲極領域3b延伸， 由源•汲極領域3b向源•汲極領域3a流出的胞電流Ir,不 為儲存於浮置閘電極6電荷之有無而影響。 因如後述，處於消除狀態的浮置閘電極5並不儲存電 荷。但如上述，寫入狀態下之浮置閛電極5即儲存電荷。 因此，在消除狀態的浮置閘電極5下方的通道領域4為導 24 —i— QI— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明（25) 通（on)狀態，而寫入狀態下之浮置閘電極5下方的通道領 域4即處於近斷開（off)狀態。 為此，於控制閘電極7施加5V電壓時，由源•汲極領 域3b向源•汲極領域3a流出的胞電流Ir.係浮置閘電極5 於消除狀態時較在寫入狀態時為大。 將該胞電流值IrK讀出放大器110檢出，即可將記憶 於記憶胞lm(m)浮置閘電極5之數據讀出。例如；將抹除狀 態的浮置閘電極5之數據值為「1」，寫入狀態浮置閘電極 5之數據值為「0」，予K讓出。 又，於此時，可將謓出放大器110連接於源·汲極領 域3b側，K檢測出胞電流Ir。 若係由記憶胞lm(m)的浮置閘電極6讀出數據時，可將 對應於源•汲極領域3b之位元線BLm+i的電位為0V 。使對 應於源•汲極領域3a之位元線BL3的電位為5v 。其他電位 條件或開放狀態即與由記憶胞lm(m)的浮置閘電極5謓出數 據時相同。 也就是說，於被選記憶胞lm(in),使該各浮置閘電極5 、6的任何一方，記憶抹除狀態的數據值「1」及寫入狀態 之數據值「0」二值，即可讀出數據。 (c)抹除動作（參照第7或8圖） 茲就消除記憶於連接在字元線WLm上的全記憶胞1各浮 置閛電極5、6的數據時，說明如下； 使全位元線BLi〜BLn的電位為15V。 字元線WLm的電位為0V。字元線外之各字元線（ I -°· j- !·-- -- il>^^ ........ n . Q (請先閱讀背面之注意事項再填寫本頁) 、?τ 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 25 3 9 68 3 _ B7 五、發明説明（26) WLm..· WLm-l, WLm + 2.“ WLa)之電位為 15 卜 由上述電位關係，可由源•汲極領域3b向源·汲極領 域3a方向分別延伸缺乏層9。 若將上述基板2 (各源•汲極領域3a, 3b及通道領域4 )與各浮置閛電極5、6間之靜電容量C2及控制閘電極7與 各浮置閘電極5、6間之靜電容量C 1 ,予Μ比較，則後者必 定為大。乃因各浮置閘電極5、6係與控制閘電極7具有強 力的偶合的關係。因此，若使控制閘電極7為0V,各源· 汲極領域3a, 3b為15V,亦不致於對各浮置閘電極5、6之 電位0V有太大變化，故各源•汲極領域3a, 3b與各浮置閘 電極5、6間之電位差變大，於各源•汲極領域3a, 3b與各 浮置閛電極5、6間產生高電場。 該结果使FN燧道電流流出、如第7圖之箭頭D所示， 各浮置閛電極5、6中的電子被抽向源•汲極領域3a, 3b (缺乏層9)側，記憶於各記憶胞1之數據得Μ抹除。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 亦可同時選擇複數字元線WLi〜WLn, Κ對連结於該各 字元線上之記憶胞1進行抹除動作。如上述，記憶胞陣列 102可分割為複數組任意字元線WLi〜WLn塊（block),以每 塊為一單位進行抹除動作，該方式稱為「塊抹除」。 其次，就記憶胞陣列102之製造方法，以第9圖〜第12 圖順序說明如下； 戰稃1:(參眧第9画A) 以L0C0S法，於基板2上形成電場絕緣膜13。再於基板 2上未形成電場絕緣膜13之部分（元件領域）使用熱氧化法 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 26 39 6 8 3 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（ 27 ) 1 J 形 成 由 氧 化 矽 薄 膜 所 成 之 閘 極 絕 緣 膜 所 成 之 閘 極 絕 緣 膜 8 1 1 0 繼 讀 於 閘 極 絕 絕 膜 8 上 9 做 為 浮 置 閛 電 極 5、 6的 既 摻 多 1 晶 矽 薄 膜 2 1 0 1 請 1 再 於 既 摻 多 晶 矽 薄膜21全 面 塗 蓋 光 阻 後 1 Μ 一 般 微 影 it 聞 讀 1 技 術 形 成 與 源 • 汲 極 領 域 3 成 平 行 的 浮 置 閘 電 極 5、 6兩 側 背 面 之 1 壁 時 之 蝕 刻 用 光 罩 23 0 注 意 事 項 1 I IL 稈 2 ： (參 照 第 1 0讕 Β) I 使 用 蝕 刻 用 光 罩 23為 光 罩 之 異 向 性 蝕 刻 法 9 蝕 刻 既 再 填 寫 本 I 摻 多 晶 矽 薄 膜 2 1 » 形 成 做 為 浮 置 閘 電 極 5 6 的薄膜24 0 頁 1 J 該 薄 膜2 4係具與源 • 汲 極 領 域 3 平 行 配 置 的 浮 置 閘 電 極 5 1 I 之 連 鑛 形 狀 ， 同 時 9 亦 具 與 源 • 汲 極 領 域 3 平 行 配 置 的 浮 1 I 置 閛 電 極 6 之 連 續 形 狀 者 0 也 就 是 說 % 由薄膜2 4的 兩 側 壁 1 訂 I 做 為 浮 置 閘 電 極 5 、6 兩側壁c 1 1 | 稈 3 ： 照 第 1 0鼸 C) 1 I 於 上 述 製 程 形 成 之 構 件 (d e v i c e )上 的 全 面 塗 蓋 光 阻 後 1 1 1 产 1 i 一 般 微 影 技 術 形 成 做 為 形 成 源 • 汲 極 領 域 3 之 離 子 植 入 用 光 罩 25 0 再 一 般 離 子 植 入 法 ， 於 基 板 2 表 面 值 人 Ν 1 | 型 摻 質 離 子 (如： 磷離子， 砷離子）， Μ 形 成 源 • 汲 極 領 域 1 I 3 後 » 剝 除 離 子 植 入 用 光 罩 25 0 1 I 該 離 子 植 入 用 光罩25係形 成 為 至 少 能 於 基 板 2 上 覆 蓋 1 1 1 不 形 成 源 • 汲 極 領 域 3 部 分 > 同 時 » Μ 不 超 出 薄 膜24的形 1 1 成 為 宜 0 上 述 结 果 9 使 源 • 汲 極 領 域 3 的 位 置 由 薄膜24之 1 i 側 壁 予 Μ 規 定 0 1 1 稈 4 (參 照 第 1 1圖 1)) 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 27 3 9 6 8 3 Μ Β7 五、發明説明（28) 經濟部中央標準局員工消費合作社印製 Μ 熱 氣 化 法 或 L0C0S 法 » 或 併 用 上 述 方 法 1 於 上 述 製 程 形 成 之 部 件 的 全 面 形 成 由 氧 化 矽 薄 膜 所 成 之 燧 道 絕 緣 膜 10 0 即 可 使 堆 積 之 各 絕 緣 膜 8 , 1 〇- -體化。 製 稈 5 ： ( 參 照 第 11 _ FJ 於 上 述 製 程 形 成 之 部 件 全 面 t 形 成 做 為 控 制 閘 電 極 7 之 既 摻 多 晶 矽 薄 膜26 0 上 述 各 既 摻 多 晶 矽 薄 膜 2 1 » 26的 形 成 方 法 有 如 下 數 種 * 方 法 1 ： 使用LPCVD法 形 成 多 晶 矽 薄 膜 時 9 於 原 料 氣 體 中 混 合 含 摻 質 之 氣 體 0 方 法 2 ： M LPCVD法 形 成 無 摻 雜 多 晶 矽 薄 膜 後 9 於 多 晶 矽 薄 膜 上 形 成 摻 質 擴 散 源 層 (如： P0C 1 3 )， 由 該 摻 質 擴 散 源 層 對 外 晶 矽 薄 膜 擴 散 摻 質 0 方 法 3 ： K LPCVD法 形 成 無 摻 雜 多 晶 矽 薄 膜 後 9 植 入 摻 質 離 子 0 製 稈 6 ： .參 照 第 1 2 _ F) 於 上 述 製 程 形 成 之 部 件 全 面 塗 蓋 光 阻 後 9 Μ 一 般 微 影 技 術 形 成 做 為 形 成 各 浮 置 閘 電 極 5 、6 i及控制閘電極7 f的 蝕 刻 用 光 罩 27 0 稃 7 ： 1 (參 第 1 2 G) Μ 使 用 蝕 刻 用 光 罩 27為 光 罩 之 異 向 性 蝕 刻 法 » —- 逢 控 制 蝕 刻 氣 ttm 體 » 同 時 蝕 刻 既 摻 多 晶 矽 薄 膜 26 , 隧 道 m 緣 膜 10 及 薄 膜 24 ° 可 由 既 摻 多 晶 矽 薄 膜 26形 成 控 制 閘 電 極 7 , ，而 由 薄 膜 24形 成 各 浮 置 閘 電 極 5 、6 i 〇 (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 8 3 9 6 8 3 A7 _ B7 五、發明説明（29) 然後，剝除蝕刻用光罩27 K完成記憶胞陣列102之製 造。 如上之詳述，若依本實腌例形態，可獲得如下作用及 效果； [1] 上述記憶胞1具有2個浮置閘電極5、6,各浮置閘電 極5、6係併置於由2個源•汲極領域3夾住之通道領域4上 ，上述各浮置閘電極5、6即共用1個控制閘電極7。 該1個記憶胞1可於每一浮置閘電極5、6，分別記憶 1位元數據。因此，可記憶合計為2位元的數據。 K同一設計規則來說；若依記憶胞1,即較實用之記憶 胞201,可於其基板之專有面積上每1位元縮小約66%。 [2] 係由行方向排列的各記憶胞1之控制閛電極7，形成共 用之字元線WLi〜WLn。也就是說；Μ行方向排列的各記憶 胞1之控制閘電極7係連續而不分開。 因此，可完全避免上述（1),起因於蝕刻用光罩位置偏 移的問題。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) [3] 由上述[2],可不必考慮各浮置閛電極5、6與控制閘 電極7的重叠尺寸精度，可完全避免上述（2),因重叠尺寸 的低精度而妨碍記憶胞微细化的問題。 [4] 於本實施例形態之上述製程7中，可一邊控制蝕刻瓦 斯，同時蝕刻既摻多晶矽薄膜26,隧道絕緣膜10及薄膜24 。由既摻多晶矽薄膜26形成控制閘電極7,而由薄膜24形 成各浮_置閘電極5、6。 [5] 於記憶胞陣列102,由列方向排列的各記憶胞1之源· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 29 3 96 8 3一~~~ A7 __B7 五、發明説明（3G) 汲極領域3形成共用的位元線BLi〜BL。。因此，不必於記 憶胞陣列102中，形成如習用記憶胞陣列302之位元線觸點 (bit-line contact)214 ° [6] 由上述[4]、[5]可知，本實施形態之記億胞陣列102 較習用形態之記憶胞陣列302,在其構造上簡單，且製造亦 容易。 [7] 因使用記憶胞1的快速EEPR0M101設有選擇電晶體12, 使各記憶胞1具有選擇其自身的機能。即係於消除動作時 ,由浮置閘電極5、6過度抽出電荷，亦可由選擇閘極11 使通道領域4成為斷開狀態。於發生過度消除時，亦可由 選擇電晶體12控制記憶胞1的開•斷狀態故過度抹除不成 為問題。也就是說；可由設於記憶胞1內之選擇電晶體12 ，選擇該記憶胞本身的開•斷狀態。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) [8] 記憶胞1之通道領域4的長度，較習用記憶胞201之 通道領域205為長，因此，通道領域4的耐壓較通道領域 205為高。該结果，使於寫入動作時，可使被記憶胞1K外 的記憶胞1之各浮置閘電極5、6上之數據寫作較為困難， 因而，使上述寫入動作的作用及效果確實。 [9] 又於謓出動作中，係將記憶胞1之胞電流Ir值Μ謓出 放大器（sense amplifier)110檢測時，可應用多值記憶技 術。也就是說；多值記憶技術係於讀出動作時為精密檢測 胞電流不可或缺的必要技術，若利用該檢測技術，可於讀 出動作時，檢測精確記憶胞1的胞電流Ir值。 (第2實施形態） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 30 3 96 8 3 Μ __Β7 五、發明説明（31) 茲將本發明Μ具體化之第2實施形態，依圖說明如下 ,唯於本實腌例形態中，與第1實施形態相同的構成組件 ,即Κ相同符號表示且省略其詳细說明； 於第13圖表示本實施形態的快速EEPR0M120之要部構 造。 本實施形態與第6圖所示第1實施形態的快速EEPROM 101之差異如下； [1] 於記憶胞陣列102中，行方向排列的各記憶胞1的源· 汲極領域3為分解。 [2] 於記憶胞陣列102中，係由列方向排列的各記憶胞1 的源•汲極領域3,形成行方向排列的各記憶胞1的獨立位 元線BL 1〜BL。。 也就是說；記憶胞lm(m)所連结的位元線BLm與記憶胞 lm(m-l)連结的位元線BLm-i分開。又記憶胞lm(m)所連结 的位元線BU+i與記憶胞lm(n + l)連结的位元線〜BLm + 2分 開。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 如依上述構成的本實施形態，除具上述第1實施形態 的作用及效果外，尚有如下作用及效果。 於第1實腌形態的謓出動作，即使對應於被選記憶胞 lin(m)K外之各記憶胞1的源•汲極領域3之各位元線（BLi …BLmd…BU)為開放狀態，於該各位元線上有充 放電電流。因此，該各位元線若非完全充放電後，不能將 記憶胞lmU)之胞電流Ir值，K謓出放大器110準確檢測。 也就是說；開放狀態下之各位元線的充放電所需時間部分 本纸張尺度適用中國國家標準（cns ) A4規格（210X297公釐) Π 3 9 6 8 3 _ B7 五、發明説明（32) ，雖為少許，其讀出動作的速度有低落的可能。 對於上述現象，本實施形態中，即因於行方向排列的 各記憶胞1設有獨立位元線BLi〜BLn。因此，於謓出動作 中，即使對應於被選記憶胞lm(m)K外之各記憶胞1的源· 汲極領域3之各位元線（BLi—BLm-i, BLm + 2…BLn)為開放 狀態，於該各位元線上無充放電電流。若依本實施形態， 可防止如第1實施形態，起因於位元線ΒΙ^〜Β“充放電電 流的謓出動作的速度低落，得Μ高速度實現讀出動作。 又因，本實施形態係於行方向排列的各記億胞1設有 獨立位元線BLi〜BLn,可於每一被選記憶胞1進行抹除動 作。 (第3實施形態） 玆將本發明以具體化之第2實施形態，依圖說明如下 ，唯於本實施形態中，與第1實施形態相同的構成組件， 即Μ相同符號表示且省略其詳细說明； 於第14圖表示本實施形態的快速EEPR0M130之要部構 造0 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本實施形態與第2實施形態的快速EEPR0M120之差異 如下； [1]記憶胞陣列102係對應於各位元線BLi〜BLn在行方向 被分割為複數之胞塊（cell block) 102a〜102z 。因胞塊 102m係由連结於各位元線BLm-3〜BLm-i的各記憶胞1構成 。而胞塊102η即由連接於各位元線BLm〜BLm + 2各記憶胞1 構成。也就是說；各胞塊102a〜102z分別具備3條位元線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 32 3 9 68 3 A7 B7 經濟部中央標準局員工消費合作社印袋 五、發明説明（ 33 ) 1 I BL 1 〜B L η 0 1 1 [2 ] 於 各 胞 塊 102a 1 02z 中 * 由 列 方向排 列 排 列 的 各 記 憶 1 1 胞 1 之 源 • 汲 極 領 域 3， 形成共用位元線C y-—>s 1 1 [3] 於 分 別 的 胞 塊 102a 102ζ 中 行方向 排 列 的 各 記 憶 胞 請 先 閱 1 1 1 之 源 • 汲 極 領 域 3 分 離 0 又 鄰 近 的胞塊 102a 102ε 中 9 讀 背 r .1 列 方 向 排 列 的 各 記 憶 胞 1 之 源 • 汲 極領域 3 分 離 9 Κ 形 成 意 事 項 j 分 別 位 元 線 0 亦 即 係 於 各 胞 塊 102m ，102η 中 » 對 應 獨 立 的 1 1 各 位 元 線 BL m — 1 » B L m -1 之 源 • 汲 極 領域3 分 離 0 再 寫 本 頁 V_X ci 1 也 就 是 說 ; 各 記 憶 胞 1 m (m + 1)連结於共用之位元線 1 1 BL m + 1 · 各記憶胞1 m ( 瓜- 2) » 1瓜(瓜 -1 )即連 结 於 共 用 之 位 元 1 1 線 BL m - 2 c >而且， 連鑛記憶胞1 Π1 ( Π1 ) 的位元線BLm 與 記 憶 胞 1 1 m (m -1 )的位元線BLm -1 分 離 0 訂 1 如 依 上 述 構 成 的 本 實 施 形 態 » 除具上 述 第 1 實 施 形 態 1 1 I 的 作 用 及 效 果 外 尚 有 如 下 作 用 及 效果。 1 1 1 於 第 2 實 施 形 態 9 雖 使 講 出 速 度加快 9 但 於 記 憶 胞 陣 1 1 列 102， 因對應於行方向排列各記憶胞1每 一 獨 立 位 元 線 9 ? 形 成 源 • 汲 極 領 域 3， 記憶胞陣列102的面積變大 0 1 1 但 於 本 實 施 形 態 t 係 將 鄰 近 的 胞塊102a 〜 102z 中 9 使 1 I 列 方 向 排 列 的 各 記 憶 胞 1 之 源 • 汲 極領域 3 分 離 形 成 分 別 1 I 的 位 元 線 0 也 就 是 說 於 同 一 胞 塊 1 0 2 a 〜 102z » 如 第 1 實 1 1 | 施 形 態 一 樣 » 由 列 方 向 排 列 的 各 記 憶胞1 之 源 • 汲 極 領 域 1 1 3, 形成對應1 ί令共用ί S元線的源 •汲極領域ί i 〇 因 此 9 若 依 1 1 本 實 施 形 態 可 較 第 2 實 施 形 態 t 使記憶 胞 陣 列 102 的 面 1 1 積 縮 小 0 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 3 3 9 6 8 3 經濟部中央標隼局wc工消費合作社印製 Λ7 __B7 五、發明説明（34 ) 唯本實施形態，連結於被選記憶胞ImU)鄰近記憶胞 lm(m + l)的位元線BLm + 2上有充放電電流流過。而於其他位 元線（BLi…BLm-i, BLm + 2…BLn)無充放電電流，故較第1 實施形態，得能以高速進行讀出動作。 又於本實施形態，連續於被選一字元線WLi〜WLn各記 憶胞1中，可對被選之任意胞塊102a〜102z内之全記憶胞 1進行抹除動作。例如；可僅對胞塊102m內之各記憶胞lm (m-2), lra(-l)進行耒除動作，而對連结於同一字元線WLm 的其他記憶胞1即不進行抹除動作。又，可僅對各胞塊102 in, 102η內的各記憶胞 lm(m-2), lm(m-l) lm(m)lia(m + l)進 行抹除動作，且對連结在字元線WLn«之其他記憶胞1,即可 進行抹除動作。 (第4實施形態） 茲將本發明Μ具體化之第4實施形態，依圖說明如下 ，唯於本實施形態中，與第1實施形態相同的構成組件， 即Μ相同符號表示且省略其詳细說明； 於第14圖表示本實施形態的快速EEPR0M130之要部構 造。 本實腌形態與第6圖所示之第1實施形態的快速 EEPR0M101之差異如下； [1]記憶胞陣列102係對應於各字元線WLi〜於列方向 分割為複數的胞塊102α,〜102ω。亦即，胞塊102λ係由 連结於各字元線WLm-i, 的各記憶胞1構成。而102w 即由連接於各字元線WLm+i, WLm + 2的各記憶胞1構成。 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 34 39 6 8 3 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（35) [2] 於各胞塊102ct〜102ω中，由列方向排列的各記憶胞 1之源•汲極領域3,形成有共用的區域短位元線（local short bit_line)BLsl 〜BLsn 0 [3] 而各缌括位元線 Ulobal bit-line)BLgl 〜BLgn,即 Μ 與各區域短位元線BLsl〜BLsn平行配置。該總括位元線 BLgl〜BLsn係Μ高融點金靥所成之配線層形成之。 [4] 於各胞塊102α〜102ω中，各區域短位元線BLsl〜 BLsn與各總括位元線BLgl〜BLgn即介由M0S電晶體141相連 接。又於各胞塊102α〜102ω中，K每一區塊短位元線 BLsl〜BLsn設置的M0S電晶體141之閘電極、係連接於共用 的閘極線G1〜Gn。 亦即是說；於胞塊102λ中，Μ每一區城短位元線 BLsl〜BLsn設置的各MS0電晶體141之閘電極係連接於共用 閘極線Gm。而於胞塊102w , K每一區域短位元線BLsl〜 BLsn設置的各M0S電晶體141之閘電極即連接於共用閛極線 G m + 1 0 [5] 各閘極線G1〜Gn連接於行譯碼器（row decordor)103 。當任意胞塊102α〜102ω内的字元線WL1〜WLn被選時， 即選擇對應於該胞塊102ct〜102〇>的閘極線G1〜Gri。該结 果，使連接於被閘極線G1〜Gn的各M0S電晶體141為導通狀 態，Μ使各區域短位元線BLsl〜BLsn與各總括位元線BU1 〜BLgn連接。也就是說；當胞塊102λ内的各字元線之任 一被選時，即閘極線Gm被選，又，於胞塊102«內之各字 元線之任一被選時，即閘極線Gm + 1被選。 本紙張尺度適用中國國家標準（cns ) A4規格（210X297公釐） 3 5 3 96 8 3 (請先閱讀背面之注意事項再填寫本頁)

經 濟 部 t 標 準 為 員 工 消 f 合 作 社 印 製 Λ7 B7 五、發明説明 ( 36 ) 如 依 上 述 構 成 的 本 實 施 形 態 I 各 記 憶 胞 1 的 源 _ 汲 極 領 域 3 形 成 之 各 區 域 短 位 元 線 BL s 1 BL s η 9 係 Μ 每 胞 瑰 102α 〜1 02 ω 獨立設置， 因此， 各區域短位元線BLsl BL s η 係 由 9 VX 金 屬 配 線 層 形 成 之 總 括 位 元 線 BL gl BL g η 裱 褙 0 由 此 • 各 區 域 短 位 元 線 B L sl BL s η 的 靜 電 容 量 減 少 > 各 區 域 短 位 元 線 BLs 1 BL s η 所 需 之 充 放 電 時 間 縮 短 i 加 使 謓 出 動 作 的 速 度 加 快 0 上 述 各 實 施 形 態 可 作 如 下 之 變 更 > 亦 可 獲 得 同 樣 的 作 用 及 效 果 0 (1) 於 第 3 實 施 形 態 中 9 可 將 各 胞 塊 102α ~ 102 0) 具 備 的 位 元 線 BL1 〜BLn 數 為 4 條 Μ 上 0 (2) 可 將 第 2 實 施 形 態 與 第 4 實 施 形 態 組 合 >λ 第 5 實 施 形 態 實 施 之 0 於 第 16 圖 表 示 此 種 快 速 EEPR0M1 50 的 要 部 構 成 0 此 時 9 可 由 各 實 腌 形 態 的 相 乘 作 用 * 可 予 期 謓 出 動 作 之 高 速 化 0 (3) 可 將 第 3 實 施 形 態 與 第 4 實 施 形 態 組 合 第 6 實 施 形 態 實 施 之 0 於 第 1 7 pa] 圖 表 示 此 種 快 速 EEPR0M1 50 的 要 部 構 成 〇 此 時 > 可 由 各 實 施 形 態 的 相 乘 作 用 » 更 可 予 期 讀 出 動 作 之 高 速 化 0 (4) 各 絕 緣 膜 8 、1 0， 可 用 Μ 氧 化 矽 氧 氮 化 矽 氮 化 矽 中 之 至 少 一 種 為 主 成 分 之 絕 緣 膜 替 代 0 該 絕 緣 膜 可 用 熱 氧 化 埶 *\\\ 氧 化 氮 化 法 C VD 法 等 之 任 何 —- 種 方 法 形 成 〇 亦 可 將 該 不 同 絕 緣 膜 9 Μ 沈 積 複 數 層 的 構 造 替 代 之 0 請 先 閲 ik 背 面 意 事 項 再 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 36 39 6 8 3 t

訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 37 ) (5) 各 閘 電 極 5〜7 的材質， 可用既摻多晶（d 〇 P e d poly si 1 i C 0 η ) b (夕 卜的導電材料（如 : 非 晶 矽 單 晶 矽 含 有 高融 點 金 屬 的 各 種 金 屬 、 金 靨 矽 化 物 )替代之。 (6) P 型 單 晶 矽 基 板 2 可 用 P 型 電 位 井 替 代 之 0 請 先 閱 - (7) P 型 單 晶 矽 基 板 2 可 用 Η 型 單 晶 矽 基 板 或 N 型 電 位 井 讀 背 i* 替代 f 做 為 形 成 源 • 汲 極 領 域 3 而 植 入 的 摻 質 離 子 9 即 可 意 事 項 再 用P 型 摻 質 離 子 (如： 硼、 絪）替 代 0 (8) 總 括 位 元 線 BLgl BL δ η 的 材 質 9 金 屬 外 的 導 電 材 填 寫 本 ci 料（如： 既摻多晶矽、 金屬矽化物等）替 代 〇 頁 1 1 (9) 利 用 多 值 記 憶 技 術 » 使 之 於 各 記 憶 胞 1 之 每 一 浮 置 閛 1 1 電極 5、 6 t 分 別 記 憶 3 值 上 的 數 據 0 1 (10)於各實 施 形 態 的 寫 入 動 作 時 » 可 採 用 確 證 (V e r if y)式 訂 I 寫入 方 式 0 1 1 I 又 > 本 說 明 書 內 有 關 發 明 構 成 之 組 件 » 將 以 如 下 之 方 1 1 1 式予 Μ 定 義 之 0 1 1 (a) 所 謂 的 半 導 體 基 板 9 係 不 限 於 單 晶 矽 基 板 t 應 包 括 電 .> 位井 單 晶 矽 膜 多 晶 矽 膜 非 晶 矽 膜 化 合 物 半 導 體 基 1 1 板及 化 合 物 半 導 體 膜 等 0 1 | (b) 所 諝 的 導 電 膜 • 係 不 限 於 既 係 多 晶 矽 薄 膜 $ 應 包 含 非 1 I 晶矽 膜 單 晶 矽 膜 、 含 有 高 融 點 金 屬 之 各 種 金 鼷 膜 及 金 鼷 1 1 I 矽化 物 薄 膜 等 所 有 導 電 材 料 膜 0 1 1 (C) 所 諝 浮 置 閘 電 極 與 基 板 間 之 偶 合 電 容 量 » 係 包 括 浮 置 1 1 閘電 極 與 形 成 於 基 板 之 源 • 汲 領 域 及 通 道 領 域 之 一 方 $ 或 1 1 與雙 方 間 之 偁 合 電 容 量 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3 7 3 9 6 8 3 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（38) (d)所謂向基板側抽出浮置閘電極内的電子，係指將電子 向形成於基板上之源•汲領域及通道領域之一方，或雙方 抽出者。 [發明的效果.] 如依申請專利範圍第1— 4項，第10_16項中任何一 項記載的發明，可提供其於寫入特性上無偏移現象，可微 補化，而且，過度抹除的問題極少，構造簡單的.電晶體。 如依申請專利範圍第5 — 9項中任何一項記載的發明， 可提供其於寫入特性上無偏移規象，可微细化，而且，過 度抹除的問題極少，構造簡單的電晶體所形成之電晶體陣 列。 如依申請專利範圍第17或18項中記載的發明，可提供 使用其於寫入特性上無偏移現象，可微细化，而且，過度 抹除的問題極少，構造簡單的電晶體所形成之記憶胞之不 揮發性半導體記憶器。 vf圖面的簡單說明] 第1圖為第1圖（b)為第1實施形態的平面圖之一部分。 第1圖（a)則為第1圖（b)上Y-Y線之剖面圖。 第2圖為第1實施形態之方塊電路圖。 第3圖為說明第1實腌形態的作用之要部剖面圖。 第4圖為說明第1實施形態的作用之要部剖面圖。 第5圖為說明第1實施形態的作用之要部剖面圖。 第6圖為說明第1實施形態的作用之要部剖面圖。 第7圖為說明第1實施形態的作用之要部剖面圖。 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 38 3 9 6 8 3 Λ7 __B7 五、發明説明（39) 第8圖為說明第1實施形態的作用之要部剖面圖。 第9圖第9圖（A)為說明第1實施形態的製造方法之要部 剖面圖。 第10圖為第10圖（B)(C)為說明第1實施形態的製造方法 之要部剖面圖。 第11圖為第11画（D)(E)為說明第1實施形態的製造方法 之要部剖面圖。 第12圖為第12圖（F)(G)為說明第1實施形態的製造方法 之要部剖面圖。 第13圖為第2實施形態之要部電路圖。 第14圖為第3實施形態之要部電路圖。 第15圖為第4實腌形態之要部電路圖。 第16圖為第5實施形態之要部電路圖。 第17圖為第6實施形態之要部電路圖。 第18圖為習用形態之概略剖面圖。 第19圖為19圖（b)為習用形態平面圖之一部分。第19圖 (a )則為第1 9圖（b )上X - X線之剖面圖。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第20圖為習用形態之方塊電路圖。 第21圖為說明習用形態的作用之要部剖面圖。 第22圖為說明習用形態的製造方法之要部剖面圖。 第23圖為說明習用形態的製造方法之要部剖面圖。 第24圖為說明習用形態的製造方法之要部剖面圖。 第25圖為說明習用形態的作用之要部剖面圖。 [符號的簡單說明] 本紙張又度適用中國國家標準（CNS ) A4規格（210X 297公釐） 39 3 96 8 3 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明（4G) 1 記憶胞 2 基板 3 源極•汲極領域 4 通道領域 5 浮置閘電極 6 浮置閘電極 7 控制閘電極 8 閘極絕緣膜 9 缺乏層 10 隧道絕緣膜 11 選擇閘極 12 選擇電晶體 13 電場絕緣膜 21 既摻多晶矽薄膜 23 独刻用光罩 24 薄膜 25 離子植入用光罩 26 既摻多晶矽薄膜 27 蝕刻用光罩 1 0 1 , 1 20 , 1 30 , 1 40 , 1 5 0 , 1 60 做為不揮發性半導體

記憶器之快速EEPR0M 102 記憶胞陣列 102a 〜102z , 102 ct 〜102 ω 胞塊 103 行識碼器 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 40 3 9 6 8 3 ! — — 4ι — (請先閱讀背面之注意事項再填寫本頁)

、tT kl B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ ：41) 104 列 識 碼 器 105 位 址 腳 10 6 位 址 媛 衝 器 107 位 址鎖 存 電 路 108 數 據 腳 109 輸 入 緩 衝 器 110 讓 出 放 大 器 110a 電流源 111 輸 出 緩 衝 器 112 控 制 磁 芯 電 路 141 做 為 開 關 元 件 之 M0S電晶體 201 習 用 分 離 閘 極 型 記憶胞 202 P 型 單 晶 矽 基 板 203 源 極 領 域 204 汲 極 領 域 205 通 道 領 域 206 浮 置 閘 電 極 207 控 制 閘 電 極 208 閘 極 絕 緣 膜 209 絕 緣 膜 20 9 a 鳥喙部 210 隧 道 絕 緣 膜 211 選 擇 閘 極 212 選 擇 電 晶 體 (請先閱讀背面之注意事項再填寫本頁) 本紙張又度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 41 3 9 6 83 A7 B7 五、發明説明（ :42) 2 13 電 場 絕 緣 膜 2 14 位 元 線 觸 點 30 1 使 用 分 離 開 閘 極 型記憶胞之習用快速E E P R 0 Μ 302 習 用 記 憶 胞 陣 列 303 行 識 碼 器 304 列 識 碼 器 305 位 址 腳 306 位 址 媛 JSBC. 衝 器 307 位 址 鎖 存 電 路 308 數 據 腳 309 輸 入 緩 衝 器 310 讀 出 放 大 器 定 311 輸 出 媛 衝 器 313 控 制 磁 心 電 路 WL 1 〜W L .m 一 -WLr 1 字 元 線 BL 1 〜B L m〜B L r 1 位 元 線 — 1 丨 1 4 ! (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部中央標準局員工消費合作社印製 BLsl〜BLsin〜BLsn 區域短位元線 BLgl〜BLgm〜BLgn 總括位兀線 G1〜Gm〜Gn 阐極線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 2 3 9 6 8 3

Claims (1)

1. D8 χ'、申請專利範圍 1. 一種電晶體，係共有一控制閘電極，且於兩源極•汲 極領域間之通道領域上，具備併置之兩浮置閘電極， 設定上述浮置閘電極與控制閘電極間的偶合容量，大 以上述浮置閘電極與半導體基板間之偶合容量，為其 特徵者。 2 . —種電晶體，係具備： 藉由閛極絕緣膜於半導體基板上形成之第1及第 2的源•汲極領域； 挾於第1與第2的源•汲極領域的通道領域； 併置於通道領域上之第1與第2的浮置閘電極上， 介由隧道絕緣膜形成且由第1與第2的浮置閘電極共 有之控制閘電極者； 上述第1浮置閘電極係配置於第1源•汲極領域 近傍，而該第2浮置閘電極即配置於第2源·汲極領 域近傍， 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 且，設定上述浮置閘電極與上述控制閘電極間的 偶合容量，係大Μ上述浮置閘電極與上述半導體基板 間之偶合容量，為其特徵者。 3 . —種電晶體，係具備： 藉由閘極絕緣膜於半導體基板上形成之對稱構造 之第1及第2的源•汲極領域； 挟於第1與第2的源《汲極領域的通道領域； 併置於通道領域上之第1與第2的浮置閘電極上， 介由隧道絕緣膜形成且由第1與第2的浮置閘電極共 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X 297公釐） 43 39683 ΛΚ B8 CS D8 六、申請專利範圍 有之控制閘電極者， 上述第1浮置閘電極係配置於第1源•汲極領域 近傍，而該第2浮置閘電極即配置於第2源·汲極領 域近傍， 且，設定上述浮置閘電極與上述控制閘電極間的 偶合容量，係大K上述浮置閛電極與上述半導體基板 間之偶合容量，為其特徵者。 4 . 一種電晶體，係； 於上述申請專利範圍第1, 2或3項記載中之任何 一種電晶體，Μ上述控制閘極的一部分配置於上述 通道領域上，Μ構成選擇閘極，為其特徵者。 5 . —種電晶體陣列，係； 將上述申請專利範圍第1，2, 3或4項記載中之 任何一複數電晶體，Μ矩陣狀之配置構成，且由， 行方向排列的上述各電晶體的控制閘電極形成共 通字元線，Κ 經濟部中央標準局員工消費合作社印製 (請先閣讀背面之注意事項再填寫本頁) 列方向排列各電晶體的源·汲極領域形成共通位 元線，為其特徵者。 6. —種電晶體陣列，係； 將上述申請專利範圍第1，2，3或4項記載中之 任何一複數電晶體，Κ矩陣狀之配置構成，且將， 行方向排列的上述各電晶體的源•汲極領域予以 分隔，由 列方向排列的上述各電晶體的源•汲極領域，於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 44 39683 'C 8 SUO ABCD r、申請專利範圍 行方向排列之上述每一電晶體形成獨立位元線，為其 特徵者。 7 . —種電晶體陣列，係； 將上述申請專利範圍第1, 2, 3或4項記載中之 -... · 任何電晶體，配置為複數矩陣狀之構成，係K 行方向排列的上述各電晶體的控制閘電極形成共 通字元線，且於 上述電晶體陣列的行方向分隔為複數個胞塊，由 上述各胞塊列方向排列的上述各電晶體的源•汲 極領域形成共通位元線、使 上述各胞塊行方向排列之上述各電晶體的源•汲 極領域分隔，於 分隔之郯近胞塊列方向排列的上述各電晶體的源 •汲極領域，形成個別之位元線，為其特徵者。 8 . —種電晶體陣列，係； 將上述申請專利範圍第1, 2, 3或4項記載中之 任何電晶體，配置為複數矩陣狀之構成，係Μ 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 行方向排列的上述各電晶體的控制閘電極形成共 通字元線，且於 上述電晶體陣列的行方向分隔為複數個胞塊，由 上述各元件塊列方向排列的上述各電晶體的源· 汲極領域形成共通區域短位元線，再 對應於上述各區域短位元線，設總括位元線，復 _介由開關元件連接上述各區域短位元線與上述總 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 45 39683 經濟部中央標準局員工消費合作社印製 cs D8 π、申請專利範圍 括位元線，為其徵者。 9 . 一種電晶體陣列，係； 將連接於共通字元線之上述各電晶體的上述各浮 置閘電極，予Μ串連配置，使上述電路得於， Μ共通之上述位元線，並連成ANd-NOR型構造，為 其特徵者。 10.—種電晶體，係： 由第2的源·汲極領域向第1的源•汲極領域展 示缺乏層狀態， 使胞電流由上述第2的源·汲極領域流向上述第 1的源•汲極領域， 介由控制，閘霉極與第1浮置閘電極間之靜電容量 偶合， 於通道領域與第1的浮置閘電極間產成高電場， >λ 加速通道領域内之電子成為熱電子， 注入上述第1浮置閘電極，使之於上述第1浮置 閘電極儲存電荷，且 對應於該電荷寫入數據，予以記憶，為其特徵者 0 11 . 一種電晶體，係： 將第1.的源•汲極領域介由定電流源接地，且 於第2之源•汲極領域施加定電位之第1電壓， _於控制閘電極施加較上述第1電壓為高電位的第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ_297公釐） ' 46 39683 (請先閱讀背面之注意事項再填寫本頁) 4. 訂 Κ 8 δ 8 Λ BCD 經濟部中央標準局員工消費合作社印製 々、申請專利範圍 2電壓， 由上述第2的源•汲極領域向上述第1的源•汲 極領域展示缺乏層狀態， 使上述第1的源•汲極領域內之電子向通道領域 移動， 由上述第2的源•汲極領域向上述第1的源•汲 極領域流出胞電流，再介由 控制閘電極與苐1浮置閘電極.間之靜_電容量偶合， 提升上述第1浮置閘電極之電位， 使通道領域與上述第1浮置閫電極間產生高電場， Μ 加速上述通道領域內之電子成為熱電子，注入上 述第1浮置閘電極，使之 於上述第1浮置閘電極儲存電荷，且 對應上述電荷寫入數據，予Κ記憶，為其特徵者 〇 12. —種電晶體，係由： 第2的源·汲極領域向第1的源·汲極領域展示 缺乏層狀態， 由上述第2源·汲極領域流向上述第1源•汲極 領域的胞電流值，讀出記憶於第1浮置閘電極之數據， 為其特徵者。 13. —種電晶體，係於： 由第2源·汲極領域向第1源•汲極領域展示缺 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ_297公釐） ' 47 39683 (請先閱讀背面之注意事項再填寫本頁)

   A8 B8 C8 D8 六、申請專利範圍 乏層狀態下，使 抹除狀態的第1浮置閘電極下方通道領域為導通 (on)狀態，而於 寫入狀態的上述第1浮置閛電極下方通道領域為 撕開（of f)狀態附近時， 由上述第2源•汲極領域向上述第1源·汲極領 域流出之胞電流，於 上述第1浮置閛電極在抹除狀態時大於寫入狀態， 且 由上述胞電流值可讀出記憶於第1浮置閘電極的 數據值，為其特徵者。 1 4 . 一種電晶體，係： 於第2源·汲極領域施加一定電位的第3電壓， 且 於第1源•汲極領域施加低於上述第3電壓之第4 電壓，而 於控制閛電極施加第5電壓， 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在上述第2源•汲極領域向上述第1源·汲極領 域展示缺乏層狀態下，使 處於消除狀態的第1浮置閘電極下方通道領域為導 通（on)狀態，而於 寫入狀態的上述第1浮置閛電極下方通道領域為 斷開（off)狀態附近時，其 由上述第2源•汲極領域向上述第」lj ·汲極領 本紙張尺度適用中國國家標準（CNS ) A4規格（210X25»7公嫠） 48 3 9 6 8 3 六、申請專利範圍 域流出之胞電流： 於上述第1浮置閘電極在抹除狀態時，大於寫入 狀態，且 由上述電流值可讀出記憶於上述第1浮置閘電極的 數據值，為其特徵者。 1 5 . —種電晶體，係： 將第1及第2浮置.閛電極內之電子抽向基板，Μ抹 除記憶於上述第1及上述第2浮置閘電極的數據，為 其特徵者。 1 6 . —種電晶體，係： 於第2源•汲領域施加一定電位的第6電壓，而 於控制閘電極施加低於上述第6電壓之第7電壓， 由於， 與控制閘電極成強偶合的第1及第2浮置閘電極， 使第1及第2浮置閘電極的電位，從上述第7電 壓不致於有太大變化，因此， 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第1及第2源•汲極領域與上述第1及第2浮置 閘電極間的電位差變大， 於上述第1及上述第2源•汲極領域與上述第1 及第2浮置閘電極間產生高電場，流出佛拉一諾汗隧 道電流（Fowler-Mordheimtunnel current)， 將上述第1及上述第2浮置閘電極內的電子抽向 基板，Κ抹除記憶於上述第1及上述第2浮置閘電極 的數據，為其特徵者。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ^ 3 9 6 83 申請專利範圍 A8 B8 C8 D8 器 1 憶第 記圍 體範 導利 半專 性請 發 * 揮用 不使 種 係 1X 1± ο 11 第 或 項 4 3 2 其 為 體 晶 電 1 何 任 的 載 記 內 項 者 徵 特 其 為 胞 憶 記 係 列 bnr Μ 胞 器5,憶 憶第記 記圍其 體範為 導利列 半專陣 性請體 發申晶 揮用電 不_使 一 種 伺 一 任 6 的 載 記 内 項 9 或 8 者 徵 特 其 為 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 50 396 8 3