TW384570B - CMOS circuit - Google Patents
CMOS circuit Download PDFInfo
- Publication number
- TW384570B TW384570B TW087101776A TW87101776A TW384570B TW 384570 B TW384570 B TW 384570B TW 087101776 A TW087101776 A TW 087101776A TW 87101776 A TW87101776 A TW 87101776A TW 384570 B TW384570 B TW 384570B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- mos transistor
- output
- source
- conductivity type
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
經濟部中央標準局貝工消费合作社印製 A7 ____B7__ 五、發明説明(1 ) 【發明之技術領域】 本發明係關於CMO S電路者。 【先前之技術】 目前,多半是使用CMO S構成之输出緩衝器。基本 上係如圖3所示一般,在連接P通道型MO S電晶體與N 通道型Μ 0 S電晶體的汲極而形成之連接點上設置輸出端 子’並連接彼此之閘極而設置输入端子。因此,Ρ通道型 MO S電晶體與Ν通道型MO S電晶體將會同時形成ON 狀態,且於電源端子VDD,VS S之間流通貫通電流。 就如此抑制貫通電流之例子而言,係例如有揭示於日本特 開平7 - 1 07978號公報之输出緩.論器。此例係如圖 4所示一般,在連接P通道型MO S電晶體2 0與N通道 型MO S電晶體4 0的汲極而形成之連接點上設置輸出端 子,且分別將反相器1 3 0,1 4 0的輸出予以供給至閘 極。又,將輸入用的反相器1 2 0的輸出予以輸出至反相 器122,124,並且反相器122,124係分別將 输出供給至構成電晶體1 2 6,1 2 8的傅輸門電路E及 構成電晶體1 36,1 38的傳輸門電路F。該2個傳輸 門電路E,F係分別於一方的電晶體1 2 8,1 3 6的閘 極接受反相器1 2 0的輸出,且傳输門電路E,F將分別 於他方的電晶體1 2 6,1 3 8的閘極上接受令反相器 122,124的輸出延遲之反相器132,142的輸 出。如此一來,分別藉由反相器130,140 (接受傳 i紙張尺度適州中國國家標华(CNS ) Λ4現格(2IOX 297公釐)~.A. ;---^-------#------1T------^ 麯· i , -一 (請先閲讀背面之注意事項再填寫本頁) . 經濟部中央標準扃員工消費合作社印製 A7 ____B7__ . 五、發明説明P ) 輸門電路E,F的输出)而形成ON,OFF狀態的電晶 體2 0,4 0將不致於同時形成0 N狀態,而來抑制貫通 電流。 【發明所欲解決之課題】 但,由於圖4中除了输出用的2個MO S電晶體之外 ,還使用7個反相器及2個傳输門電路,因此電路的規模 將變得更大。 【用以解決課題之手段】 在此,本發明中係分別於输出用的第1,2導電型的 2個MO S電晶體的閘極,藉由與這些.以0 S電晶體不同 導電型的MO S電晶體來控制其電源的供給,且連接上述 不同導電型的MO S電晶體的汲極來作爲輸出端子,以及 連接閘極來作爲輸入端子,而形成一串聯電路,並連接串 聯電路的輸出端子。而且將輸入訊號作爲電源供給用之 0 S電晶體的驅動訊號,而藉由具有可令此驅動訊號延遲 之驅動訊號來使上述串聯電路驅動。藉此輸出用的Μ 0 S 電晶體將可先進行0 F F時間,亦即對其他的0 F F時間 而言還要先執行,而藉此來抑制貫通電流。 【發明之實施形態】 本發明之CMOS電路係具備有: 一第1導電型的第1M0S電晶體;該第1導電型的 本紙張尺度適用中國國家標皁(CNS ) A4規格(210X297公釐)-5 - --^-------装------,玎------^ * * - ' . - - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 __B7_ ' 五、發明説明P ) 第1 MO S電晶體係於閘極接受输入訊號,並將源極連接 於第1電源端子側:岌 —第2導電型的第2MOS電晶體:該第2導電型的 第2MO S電晶體係於閘極接受上述輸入訊號,並將源極 連接於與上述第1電源端子不同電位之第2電源端子側; 及 一延遲電路;該延遲電路係供以延遲上述輸入訊號; 及 一第1串聯電路;該第1串聯電路係由分別連接同閘 極與同汲極彼此間之第1,2導電型的第3,4M0S電 晶體所構成,並於上述彼此間連接後的閘極接受上述延遲 電路的輸出,且將上述第1導電型的第^MO S電晶體的 源極連接於上述第1Μ0 S電晶體的汲極,將上述第2導 電型的第4M0S電晶體的源極連接於上述第2電源端子 ,並將上述彼此間連接後的汲極作爲輸出端子;及 一第2串聯電路:該第2串聯電路係由分別連接同閘 極與同汲極彼此間之第1,2導電型的第5,6M0S電 晶體所構成,並於上述彼此間連接後的閘極接受上述延遲 電路的输出,且將上述第2導電型的第6 MO S電晶體的 源極連接於上述第2M0S電晶體的汲極,將上述第1導 電型的第5ΜΟ S電晶體的源極連接於上述第1電源端子 ,並將上述彼此間連接後的汲極作爲輸出端子;及 一第3串聯電路;該第3串聯電路係設有供以於一連 接點上輸出對應於上述輸入訊號的輸出訊號之輸出端子, 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐)""""~ ^^;-··1τ—|-^ (請先閲讀背面之注意事項再填寫本頁) 經濟部令央標隼局貝工消費合作社印掣 A7 —B7 . 五、發明説明P ) 上述所謂的連接點爲:將在閘極接受上述第1串聯電路的 输出的同時,把源極連接於上述第2電源端子側的第2導 電型的第7M0 S電晶體,與在閘極接受上述第2串聯電 路的輸出的同時,把源極連接於上述第1電源端子側的第 1導電型的第8M0 S電晶體之彼此間的源極予以連接後 而形成者。 【實施例】 其次,將說明有關本發明之一實施例的CMO S電路 。圖1係表示供以說明本實施例的構成之電路圖》同圖中 之1,2係分別表示N通道型MOS電晶體,P通道型 MO S電晶體。其中,N通道型MO S.逾晶體1的源極係 連接於電源端子VSS (0V) ,P通道型MOS電晶體 2的源極係連接於電源端子VDD(5V),並且經由波 形整形用的反相器i1,在這些MOS電晶體的閘極上施 加有輸入訊號。又,i 2,i 3係表示反相器,該反相器 i 2 ’ i 3係構成順次延遲反相器i 1的输出之延遲電路 d 1。 此外,3,4係分別表示N通道型MOS電晶體,P 通道型MO S電晶體,係分別彼此連接同閘極與同汲極而 構成第1串聯電路L 1。在此,N通道型MOS電晶體3 與P通道型MO S電晶體4之彼此間所被連接的閘極將作 爲輸入端子I N 1來接收延遲電路d 1的输出,且在彼此 連接後的汲極上設有輸出端子OUT 1。並且將N通道型 本紙張尺度關巾ϋ®家縣(CNS ) Λ4規格(2丨0X297公釐)—7γ~. ' I!--1---择-------.IT—-----m > . / · (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消费合作社印製 A7 B7 五、發明説明p ) MO S電晶體1的汲極連接於N通道型MO S電晶體3的 源極’將P通道型MO S電晶體4的源極連接於電源端子 V D D。 另外,5,6係分別表示N通道型MOS電晶體,P 通道型MO S電晶體,係分別彼此連接同閘極與同汲極而 構成第2串聯電路L 2。在此,N通道型MOS電晶體5 與P通道型MO S電晶體6之彼此間所被連接的閘極將作 爲输入端子I N2來接收延遲電路d 1的輸出,且在彼此 連接後的汲極上設有輸出端子OUT2。並且將N通道型 MOS電晶體5的源極連接於電源端子VSS,將P通道 型MO S電晶體6的源極連接於P通道型MO S電晶體2 的汲極。 再者,7,8係分別表示P通道型MOS電晶體,N 通道型Μ 0 S電晶體,係彼此連接同閘極而於此設置輸出 端子OUT,並分別將源極連接於電源端子VDD, V S S。又,P通道型MO S電晶體7的閘極將接受輸出 端子OUT1的輸出,N通道型MOS電晶體8的閘極將 接受來自輸出端子OUT2的輸出。 其次,將一邊參照圖2的時間圖一邊來說明有關上述 構成之本實施例的CMOS電路之動作。 在此’施加於輸入端子IN的輸入訊號將經由反相器 i 1而被整形成圖2 A所示一般,並予以施加於N通道型 MOS電晶體1,P通道型MOS電晶體2的閘極的同時 ,還經延遲電路d 1而被予以延遲成圖2 B所示一般,並 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)_ 8 - I.-!. 裝 :訂丨.-----•線 ~τ; - ! · (請先閱讀背面之注f項再填寫本頁) A7 B7 Λ、發明説明存) 施加於第1串聯電路L 1,第2串聯電路L 2的輸入端子 I N 1,I N 2。 時間t 1中,若訊號A爲狀態的話,則N通道 型MOS電晶體1,P通道型MOS電晶體2將分別形成 如圖2之N,P所示之ON,OFF狀態,而訊號B係形 成>1^狀態。又,第1串聯電路L1,第2串聯電路L 2的輸出端子0UT1,0UT2的输出將同時形成、Η '狀態,並且分別接收訊號後的Ρ通道型M〇 S電晶體7 ,Ν通道型MOS電晶體8將分別形成OFF,ON狀態 ,而輸出端子OUT係形成、L "狀態。 經濟部中央標準局貝工消f合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 其次,若形成時間t 2的話,則訊號Ά將成爲 狀態,而Ν通道型MO S電晶體1,Ρ._道型MO S電晶 體2將分別形成ON,OFF狀態。在此,第1串聯電路 L 1中,N通道型MOS電晶體3將形成OFF狀態,而 P通道型Μ 0 S電晶體4將形成ON狀態,並且不受N通 道型MO S電晶體1之ON狀態的影響,將經由P通道型 MO S電晶體4而被引導至電源端子V D D側,輸出端子 0UT1係形成、狀態。又,第2串聯電路L2中, N通道型MO S電晶體5將形成0 F F狀態,而P通道型 MO S電晶體6將形成ON狀態。在此,將第2串聯電路 L 2引導至電源端子VDD側的P通道型MO S電晶體2 將形成0 F F狀態,藉此而使得輸出端子OUT 2形成基 板電位,N通道型MOS電晶體8形成OFF狀態《又, P通道型MO S電晶體2與N通道型MO S電晶體5將形 本紙張尺度適州中國國家樣準(CNS ) A4規格(210X 297公釐)-9 - 經濟部中央標率局員工消費合作社印製 A7 __B7 _·_ 五、發明説明(7 ) 成OF F狀態,而輸出端子OUT 2將被切離電源端子 VDD,VS S,雖看似形成浮動狀態’但由於設有閘極 電容及配線電容(CN),因此將保持於狀態。 其次,若形成時間t 3的話,則訊號B將成爲 狀態,並於第1串聯電路L1中,N通道型MOS電晶體 3將形成ON狀態,而P通道型MO S電晶體4將形成 OFF狀態。藉此輸出端子0UT1將成爲狀態, 而P通道型MO S電晶體7將形成ON狀態。如此一來, 輸出端子OUT將成爲'Η'狀態。此刻,將先進行P通 道型MO S電晶體7的ON動作,而於在時間t 2中,由 於N通道型MOS電晶體8係形成OFF狀態,因此貫通 電流將不會自電源端子VDD流動至電.源端子V S S。 又,於第2串聯電路L 2中,N通道型MOS電晶體 5將形成ON狀態,而P通道型MO S電晶體6將形成 OFF狀態,且輸出端子0UT2將經由N通道型MOS 電晶體5而被引導至電源端子V S S側。藉此輸出端子 OUT 2的'狀態將由動態(藉閘極電容及配線電容 予以保持)轉變爲靜態(藉電源端子VSS予以保持)。 其次,若形成時間t 4的話,則訊號A將成爲 狀態,而N通道型MOS電晶體1,P通道型MOS電晶 體2將分別形成OFF,ON狀態。此刻,雖然在第1串 聯電路L 1中,N通道型MOS電晶體3,P通道型 MOS電晶體4將分別形成ON,OFF狀態,但由於將 第1串聯電路L 1引導至電源端子VS S側的N通道型 本紙張尺度適用中國國家樣準(CNS ) A4規格(2丨0 X 297公釐)-1 〇 - .Ί-----------裝------7ir—.-----.線 Μ . I , (請先閲讀背面之注f項再填寫本頁) A7 B7 五、發明説明芦) MOS電晶體1形成OF F狀態,因此输出端子OUT 1 係形成基板電位,並於此被引導至電源端子v D D側而成 爲'Η'狀態。而且輸出端子OUT將藉由閘極電容及配 線電容來予以保持於動態。藉此P通道型MO S電晶體7 將分別形成OFF狀態。又,於第2串聯電路L2中,N 通道型MOS電晶體5,P通道型MOS電晶體6將分別 形成ON,OFF狀態,並且輸出端子OUT 2亦已形成 經由N通道型MO S電晶體5而來連接於電源端子V S S 之狀態,而且不受P通道型MOS電晶體2之OF F狀態 的影響,而保持於' L '狀態。 經濟部中央揉率為貝工消费合作社印裝 (讀先閲讀背面之注意事項再填寫本頁) 其次,若形成時間t 5的話,則訊號B將成爲L ' 狀態,並於第1串聯電路L 1中,N通.道型Μ 0 S電晶體 3,Ρ通道型MOS電晶體4將分別形成OFF,ON狀 態,且輸出端子OUT 1將經由P通道型MO S電晶體4 而被引導至電源端子VDD側。藉此輸出端子OUT 1的 狀態將由動態(藉閘極電容及配線電容予以保持) 轉變爲靜態(藉電源端子VSS予以保持)。又,於第2 串聯電路L2中,N通道型MOS電晶體5,P通道型 MO S電晶體6將分別形成OF F,ON狀態,且輸出端 子0UT2將經由P通道型MOS電晶體2,6而被引導, 至電源端子VDD側而成爲Η”狀態。藉此N通道型 MO S電晶體8將形成ON狀態,而輸出端子OUT將形 成狀態》又,同樣地於時間t 4中P通道型MOS 電晶體7形成〇 F F狀態之後,在時間t 5中之N通道型 本紙張尺度通用中國國家標準(CNS ) A4規格(210 X 297公釐).H . 經濟部中央標準局負工消費合作社印掣 A7 ___B7______ 五、發明説明P ) MO S電晶體8將形成ON狀態,如此一來這些電晶體將 不會同時形成ON狀態,進而不致於使貫通電流消失。 就以上述之本實施例而言,僅由3個反相器及8個® 晶體而形成之簡單的構成便可抑制貫通電流。 【發明之效果】 若利用本發明的話,則能夠實現一種藉由小規模的® 路構成便可抑制貫通電流之CMO S電路。 【圖面之簡單的說明】 第1圖係表示本發明之一實施例的CMOS電路之構 成說明圖。 ·: 第2圖係表示第1圖之動作時間圖。 第3圖係表示供以說明習知技術之說明圖。 第4圖係表示供以說明習知技術之說明圖。 【圖號之說明】 1……N通道型MOS電晶體(第1M0S電晶體) 2 ...... P通道型MOS電晶體(第2M0S電晶體) 3……N通道型MO S電晶體(第3M0 S電晶體) 4……P通道型MO S電晶體(第4M0 S電晶體) L 1……第1串聯電路 5……N通道型MO S電晶體(第5M0 S電晶體) 6……P通道型MO S電晶體(第6M0 S電晶體) 請 先 閲 之 注
I 裝 訂 線 本紙張尺度適州中國國家標準(CNS ) Λ4規格(210X297公釐)· 12 - A7 B7 _* 五、發明説明(1〇 ) L 2……第2直列電路 7……N通道型MO S電晶體(第7MO S電晶體) 8……P通道型MOS電晶體(第8MOS電晶體) (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐).13-
Claims (1)
- A8SS 384570 六、申請專利範圍 1 種CMOS電路,其特徵係具備有: ν請先閱讀背面之注f項再填寫本頁) 一第1導電型的第1MOS電晶體:該第1導電型的 第1 MO S電晶體係於閘極接受輸入訊號,並將源極連接 於第1電源端子側:及 —第2導電型的第2M0 S電晶體:該第2導電型的 第2M0 S電晶體係於閘極接受上述输入訊號,並將源極 連接於與上述第1電源端子不同電位之第2電源端子側; 及 —延遲電路;該延遲電路係供以延遲上述輸入訊號; 及 —第1串聯電路;該第1串聯電路係由分別連接同閘 極與同汲極彼此間之第1,2導電型的.第3,4 Μ 0 S電 晶體所構成,並於上述彼此間連接後的閘極接受上述延遲 電路的輸出,且將上述第1導電型的第3MOS電晶體的 源極連接於上述第1Μ0 S電晶體的汲極,將上述第2導 電型的第4ΜΟ S電晶體的源極連接於上述第2電源端子 又一 ,並將上述彼此間連接後的汲極作爲輸出端子;及 經濟部中央揉準局貝工消费合作社印装 一第2串聯電路;該第2串聯電路係由分別連接同閘 極與同汲極彼此間之第1,2導電型的第5,6M0S電 晶體所構成,並於上述彼此間連接後的閘極接受上述延遲 電路的輸出,且將上述第2導電型的第6MOS電晶體的 源極連接於上述第2Μ0 S電晶體的汲極,將上述第1導 , . 電型的第5ΜΟ S電晶體的源極連接於上述第1電源端子 *. - ·* ,並將上述彼此間連接後的汲極作爲輸出端子:及 本纸張尺度適用中國國家橾率(CNS ) A4规格(210X297公釐)-14- S84570 g _ D8 — · 六、申請專利範園 ‘一第3串聯電路:該第3串聯電路係設有供以於一連 接點上輸出對應於上述输入訊號的輸出訊號之輸出端子, 上述所謂的連接點爲:將在閘極接受上述第1串聯電路的 输出的同時,把源極連接於上述第2電源端子側的第2導 電型的第7M0 S電晶髏,與在閘極接受上述第2串聯電 路的輸出的同時,把源極連接於·上述第1電源端子側的第 1導電型的第8M0 S電晶體之彼此間的源極予以連接後 而形成者。 (請先Η讀背面之注$項再填窝本頁) -裝· •訂-- -線· 經濟部中央揉率局負工消费合作社印製 本紙張尺度逍用中國國家楳準(CNS ) Α4规格(210X297公釐)-15 - J
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9041882A JPH10242834A (ja) | 1997-02-26 | 1997-02-26 | Cmos回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW384570B true TW384570B (en) | 2000-03-11 |
Family
ID=12620655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087101776A TW384570B (en) | 1997-02-26 | 1998-02-10 | CMOS circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US5923192A (zh) |
JP (1) | JPH10242834A (zh) |
KR (1) | KR100263785B1 (zh) |
TW (1) | TW384570B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4101973B2 (ja) * | 1999-05-21 | 2008-06-18 | 株式会社ルネサステクノロジ | 出力バッファ回路 |
JP3428527B2 (ja) * | 1999-09-29 | 2003-07-22 | 日本電気株式会社 | 波形整形回路 |
JP3888019B2 (ja) * | 2000-02-28 | 2007-02-28 | ヤマハ株式会社 | 出力バッファ回路 |
KR100363479B1 (ko) * | 2000-06-29 | 2002-11-30 | 주식회사 하이닉스반도체 | 이중 경로를 갖는 입력버퍼 |
US6522180B1 (en) * | 2000-12-21 | 2003-02-18 | Intel Corporation | Bi-voltage levels switches |
US6703883B2 (en) * | 2001-03-29 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Low current clock sensor |
JP3935925B2 (ja) * | 2002-03-04 | 2007-06-27 | 富士通株式会社 | 出力バッファ回路 |
US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
JP4556648B2 (ja) * | 2004-12-03 | 2010-10-06 | ヤマハ株式会社 | デューティ比補正回路 |
CN103368536B (zh) * | 2013-07-24 | 2016-01-13 | 苏州加古尔微电子科技有限公司 | 基于mos管的信号延迟电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5017807A (en) * | 1990-07-05 | 1991-05-21 | At&T Bell Laboratories | Output buffer having capacitive drive shunt for reduced noise |
US5218239A (en) * | 1991-10-03 | 1993-06-08 | National Semiconductor Corporation | Selectable edge rate cmos output buffer circuit |
JP2759577B2 (ja) * | 1992-05-14 | 1998-05-28 | 三菱電機株式会社 | バッファ回路 |
US5214320A (en) * | 1992-06-12 | 1993-05-25 | Smos Systems, Inc. | System and method for reducing ground bounce in integrated circuit output buffers |
US5495195A (en) * | 1994-11-17 | 1996-02-27 | Advanced Micro Devices, Inc. | Output buffer for a high density programmable logic device |
-
1997
- 1997-02-26 JP JP9041882A patent/JPH10242834A/ja active Pending
-
1998
- 1998-02-10 TW TW087101776A patent/TW384570B/zh not_active IP Right Cessation
- 1998-02-25 US US09/030,756 patent/US5923192A/en not_active Expired - Lifetime
- 1998-02-25 KR KR1019980005894A patent/KR100263785B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH10242834A (ja) | 1998-09-11 |
US5923192A (en) | 1999-07-13 |
KR19980071674A (ko) | 1998-10-26 |
KR100263785B1 (ko) | 2000-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW451554B (en) | MOS logic circuit | |
TW384570B (en) | CMOS circuit | |
JP2010161761A (ja) | クロックd型フリップ・フロップ回路 | |
JPH1127113A (ja) | 半導体集積回路 | |
JPS60182488A (ja) | 駆動用電子回路 | |
JP3987262B2 (ja) | レベルコンバータ回路 | |
JP3144395B2 (ja) | ディレイ回路 | |
TW293108B (zh) | ||
US6970116B2 (en) | Multiplexer circuit for converting parallel data into serial data at high speed and synchronizing the serial data with a clock signal | |
CN101741374B (zh) | 无相位失真的电压电平转换器 | |
TW478256B (en) | Waveform correction circuit | |
US5596296A (en) | Clock driver circuit | |
JPH05283984A (ja) | 単一ワイヤクロックを有する2段cmosラッチ回路 | |
JP2977321B2 (ja) | マルチプレクサ | |
JP3120492B2 (ja) | 半導体集積回路 | |
JP2749185B2 (ja) | 複合論理回路 | |
TW502430B (en) | Fuse latch having multiplexers with reduced sizes and lower consumption | |
TW379482B (en) | Synchronized delay circuit | |
JP2000188534A (ja) | クロック・バッファ回路装置 | |
JP2541244B2 (ja) | クロック発生回路 | |
JPS62159910A (ja) | 半導体集積回路 | |
JP3468402B2 (ja) | パストランジスタ回路 | |
CN100508394C (zh) | 具有前置增强电路的低压差动信号驱动器 | |
JP2538628B2 (ja) | 半導体集積回路 | |
JP2004056454A (ja) | フリップフロップとシフトレジスタ及びその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |