TW323367B - - Google Patents

Description

333367 A6 B6 經濟部中央標準居工消费合作杜印製 五、發明説明（） 本發明傜有關於半導體記億裝置。 在半導體記億裝置中，是將電荷儲存在形成於半導體 裝置内之電容器，而且主要係使用依該電荷之有無來記億 資料之方式（一般稱之為動態隨機存取記億體DRAM)。在該 電容器中通常偽使用氧化矽膜作為絶緣膜。 近年來，藉由以強介電材料作為該絶緣膜，而作成使 應記億之資料非依電化的半導體記億裝置已被創造出來。 以下，就使用強介電材料之習知半導體記億裝置參照 美國專利第4873664號作說明。 第24圔為習知半導體記億裝置之電路構成圖，第25圖 為一顯示第24圖之半導體記億裝置之動作時序之圖。第26 圖為習知半導體記憶裝置内之主（體）記億晶胞電容器中所 使用之強介電體的磁滞特性圖；第27圖為習知半導體記億 裝置内之虛設記億體晶胞電容器中所使用之強介電體之磁 滞特性圖。 在第24圖所示習知半導髖記億裝置之電路構成中，感 測放大器30上連接有位元線26、28 ,位元線2δ、28上則分 別連接有主記億晶胞20a、20b ·、20c、20d、20e以及虛設 記億晶胞46、36。主記億晶胞20a由MOS電晶體24以及主記 億晶胞電容器22所構成；M0S電晶體24之閘極連接至字元 線32 , M0S電晶體24之汲極連接至位元線26，M0S電晶體24 之源極連接至主記億晶胞電容器22之第一電極。主記憶晶 胞電容器22之第二電極連接至晶胞屏極電極34。同樣地， 虛設記億晶胞36由M0S電晶體38與虛設記億晶胞電容器40 ----------------ί-------裝------訂 (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297 -3 - 82. 9. 6,000 323367 Α6 Β6 經濟部中央標準局貝工消费合作社印製 五、發明説明（） 構成。MOS電晶體38之閘極連接至虛設字元線42，MOS電晶 體38之汲極連接至位元線28 , MOS電晶體38之源極連接至 虛設記億晶胞電容器40之第一電極；虛設記億晶胞電容器 40之第二電極連接至虛設晶胞屏極電極44。 以下f就該習知半導體記億裝置之電路動作，參照第 25画之動作時序圖，以及第26圖之主記億晶胞電容器之強 介電質磁滯特性_、第27画之虛設記億晶胞電容器之強介 電質磁滯持性圖作一說明。 第26舆第27圖都為強介電質之磁滞特性圖，橫軸為有 關記億晶胞電容器之電場，縱軸顯示彼時之電荷。如第26 與第27圖所示般，在強介電質之電容器中即使電場為0 , 如B點、E點、K點、Η點所示般仍殘留有殘留極化。即使電 源關掉之後，在強介電質之電容器中亦會産生殘留極化。 利用這項持點作成非依電性之資料，並實現非依電性半導 體記億裝置。主記億晶胞電容器在記憶晶胞之資料為“ 1 ”時偽在第26圖之Β點所示狀態，而在記憶晶胞之資料為 “ 0”時則在第26圖之Ε點所示狀態。又，虛設記億晶胞電 容器之初期狀態傜第27圖之Κ點所示之狀態。在此，為了 讀取主記億晶胞之資料，位元線26和28、字元線32、虛設 字元線42、晶胞屏極電極34和虛設晶胞屏極電極44之各個 邏輯電壓設定成“ L ”而作為初始狀態。之後，將位元線 26和28設成浮動（可變）狀態。 其次，如第25圏所示般，將字元線32、虛設字元線42 、晶胞屛極電極34和虛設晶胞屏極電極44全都設定成邏輯 (請先閲讀背面之注意Ϋ項再瑣寫本頁) —裝. 訂 本紙張尺度適用中國圉家標準（CNS)甲4规格（210 X 297公釐） 4 82. 9. 6,000 經濟部中央標筚屬貝工消费合作社印* A6 B6 五、發明説明（） 電壓“H” 。藉此，MOS電晶髏24和38卽OFF,且主記億晶 胞電容器22和虛設記億晶胞電容器40中即産生電場；此時 ，主記億晶胞之資料若為“1”的話，自第26圖之B點狀態 變成D點狀態，電荷qi為位元線26所讀取；若主記億晶胞 之資料為“0”的話，將從第26圖之E點狀態變成D點狀態， 使電荷Q0為位元線26所讀取。虛設記億晶胞從第27圖之K 點狀態變成J點狀態，電荷Qd為位元線28所讀取。接著， 以感測放大器30將被位元線26所讀取之主記億晶胞的資料 和被位元線28所讀取之虛設記億晶胞的資料加以放大，而 讀取出主記億晶胞之資料。 當主記億晶胞之資料為“ 1 ”時，位元線26會成為邏 輯電壓“H”，且晶胞屏極電極34成為邏輯電壓“H” 。於 是，主記億晶胞電容器22中即無電場作動，而變成第26圖 之E點所示狀態。之後，為使主記億晶胞電容器22之資料 狀態回到第26圖之B點所示狀態，將晶胞屏極電極34之邏 輯電壓設成“ L” 、而成為第26圖之A點所示狀態後，再將 字元線32之邏輯電壓設定成。一旦將字元線32設定 成“L”之邏輯電壓，主記億晶胞電容器22中即無電場作 用，而回到第26画之B點所示狀態。 同樣地，當主記憶晶胞之資料為“ ”時，位元線26 變成邏輯電壓“ L ”，且晶胞屏極電極34變成邏輯電壓“ H” 。於是，主記憶晶胞電容器22處於第26圖之D點所示狀 態；之後，若晶胞屛極電極34之邏輯電壓變成“ L”，主 記憶晶胞電容器22中卽無電場作動，而成第26圖之E點所 本紙張尺度適用中8國家標準（CNS)甲4規格（210 X 297公货> ----------------f-------裝------訂 (請先聞讀背面之注意事項再蜞寫本頁) S2B367 A6 B6 經濟部中央標準局貝工消費合作社印* 五、發明説明（） 示狀態。之後，即使字元線32之邏輯電壓變成“ L”，主 記億晶胞電容器22中無電場作動之狀態仍不變，而仍維持 第26圖之E點狀態。 虛設記憶晶胞在主記億晶胞之資料為“ 1 ”時，位元 線28會變成邏輯電壓“L”，且晶胞屛極電極44之邏輯電 壓為“ H” 。於是，虛設記億晶胞電容器40即處於第27圖 之J點所示狀態。之後，虛設字元線36若為邏輯電壓“ L ”，且虛設晶胞屏極44之邏輯電壓為，在此情形下， 虛設記憶晶胞電容器40中將沒有電場，而回到第27圖之K 點狀態。 同樣地，當主記億晶胞之資料為“ 0”時，位元線28 變成邏輯電壓“H”，晶胞屏極電極44為“H”之邏輯電壓 。於是，虛設記億晶胞電容器40處於第27圖之i(點所示狀 態。之後，即使虛設字元線36為“ L”之邏輯電壓，且虛 設晶胞屏極電極44之邏輯電壓為“ L ”，虛設記億晶胞電 容器40中沒有電場之狀態亦不變，而被維持於第27圖之K 點所示狀態。 但是，在如上所述之習知構造與動作的半導體記億裝 置中，虛設記億晶胞電容器並不一定傜以第27圖所示之K 點狀態作為在製造完後之初期狀態。因此，若初期狀態傺 在第27圖之Η點所示狀態的話，將會有在第一次讀取時發 生誤動作之問題。 又，在習知半導體記億裝置中，在將資料讀出，且以 感測放大器將位元線所讀出之電荷加以放大之後，虛設字 ----------------ί------------- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） -6 - 82.9.6,000 323367 A6 B6 經濟部中喪«準场典工消费合作社印"

五、發明説明（） 元線42與虛設晶胞屏極電極44將同時變成之邏輯電 壓。於是，舉例而言，若虛設字元線42之寄生電容相當大 ,且虛設字元線42之下降比虛設晶胞屏極電極之下降還慢 的話，當主記億晶胞之資料偽“0”時，在位元線28處於 “H”之邏輯電壓下，晶胞屏極電極44將産生“L”邏輯電 壓之狀態。進而，虛設記億晶胞電容器40即成為第27圖之 G點所示狀態。之後，若虛設字元線42為“L”之邏輯電 壓的話，虛設記億晶胞電容器40即成為第27圖之Η點所示 狀態。像這樣，若虛設記億晶胞電容器40不是在作為初期 狀態之第27圖所示Κ點狀態的話，在下一次之記億晶胞讀 出時，將會有發生誤動作之問題。 此外，亦會有在記億晶胞之資料讀出時，為了在上升 字元線後上升晶胞屏極電極，致該資料為位元線所讀出之 動作延遲的問題。 再者，由於字元線舆虛設字元線、晶胞屛極電極、虛 設晶胞屏極電極等之上升皆同時，且字元線、虛設字元線 、虛設晶胞屏極電極之下降皆同時，為了驅動這些動作， 將會有所謂消耗電力變多之問題。 [概要] 為了解決上述問題，作為第一發明之半導體記億裝置 偽在一種：第一位元線與相對於該第一位元線之第二位元 線連接至放大器，構成主記億晶胞之第一M0S電晶髏的閘 極連接至字元線上，構成主記億晶胞之第一強介電質電容 器之第一電極連接至該第一 M0S電晶體之源極上，第一 M0S ----------------ί -------裝------訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公« ) 82. 9. 6,000 經濟部中央標準局典工消费合作社印製 A6 B6_ 五、發明説明（） 電晶髏之汲極連接至該第一位元線上，該第一強介電質電 容器之第二電極連接至第一屏極電極，構成虛設記億晶胞 之第二MOS電晶體之閘極連接至虛設字元線，構成虛設記 億晶胞之第二強介電質電容器之第一電極連接至該第二 MOS電晶體之源極，該第二MOS電晶體之汲極連接至第二 位元線，第二強介電質電容器之第二電極連接至第二屛極 電極，如此構成之半導體記億裝置中，在該構成虛設記億 晶胞之第二MOS電晶體OFF之後，將第二屏極電極之邏輯電 壓反轉。 第二發明傜在第一發明之半導體記億裝置中，在該構 成虛設記億晶胞之第二M0S電晶體OFF之後，將第一、第二 屛極電極之邏輯電壓反轉，隨後並將該構成主記億晶胞之 第一 M0S電晶體OFF。 第三發明傜在第二發明之半導體記億裝置中，將第一 屏極電極與第二屏極電極相連接者。 第四發明偽在第一發明之半導體記億裝置中，在記億 晶胞之資料的讀出或寫入動作終了之後，將第二位元線設 定成某一邏輯電壓，並將第二M0S電晶體⑽，且將該第二 屏極電極之邏輯電壓設定成舆該第二位元線之邏輯電壓相 反之邏輯電壓。 第五發明傜構設成：將第一位元線與相對於該第一位 元線之第二位元線連接至一放大器，將構成主記億晶胞之 第一 M0S電晶體之閘極連接至字元線，將構成主記億晶胞 之第一強介電質電容器之第一電極連接至該第一 M0S電晶 (請先閲讀背面之注意事項再填寫本頁) .裝_ 訂_ 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） -8 82. 9. 6,000 323367 A6 B6 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 體之源極，將第一 MOS電晶體之汲極連接至該第一位元線， 將該第一強介電質電容器之第二電極連接至第一屏極電 極，將構成虛設記億晶胞之第二MOS電晶體之閘極連接至 虛設字元線，將構成虛設記億晶胞之第二強介電質電容器 之第一電極連接至第二MOS電晶體之源極，將第二MOS電晶 體之汲極連接至第二位元線，將第二強介電質電容器之第 二電極連接至第二屛極電極，將第三M0S電晶體之閘極連 接至一虛設記億晶胞資料初期化用控制信號線上，將第三 MOS電晶體之汲極連接至第二強介電質電容器之第一電極 上，並將第三MOS電晶體之源極連接至一虛設記億晶胞資 料初期化電位信號線上。 訂. 第六發明傺在第五發明所述半導體記億裝置中，將第 一屏極電極與第二屏極電極相連接者。 第t發明傜在第五發明之半導體記億裝置中，將該虛 設記億晶胞資料初期化電位信號線連接至接地電位者。 第八發明傜在第五發明之半導體記億裝置中，將在記 億晶胞之資料的讀出或寫入動作開始前之第一位元線與第 二位元線的邏輯電壓設定成接地電位者。 經濟部中央嫌準曷貝工消费合作杜印« 第九發明係在第五發明之半導體記億裝置中，在將該 構成虛設記億晶胞之第二MOS電晶體OFF之後，將第三MOS 電晶體ON ,並在其後，將第一、第二屏極電極之邏輯電壓

反轉，接著，再將該構成主記億晶胞之第一 M0S電晶體OFF 〇 第十發明偽在第一或第五發明之半導體記億裝置中， 本紙張尺度適用中a國家標準（CNS)甲4规格（210 X 297公货）_ 9 - 82. 9. 6,000 經濟部中央標準局R工消费合作社印製 ^23867 A6 __B6_ 五、發明説明（） 將在記憶晶胞之資料的讀出動作開始前的第一屛極電極的 邏輯電壓設定成與第一位元線之邏輯電壓相反。 第十一發明傜在第一或第五發明之半導體記億裝置中 ,將在記億晶胞之資料的讀出動作開始前的第二屏極電極 之邏輯電壓，以及第二強介電質電容器之第一電極的邏輯 電壓，設定成與第二位元線之邏輯電壓相反。 第十二發明偽在第一或第五發明之半導體記億裝置中 ,將在記億晶胞之資料的讀出動作開始前的第二屏極電極 之邏輯電壓，以及第二位元線之邏輯電壓，設定成與第二 強介電質電容器之第一電極的邏輯電壓相反的邏輯電壓。 第十三發明傜在第十、第十一或第十二發明之半導體 記億裝置中，經常將第一屛極電極之邏輯電壓設定成相同 ，或是將第二屏極電極之邏輯電壓設定成相同。 第十四發明傜在第一或第四發明之半導體記億裝置中 ，在將該構成主記億晶胞之第一 MOS電晶體，以及該構成 虛設記億晶胞之第二MOS電晶體加以ON之後，將第一、第 二屛極電極之邏輯電壓反轉。 第十五發明傜在第一或第四發明之半導體記億裝置中 ，在將該構成主記億晶胞的第一 M0S電晶體以及該構成虛 設記億晶胞之第二M0S電晶體⑽之後，在記億晶胞之資料 讀出或寫入動作開始前，將第一、第二位元線預先充電至 某一邏輯電壓，充電結束後，再將第一、第二屏極電極之 邏輯電壓反轉。 第十六發明傺在第一或第四發明之半導體記億裝置中 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） _ 1〇 _ 82.9.6,000 (請先閲讀背面之注意事項再塡寫本頁) .裝. 訂. 鍰濟部中央櫺準局員工消费合作杜印* 5^5^67 A6 ________B6_ 五、發明説明（） ，在將第一、第二屏極電極之邏輯電壓加以反轉之後，將 構成主記億晶胞之第一 MOS電晶體以及該構成虛設記億晶 胞之第二MOS電晶體⑽。 藉由如上所述構成與動作之半導體記億裝置，將可以 進行虛設記億晶胞電容器的初期化，而不會有讀取時的誤 動作。而且，將可以確實將資料讀出後之虛設記億晶胞電 容器的狀態設定成初期狀態，因而不會有讀出時之誤動作 。再者，可以製出一種電力消耗不會集中之半導體記億裝 置。 [圖示之摘要説明] 第1圖為顯示本發明半導體記億裝置之第一實施例之 電路構成之圖。 第2圖為顯示本發明半導體記億裝置之第一實施例之 動作時序之圖。 第3圖為顯示本發明半導體記億裝置之第二實施例之 電路構成之圖。 第4圖為顯不本發明半導體記億裝置之第二實施例之 動作時序之圔。 第5圖為顯示本發明半導體記億裝置之第三實施例之 動作時序之圔。 第6圖為顯示本發明半導體記億裝置之第四賁施例之 電路構成之圖。 第7圖為顯不本發明半導體記億裝置之第四實施例之 動作時序之圖。 本紙張从適用中國國家標準（CNS)甲4祕（210 X 297公梦) ΓΪ ------ 〜丄丄 _ 82. 9. 6,000 ------：-----------f-----裝------.玎 (請先Μ讀背面之注意事項再埸寫本頁) «濟部中央螵率扃R工消费合作杜印« 323367 A6 _B6 _ 五、發明説明（） 第8 _為顯示本發明半導體記億裝置之第五實施例之 電路構成之圖。 第9圖為顯示本發明半導體記億裝置之第五實施例之 動作時序之圖。 第10圖為一顯示本發明半導體記億裝置之第五實施例 所使用之主記億晶胞電容器之強介電質之磁滞特性之画。 第11圖為一顯示本發明半導體記億裝置之第五實施例 所使用之虛設記億晶胞電容器之強介電質之磁滯特性之圖 〇 第1 2圖為顯示本發明半導體記億裝置之第六實施例之 電路構成之圖。 第13圔為顯示本發明半導體記億裝置之第六實施例之 動作時序之圖。 第1 4圖為顯示本發明半導體記億裝置之第七實施例之 電路構成之圖。 第15圖為顯示本發明半導體記億裝置之第七實施例之 動作時序之圖。 第16圖為顯示本發明半導體記億裝置之第八實施例之 電路構成之圖。 第17圖為顯示本發明半導體記億裝置之第八實施例之 動作時序之國。 第18圖為顯示本發明半導體記億裝置之第九實施例之 動作時序之圖。 第19圖為一顯示本發明半導體記億裝置之第九實施例 本紙張尺度適用中國a家埭準（CNS)甲4规格（210 X 297公釐） _ 12 - 82. 9. 6,000 (請先閱讀背面之注意事項再填寫本頁) —裝. 訂· »濟部中央標準局Λ工消費合作社印製 323367 A6 _ B6___ 五、發明説明（） 所使用之主記億晶胞電容器之強介電質之磁滯特性之圔。 第20圔為一顯不本發明半導體記億裝置之第九實施例 所使用之虛設記憶晶胞電容器之強介電質之磁滯特性之圖 〇 第21圖為顯示本發明半導體記億裝置之第十實施例之 動作時序之圖。 第22圖為顯示本發明半導體記億装置之第十一實施例 之動作時序之圖。 第23圖為顯示本發明半導體記億裝置之第十二實施例 之動作時序之圖。 第24圖為顯示習知半導體記億裝置之電路構成之圖。 第25画為顯示習知半導髏記億裝置之動作時序之圖。 第26圖為一顯示習知半導體記憶裝置所使用之主記億 晶胞電容器之強介電質之磁滯特性之画。 第27圖為一顯示習知半導體記億裝置所使用之虛設記 億晶胞電容器之強介電質之磁滞待性之圖。 [較佳實施例之說明] 在本發明半導體記億裝置之第一實施例中，第1圖顯 示該半導體記億装置之電路構成圖，第2圔顯示驅動該電 路時之動作時序圖。 首先，就第1圖之電路構成圖作一簡單說明。 主記億晶胞傜由：主記億晶胞強介電質電容器Csl至C s8，以及閘極連接有字元線WL0至WL3之N通道型M0S電晶體 Qn所構成。主記億晶胞強介電質電容器Csl — Cs8之第一電 本紙張尺度適用中國國家搮準（CNS)甲4规格（210 X 297公釐） 一13 - 82. 9. 6,000 (請先《讀背面之注意事項再填寫本頁)

L 丨装. 訂· 323367 A6 B6 鱷濟部中央樣*1-渴貝工消费合作杜印製 五、發明説明（） 極連接至N通道型MOS電晶體Qn之源極上；主記億晶胞強 介電質電容器Csl — Cs8之第二電極連接至晶胞屛極電極CP 0或CP1上，而且，構成主記憶晶胞之n通道型m〇s電晶體 Qn之汲極連接至位元線BLO、/BLO、BL1、/BL1其中之一。 虛設記億晶胞亦同樣，由：虛設記億晶胞強介電質電容器 Cdl - Cd4,以及閘極連接有虛設字元線DWLO - DWL1之N通 道型MOS電晶體Qn所構成。虛設記憶晶胞強介電質電容器 Cdl - Cd4之第一電極連接至N通道型MOS電晶體Qn之源極 上；虛設記億晶胞強介電質電容器Cdl- Cd4之第二電極連 接至虛設晶胞屏極電極DCPO或DCP1上，而且，構成虛設記 憶晶胞之N通道型MOS電晶體Qn之汲極連接至位元線BLO、 /BL0、BL1、/BL1其中之一；又，位元線 BLO 和/BL0、BL1 和/BL1各組分別連接至感測放大器SAO、SA1。感測放大器 SAO、SA1分別為感测放大器控制信號SAEO、SAE1所控制， 而SAEO、SAE1則在邏輯電壓為“ H”時動作。另外，位元 線BLO和/BLO、BL1和/BL1透過一其閘極受施加有位元線等 化器與預充電控制信號EQ11之H通道型MOS電晶體Qn而連 接在一起，各位元線BLO、/BLO、BL1、/BL1再進一步分別 經由一閘極受施加有位元線等化器與預充電控制信號EQ11 之N通道型MOS電晶體Qn而連接至接地電壓VSS。 其次，就第一實施例所掲半導體記億裝置的動作，以 第2圖之動作時序圖作說明。強介電質如習知技術所示般 ，主記億晶胞電容器之強介電質顯示出第26圖所示之磁滞 特性，而虛設記億晶胞電容器則顯示出第27圖所示之磁滯 (請先聞讀背面之注意事項再填寫本買) •-裝h 訂- 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） 82. 9. 6,000 3^3367 經濟部中典標準局Λ工消费合作社印製 A6 B6 五、發明説明（） 特性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、晶胞屛極電極、虛設晶胞屏極電極、感測放大器 控制信號之初期狀態設定為“ L”之邏輯電壓，而位元線 等化器與預充電控制信號EQ11則設定成之邏輯電壓， 位元線設定成“ L”之邏輯電壓。之後，將該位元線等化 器與預充電控制信號EQ11設定成“ L”之邏輯電壓，且將 位元線設定成浮動狀態。其次，為了讀出主記億晶胞電容 之資料，右將予兀線WL1+、虛設字兀線DWL1、晶胞屛 極電極CPO、虛設晶胞屏極電極DCPO設定成“ 之邏輯電 壓的話，位元線BLO上將讀出虛設記憶晶胞之資料，且位 元線/BLO上將讀出主記億晶胞之資料。此時，若主記億晶 胞之資料為“1”，將從第26圔之B點狀態變成D點狀態， 且電荷Q1被位元線所讀出。當主記億晶胞之資料為“ 〇” 時，則從第26圖之E點狀態變成D點狀態，且電荷Q〇為位元 線所讀出。此時，虛設記億晶胞從第27圖之K點狀態變成 J點狀態，而電荷Qd為位元線所讀出。之後，將感測放大 器控制信號SAE0設定成“ H”之邏輯電壓，使感測放大器 SA0動作，而將位元線BL0和/BL0上所讀出之資料加以放大 。其次，將晶胞屏極電極CP0設定成“ L”之邏輯電壓；此 時，若主記億晶胞之資料為“1”，將變成第26圖之A點 狀態；若主記億晶胞之資料為“0”，則將變成第26圖之E 點狀態。 其次，將字元線WL1、虛設字元線DWL1設定成“ L”之 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐) _ 15 _ 82. 9. 6,000 ------J----------^ ----^--裝-^------訂 (請先閲f面之注意事項再璜寫本頁) A6 B6 經濟部中央標準局工消费合作杜印製 五、發明説明（) 邏輯電壓，感測放大器控制信號SAEO設定為“ L”之邏輯 電壓，位元線等化器與預充電控制信號EQ11設定為“ H”之 邏輯電壓，位元線設定成“ L ”之邏輯電壓。 該第一實施例之特徵偽在於：在將虛設位元線設定成 邏輯電壓“ L”後，藉由將虛設晶胞屏極電極設定成邏輯 電壓“L”，將可以將虛設記億晶胞之初期狀態確實位於 第27圖之K點狀態。於是，在下次資料讀取時，即不會産 生誤動作。附帶一提者，在將虛設晶胞屛極電極設定成邏 輯電壓“ L ”之後，在已將虛設字元線設定成邏輯電壓“ L ”之下，當主記億晶胞之資料為“ 0”時，一旦虛設晶胞 屏極電極變成邏輯電壓“ L”時，虛設記億晶胞將會變成 第27圖之G點所示狀態；而一旦虛設字元線變成邏輯電壓 “ L ”時，虛設記憶晶胞將變成第27圖之G點或Η點狀態 。像這樣，由於虛設記億晶胞之初期狀態不是第27圖之Κ 點狀態，在下次資料讀取時，將會産生誤動作。 就本發明半導體記億裝置之第二實施例，將該半導體 記億裝置之電路構成圖顯示於第2圖，而驅動該裝置時之 動作時序則顯示於第4圖。 首先，就第3圖之電路構成圖簡單説明。 主記億晶胞傜由：主記億晶胞強介電質電容器Csl至C s8,以及閘極連接有字元線WL0至WL3之N通道型M0S電晶體 Qn所構成。主記億晶胞強介電質電容器Csl - Cs8之第一電 極連接至N通道型M0S電晶體Qn之源極上；主記億晶胞強 介電質電容器Csl - Cs8之第二電極連接至晶胞屏極電極 (請先閲讀背面之注意事項再填寫本頁) 丨裝‘ 訂. 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐）一16 _ 82. 9. 6,000 經濟部中央標準局Λ工消费合作杜印製 A6 B6 五、發明説明（） CPO(DCPO)或CPl(DCPl)上，而且，構成主記億晶胞之N通 道型M0S電晶體Qn之汲極連接至位元線BL0、/BL0、BL1、 /BL1其中之一。虛設記億晶胞亦同樣，由：虛設記億晶胞 強介電質電容器Cdl - Cd4 ,以及閘極連接有虛設字元線 DWLO- DWL1之N通道型M0S電晶體Qn所構成。虛設記億晶胞 強介電質電容器Cdl — Cd4之第一電極連接至H通道型M0S 電晶體Qn之源極上；虛設記億晶胞強介電質電容器Cdl —

Cd4之第二電極連接至晶胞屏極電極CPO (DCP0)或CPI (DCP1 )上，而且，構成虛設記憶晶胞之N通道型M0S電晶體Qn之 汲極連接至位元線BL0、/BL0、BL1、/BL1其中之一；又， 位元線BL0和/BL0、BL1和/BL1各組分別連接至感測放大器 SAO、SA1。感測放大器SAO、SA1分別為感測放大器控制信 號SAE0、SAE1所控制，而SAEO、SAE1則在邏輯電壓為“ H” 時動作。另外，位元線BL0和/ BLO、BL1和/BL1各組透過一 其閘極受施加有位元線等化器與預充電控制信號EQ21之N 通道型M0S電晶體Qn而連接在一起，各位元線BLO、/BL0、 B L 1、/ B L1再進一步分別經由一閛極受施加有位元線等化 器與預充電控制信號EQ21之N通道型M0S電晶體Qn而連接 至接地電壓VSS。 其次，就第二實施例所掲半導體記億裝置的動作，以 第4圔之動作時序圔作說明。不過，同第一實施例一樣， 主記億晶胞電容器之強介電質顯示出第26圖之磁滯持性， 而虛設記億晶胞電容器則顯示出第27圖之磁滞特性。 在此，為了讀出主記憶晶胞之資料，將字元線、虛設 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公*) _ 17 _ 82. 9. 6>0〇〇 -------^----------^ ------裝-------訂 (請先Μ讀背面之注意事項再填寫本頁) 娌濟部中央樣準易R工消费合作社印製 A6 B6 五、發明説明（） 字元線、晶胞屏極電極、虛設晶胞屏極電極、感測放大器 控制信號之初期狀態設定為邏輯電壓“ L”，而位元線等 化器與預充電控制信號EQ21則設定成邏輯電壓“HM，位元 線設定成邏輯電壓“ L” 。之後，將該位元線等化器與預 充電控制信號EQ21設定成邏輯電壓“L”，且將位元線設 定成浮動狀態。其次，為了讀出主記億晶胞電容器Cs2之 資料，若將字元線WL1、虛設字元線DWL1、晶胞屛極電極 CPO(DCPO)設定成邏輯電壓“H”的話，位元線BLO上將讀 出虛設記億晶胞之資料，且位元線/BL0上將讀出主記億晶 胞之資料。此時，若主記億晶胞之資料為“ 1 ”，將從第 26圖之B點狀態變成D點狀態，且電荷Q1被讀出至位元線上 。當主記億晶胞之資料為“ 〇”時，則從第26圖之E點狀態 變成D點狀態，且電荷Q0被讀出至位元線上。此時，虛設 記億晶胞從第27圖之!（點狀態變成J點狀態，而電荷Qd被 讀出至位元線。之後，將感測放大器控制信號s AE0設定成 “ Η”之邏輯電壓，使感測放大器sA0動作，而將位元線 BL0和/BL0上所讀出之資料加以放大。其次，將虛設字元 線DWL1設定成邏輯電壓“ L”，再來，將晶胞屏極電極cp〇 ( DCP0)設定成邏輯電壓《 L” ；此時，若主記億晶胞之資料 為“ Γ’，將變成第26圖之A點狀態；若主記億晶胞之資 料為“ 0” ’則將變成第26圔之E點狀態。其次，將字元線 WL1設定成邏輯電壓“ L”，此時，若主記億晶胞之資料為 “ 1 ”，將變成第26圖之A點或B點狀態，而若主記億晶 胞之資料為“ 0 ”的話，將變成第2 δ圖之E點狀態。其次 (請先Μ讀背面之注意事項存塡寫本黃) 丨裝· 訂. 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐 82. 9. 6,000 A6 B6 經濟部中央襟準局β工消费合作社印製 五、發明説明（） 將感測放大器控制信號SAEO設定為邏輯電壓“L”，位元 線等化器與預充電控制信號EQ21設定為邏輯電壓“η”，且 將位元線設定成邏輯電壓“ L ” 。 該第二實施例之特徽傜在於：和第一實施例一樣，在 將虛設位元線設定成邏輯電壓“L”後，藉由將（虛設）晶 胞屏極電極設定成邏輯電壓“ L ”，將可以將虛設記億晶 胞之初期狀態確實位於第27圖之K點狀態。又，藉由如上 所述之第4圖的動作時序，主記億晶胞之晶胞屏極電極與 虛設記億晶胞之虛設晶胞屏極電極可以共通。 就本發明半導體記億裝置之第三實施例而言，第3圖 顯示該半導體記億裝置之電路構成圖，而第5圖顯示驅動 該裝置時之動作時序。 第3圖之電路構成圖與第二實施例同樣，而就第5圖 之動作而言，與第一實施例一樣，虛設記億晶胞電容器之 強介電質的磁滯待性以第27圖所示者説明。 在此，用以讀出主記億晶胞之資料的時序與第二實施 例相同。 在第5圖中，偽將感測放大器控制信號SAEO之邏輯電 壓設定成“ L ”，位元線等化器與預充電控制信號EQ21設 定成邏輯電壓“H”，位元線設定成邏輯電壓“L”，而終 止主記億晶胞之資料的讀出。到此為止，都與第二實施例 相同。其次，如第5圖所示般，將虛設字元線D W L 1與感測 屛極電極CPO(DCPO)設定成邏輯電壓“H”，這個是用以將 虛設記億晶胞之資料初期狀態化的時序，且虛設記億晶胞 (請先《讀背面之注意事項再塡寫本頁) 人 —裝. 訂· 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐〉 82. 9. 6,000 ¾ 經濟部中央標準局霣工消费合作杜印« A6 — _________B6 __ 五、發明説明（） 之狀態變成第27圖之J點狀態。之後，藉由將晶胞屏極電 極CPO(DCPO)設定成邏輯電壓“L”，將虛設字元線DWL1設 定成邏輯電壓“L”，虛設記億晶胞之狀態將變成第27圖 之K點狀態。 該第三實施例之特徵傷在於：藉由虛設記億晶胞之資 料的初期狀態化之時序動作，可以將虛設記億晶胞之資料 確實設定在第27圖之K點初期狀態。尤其是使用在，裝置 製造完後加入電源時虛設記億晶胞並非處於初期狀態之場 合下。 在第一、第二實施例中，由於是在資料讀出之一連動 作時序的最後，進行虛設記億晶胞之初期化，不進行讀取 之動作即不會有虛設記億晶胞之初期化。 就本發明半導體記億裝置之第四實施例而言，第6圖 顯示該半導體記億裝置之電路構成圔，第7圖顯示該半導 體記億裝置之動作時序。 首先，就第6圖之電路構成圖簡單說明。 同第二實施例一樣，主記憶晶胞係由：主記億晶胞強 介電質電容器Csl至Cs8,以及閘極連接有字元線WL0至WL3 之N通道型M0S電晶體Qn所構成。主記億晶胞強介電質電容 器Csl — Cs8之第一電極連接至N通道型M0S電晶體Qn之源 極上；主記億晶胞強介電質電容器Csl - Cs8之第二電極連 接至晶胞屏極電極CPO(DCPO)或CPl(DCPl)上，而且，構成 主記億晶胞之N通道型M0S電晶體Qn之汲極連接至位元線B L0、/BL0、BL1、/BL1其中之一。虛設記億晶胞亦同樣， 本纸張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） 82. 9. 6,〇〇〇 (請先W讀背面之注意事項再塡寫本頁) •裝. 訂. 線. 嫌濟部中央樣準曷貝工消费合作杜印製 A6 _B6 _五、發明説明（） 由：虛設記億晶胞強介電質電容器Cdl- Cd4，以及閘極連 接有虛設字元線DWLO— DWL1之N通道型MOS電晶體Qn所構成 。虛設記億晶胞強介電質電容器Cdl - Cd4之第一電極連接 至N通道型MOS電晶體Qn之源極上；虛設記億晶胞強介電 質電容器Cdl— Cd4之第二電極連接至晶胞屛極電極CPO(DC P0)或CPl(DCPl)上；又，虛設記億晶胞強介電質電容器 Cdl - Cd4之第一電極透過一其閘極為虛設記億晶胞資料初 期化用控制信號DCW41的N通道型MOS電晶體而連接至接地 電壓VSS。而且，構成虛設記憶晶胞之N通道型MOS電晶體 Qn之汲極連接至位元線BLO、/BLO、BL1、/BL1其中之一； 又，位元線BLO和/BLO、BL1和/BL1各組分別連接至感測放 大器SAO、SA1。且，感測放大器SAO、SA1分別為感測放大 器控制信號SAEO、SAE1所控制，而SAEO、SAE1則在邏輯電 壓為“ H”時動作。S外，位元線BLO和/BLO、BL1和/BL1 各組透過一其閘極為位元線等化器與預充電控制信號EQ41 之N通道型MOS電晶體Qn而連接在一輯，而且，各位元線 BLO、/BLO、BL1、/BL1再進一步分別經由一其閘極為位元 線等化器與預充電控制信號EQ41之N通道型MOS電晶體Qn 而連接至接地電壓VSS。 其次，就上述構成之半導體記億裝置之動作，以第7 圖之顯示動作時序之圔作說明。在此，主記億晶胞電容器 之強介電質亦顯示出第26圖之磁滯待性，而虛設記億晶胞 電容器之強介電質亦顯示出第27圖之磁滞待性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 (請先閲f面之注意事項再塡寫本頁) -裝- 訂. 1: 本紙張尺度適用中《國家棣準（CNS)甲4規格<210 X 297公釐） 82. 9. 6,000 A6 B6 經濟部中央標準局Λ工消费合作杜印製 五、發明説明（） 字元線、晶胞屏極電極、虛設晶胞屏極電極、感測放大器 控制信號之初期狀態設定為邏輯電壓“L”，而虛設記億 晶胞資料初期化用控制信號DCW41設定成邏輯電壓“H”， 並將虛設記億晶胞之資料設定成像初期狀態之第27圖的K 點狀態。其次，將位元線等化器與預充電控制信號EQ41則 設定成邏輯電壓“H”，位元線設定成邏輯電壓“L” 。之 後，將該位元線等化器與預充電控制信號EQ41設定成邏輯 電壓“ L ”，且將位元線設定成浮動狀態。而且，將虛設 記憶晶胞資料初期化用控制信號DCW41設定成邏輯電壓“ L ”，將虛設記億晶胞強介電質電容器之第一電極亦設定成 浮動狀態。其次，為了讀出主記憶晶胞電容器Cs2之資料， 若將字元線WL1、虛設字元線DWL1、晶胞屏極電極CPO(DC P0)設定成邏輯電壓“Η”的話，位元線BLO上將謓出虛設 記億晶胞之資料，且位元線/'BL0上將讀出主記億晶胞之資 料。此時，在主記億晶胞之資料為“ 1”之情形下，將從第 26圖之B點狀態變成D點狀態，且電荷Q1被讀出至位元線上 。而在主記億晶胞之資料為“ 0 ”之情形下，則從第26画 之E點狀態變成D點狀態，且電荷Q〇被讀出至位元線上。此 時，虛設記億晶胞從第27圖之K點狀態變成J點狀態，而 電荷Qd被讀出至位元線。之後，將感測放大器控制信號 SAE0設定成邏輯電壓“H”，使感測放大器sa〇動作，而將 位元線BL0和/BL0上所讀出之資料加以放大。其次，將虛 設字元線DWL1設定成邏輯電壓，再來，將虛設記億 晶胞資料初期化用控制信號DCW41設定成邏輯電壓“ L”， (請先Μ讀背面之注意事項再填寫本頁)

L --裝. 訂. 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公货） 82· 9· 6,〇〇〇 A6 B6 »濟部中夹標準局員工消费合作社印製 五、發明説明（） 虛設記憶晶胞設定成苐27圔之J點狀態。其次，將晶胞屏 極電極CPO(DCPO)設定成邏輯電壓“L” ；此時，若主記億 晶胞之資料為“ 1”，將變成第26圖之A點狀態；若主記 億晶胞之資料為“0M ,則將變成第26圖之E點狀態，而虛 設記億晶胞變成第27圖之K點狀態。其次，將字元線WL1 設定成邏輯電壓“L”，此時，在主記憶晶胞之資料為《1 M下，將變成第26圖之A點或B點狀態，而在主記億晶胞 之資料為“ 0”下，將變成第26圖之E點狀態。其次，將感 测放大器控制信號SAE0設定為邏輯電壓“L”，位元線等 化器與預充電控制信號EQ41設定為邏輯電壓“H”，且將位 元線設定成邏輯電壓“ L ” 。 該第四實施例之特徵偽在於：藉由以虛設記憶晶胞資 料初期化用控制信號DCW41來控制該虛設記億晶胞強介電 質電容器之第一電極的狀態，可以將虛設記億晶胞之初期 狀態變成第27圖之(（點狀態。在此第四實施例中，由於在 將虛設記億晶胞強介電質電容器之第一電極的狀態固定於 接地電壓VSS (邏輯電壓“[，）之後，接著將晶胞屛極電極 CPO(DCPO)設定成邏輯電壓“L”，將可以將虛設記億晶胞 之初期狀態確實變成第27圖之K點狀態。亦即，如第一、 第二實施例般，在虛設記億晶胞強介電質電容器之第一電 極係處於邏輯電壓“ Η ”之浮動狀態下，由於晶胞屏極電 極CPO(DCPO)變成邏輯電壓，當僅使晶胞屛極電極 CPO (DCP0)變化某一電位時，由於第一電極處於浮動狀態， 將不限於只能同電位變化。相對於此，在第四實施例中， (請先閲讀背面之注意事項再填寫本頁) k 丁 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公* > 82. 9. 6,000 «濟部中*標準局貝工消费合作杜印製 A6 B6 五、發明説明（） 由於記憶晶胞之第一電極與晶胞屏極電極兩電極都變成接 地電位，該兩電極若没有電位差的話，即變成同電位。 又，在第四實施例中，由於位元線之預充電位傜接地 電壓VSS(邏輯電壓“L”），且將虛設記億晶胞強介電質電 容器之第一電極的初期狀態設定成接地電壓（邏輯電壓“ L ”），將可以減少裝置在電源加入時之初期化時的消耗電 力。另外，由於位元線與記億晶胞電容器都具有電容C , 若預充電位與電容器之第一電極的初期狀態僳電源電壓（ VCC)的話，將産生一僅供給C X VCC電荷量之電力消耗。 就本發明半導體記億裝置之第五實施例而言，第8圖 顯示該半導體記億裝置之電路構成圖，第9圖顯示該半導 體記億裝置之動作時序。此第五實施例之電路構成雖與前 述第四實施例相同，然而位元線與晶胞屏極電極以及虛設 記億晶胞之初期狀態的邏輯電壓則與第四實施例者相反。 首先，就第8圖之電路構成圖簡單說明。 主記億晶胞傜由：主記億晶胞強介電質電容器Csl至 Cs8,以及閘極連接有字元線WLO至WL3之N通道型MOS電晶 體Qn所構成。主記億晶胞強介電質電容器Csl — Cs8之第一 電極連接至N通道型MOS電晶體Qn之源極上；主記億晶胞 強介電質電容器Csl- Cs8之第二電極連接至晶胞屏極電極 CPO(DCPO)或CPl(DCPl)上，而且，構成主記億晶胞之N通 道型M0S電晶體Qn之汲極連接至位元線BL0、/BL0、BL1、/ BL1其中之一。虛設記億晶胞亦同樣，由：虛設記億晶胞強 介電質電容器Cd 1 - Cd4,以及閘極連接有虛設字元線DWL0 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297 82 9 6 000 -24 - ' ---------------j----：——裝------訂----- (請先閱讀背面之注意^項再塡寫本頁) 3吻67 ft濟部中央標準房貝工消費合作杜印« A6 B6 五、發明説明（） —DWL1之N通道型MOS電晶體Qn所構成。虛設記億晶胞強介 電質電容器Cdl — Cd4之第一電極連接至N通道型MOS電晶 體Qn之源極上；虛設記億晶胞強介電質電容器Cdl - Cd4之 第二電極連接至晶胞屏極電極CPO(DCPO)或CPl(DCPl)上； 又，虛設記億晶胞強介電質電容器Cdl - Cd4之第一電極透 過一其閘極為虛設記憶晶胞資料初期化用控制信號DCW51 的P通道型MOS電晶體QP而連接至電源電壓VCC。而且，構 成虛設記億晶胞之N通道型M0S電晶體Qn之汲極連接至位 元線BL0、/BL0、BL1、/BL1其中之一；又，位元線BL0和 /BL0、BL1和/BL1各組分別連接至感測放大器SA0、SA1。 且，感測放大器SAO、SA1分別為感測放大器控制信號SAE0 、SAE1所控制，而SAEO、SAE1則在邏輯電壓為“H”時動 作。另外，位元線BL0和/BL0、BL1和/BL1各組透過一其閘 極為位元線等化器與預充電控制信號EQ51之P通道型M0S 電晶體Qp而連接在一起；而且，各位元線BL0、./BL0.、BL1 、/BL 1再進一步分別經由一其閘極為位元線等化器與預充 電控制信號EQ51之P通道型M0S電晶體QP而連接至電源電 壓 VCC。 其次，就上述半導體記億裝置之動作，以第9圖之動 作時序作說明。第10圖為一顯示該半導體記億裝置内之主 記憶晶胞電容器之強介電質的磁滞待性之_，第〗丨圖為一 顯示虛設記億晶胞電容器之強介電質的磁滯特性之圖。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、感測放大器控制信號之初期狀態設定為邏輯電壓 -------：----------^ -----r -----訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家攉準（CNS)甲4规格（210 X 297 | -25 - 82. 9· 6,0〇〇 經濟部中央镖準局Λ工消费合作社印製 A6 B6 五、發明説明（）

“ L”，而晶胞屏極電極、虛設晶胞屏極電極則設定為邏 輯電壓“ Η ” 、且虛設記億晶胞資料初期化用控制信號DCW 51設定成邏輯電壓“L” 。此時，虛設記億晶胞之資料偽 設定成偽初期狀態之第11圖的Η點狀態。其次，將位元線 等化器與預充電控制信號EQ51設定成邏輯電壓“L”，位 元線設定成邏輯電壓“ Η ” 。之後，將該位元線等化器與 預充電控制信號EQ51設定成邏輯電壓，且將位元線 設定成浮動狀態。而且，將虛設記億晶胞資料初期化用控 制信號DCW51設定成邏輯電壓“H”，將虛設記億晶胞強介 電質電容器之第一電極亦設定成浮動狀態。其次，為了讀 出主記億晶胞電容器Cs2之資料，若將字元線WL1、虛設字 元線DWL1設定成邏輯電壓、將晶胞屏極電極CPO(DCPO )設定成邏輯電壓“ L”的話，位元線BLO上將讀出虛設記 億晶胞之資料，而位元線/BLO上將讀出主記億晶胞之資料 。此時，在主記億晶胞之資料為“ Γ’之情形下，將從第10 圖之B點狀態變成A點狀態，且電荷Q1被讀出至位元線上。 而在主記億晶胞之資料為“ 0 ”之情形下，則從第1 〇圖之E 點狀態變成A點狀態，且電荷Q0被讀出至位元線上.:，此時， 虛設記億晶胞從第11圔之Η點狀態變成G點狀態，而電荷 Q d被讀出至位元線。之後，將感測放大器控制信號s a Ε 〇設 定成邏輯電壓“ Η ”，使感測放大器S A 0動作，而將位元線 BLO和/BLO上所讀出之資料加以放大。其次，將虛設字元 線DWL1設定成邏輯電壓“L”，再來，將虛設記憶晶胞資 料初期化用控制信號DC«51設定成邏輯電壓‘‘ l”，將虛設 冬紙張尺度適用中國國家楳準（CNS)甲4规格（210 X 2耵公梦） 82. 9. 6,000 ------------------f----——裝丨-----、玎 (請先閲讀背面之注意事項再壎寫本頁) A6

五、發明説明（） 經濟部中央標準局員工消费合作杜印製 記億晶_設定成第11圖之G點狀態。 其次，將晶胞屏極電極CPO (DCPO )設定成邏輯電壓“ Η ’；此時，在主記億晶胞之資料為“ 1，，之下，將變成第 10圖之Α點狀態；而在主記億晶胞之資料為之下， 將變成第10圖之D點狀態，此時，虛設記億晶胞變成第工工 圖之Η點狀態。 其次，將字元線WL1設定成邏輯電壓“L”，此時，在 主記億晶胞之資料為“1”下，將變成第1〇圖之Α點或Β 點狀態，而在主記億晶胞之資料為“ 〇 ”下，將變成第} 0 圔之E點狀態。其次，將感測放大器控制信號SAE〇設定為 邏輯電壓“L”，位元線等化器與預充電控制信號EQ51設 定為邏輯電壓“ L ”，且將位元線設定成邏輯電壓“ Η ” 。 此第五實施例之待徵傜在於：與第四實施例一樣，藉 由以虛設記億晶胞資料初期化用控制信號DCW5 1來控制虛 設記憶晶胞強介電質電容器之第一電極的狀態，可以將虛 設記億晶胞之初期狀態設定於第11圔之Η點狀態。 就本發明半導體記億裝置之第六實施例而言，第12圖 顯示該半導體記億裝置之電路構成圖，第1 3圖顯示該半導 體記億裝置之動作時序。 首先，就第12画之電路構成圖簡單說明。 主記億晶胞偽由：主記億晶胞強介電質電容器Cs 1至 Cs8,以及閘極連接有字元線WL0至WL3之N通道型M0S電晶 體Qri所構成。主記億晶胞強介電質電容器Csl - Cs8之第一 電極連接至N通道型M0S電晶體Qn之源極上；主記億晶胞 ----------------f-----——裝^------,ΤΓ (請先閱讀背面之注意Ϋ項再塡寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） _27_ 82.9.6,000 A6 323367 B6___ 五、發明説明（） 強介電質電容器Csl - Cs8之第二電極連接至晶胞屛極電極 CPO或CP1上；而且，構成主記億晶胞之N通道型MOS電晶 體Qn之汲極連接至位元線BLO、/BLO、BL1、/BL1其中之一 。虛設記億晶胞亦同樣，係由：虛設記億晶胞強介電質電 容器Cdl — Cd4,以及閘極連接有虛設字元線DWLO — DWL1之 N通道型MOS電晶體Qn所構成。虛設記億晶胞強介電質電容 器Cdl — Cd4之第一電極連接至N通道型MOS電晶體Qn之源 極上；虛設記億晶胞強介電質電容器Cdl- Cd4之第二電極 連接至虛設晶胞屛極電極DCPO或DCP1上；又，虛設記億晶 胞強介電質電容器Cdl- Cd4之第一電極透過一其閘極為虛 設記憶晶胞資料初期化用控制信號DCW6 1的N通道型MOS電 晶體Qn而連接至電源電壓VCC。而且，構成虛設記億晶胞 之H通道型MOS電晶體Qn之汲極連接至位元線BLO、/BLO、 BL1、/BL1其中之一；又，位元線BLO和/BL0、BL1和/BL1 各組分別連接至感測放大器SAO、SA1。且，感測放大器 SAO、SA1分別為感測放大器控制信號SAEO、SAE1所控制， 而SAEO、SAE1則在邏輯電壓為“ H”時動作。另外，位元 線BLO和/BLO、BL1和/BL1各組透過一其閘極為位元線等化 器與預充電控制信號EQ61之N通道型MOS電晶體Qn而連接 在一起；而且，各位元線儿0、/810、81^、/81^再進一步 分別經由一其閘極為位元線等化器與預充電控制信號EQ61 之N通道型MOS電晶體Qn而連接至接地電壓VSS。 其次，就上述半導體記億裝置之動作，以第13圖之動 作時序作説明。主記億晶胞電容器之強介電質的磁滯特性 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） -28 - 82. 9. 6,000 ------：----------f-----—I裝一------訂 (請先聞讀背面之注意事項再塡寫本頁) 經濟部中央標準居典工消费合作社印製

經濟部中央標準局R工消费合作杜印X Α6 Β6 五、發明説明（） 如第26圖所示，虛設記億晶胞電容器之強介電質的磁滯特 性如第27圖所示。 在此，為了讀出主記憶晶胞之資料，將字元線、虛設 字元線、感測放大器控制信號之初期狀態設定為邏輯電壓 “ L ”，而晶胞屛極電極、虛設晶胞屏極電極則設定為邏 輯電壓“H” 、且虛設記億晶胞資料初期化用控制信號DCW 61設定成邏輯電壓“ H” 。此時，虛設記億晶胞之資料係 為初期狀態之第27圖的K點狀態。其次，將位元線等化器 與預充電控制信號EQ61設定成邏輯電壓“H”，位元線設 定成邏輯電壓“ L” 。之後，將該位元線等化器與預充電 控制信號EQ61設定成邏輯電壓“L”，且將位元線設定成 浮動狀態。進一步，將虛設記億晶胞資料初期化用控制信 號DCW61設定成蘧輯電壓“L”，將虛設記億晶胞強介電質 電容器之第一電極設定成浮動狀態。 其次，為了讀出主記億晶胞電容器Cs2之資料，將字 元線WL1、虛設字元線DWL1設定成蓮輯電壓“ H”，藉此， 位元線BLO上將讀出虛設記億晶胞之資料，而位元線/BL0 上將讀出主記億晶胞之資料。此時，在主記億晶胞之資料 為“ 1 ”之情形下，將從第26圖之B點狀態變成D點狀態， 且電荷Q1被讀出至位元線上。而在主記億晶胞之資料為 “0”之情形下，則從第26圔之E點狀態變成D點狀態，且 電荷Q0被讀出至位元線上。藉此，虛設記億晶胞從第27圖 之K點狀態變成J點狀態，而電荷叼被讀出至位元線。之 後，將感測放大器控制信號S ΑΕ0設定成邏輯電壓“ Η ”， 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公货 82. 9. 6,000 (請先閲讀背面之注意事項再埃寫本頁) |裝_ 訂. 經濟部中央標準居WK工消费合作杜印製 82. 9. 6,000 A6 ____B6 _ 五、發明説明（） 使感測放大器SAO動作，而將位元線bl〇和/BLO上所讀出之 資料加以放大。 其次，將晶胞屏極電極CPO設定成邏輯電壓“L” ；此 時，在主記億晶胞之資料為“ 1 ”之下，將變成第26圖之A 點狀態；而在主記億晶胞之資料為“ 之下，將變成第26 圖之D點狀態。其次，將字元線yL 1、虛設字元線DyL}設 定成邏輯電壓，將晶胞屏極電極cp〇設定成邏輯電壓 “ Η ”，將虛設記億晶胞資料初期化用控制信號DCW61設定 成邏輯電壓“ Η ” 。此時，在主記億晶胞之資料為“ 1 ”下， 將變成第26圖之Α點或Β點狀態，而在主記億晶胞之資料 為“0”下，將變成第26圖之E點狀態，此時，虛設記億 晶胞變成第27圖K點附近之狀態。其次，將感測放大器控 制信號SAE0設定為邏輯電壓“L”，位元線等化器與預充 電控制信號EQ61設定為邏輯電壓“H”，且將位元線設定 成邏輯電壓“L” 。 此第六實施例之待徵傜在於：藉由，在主記億晶胞中 ,將位元線之邏輯電壓與晶胞屏極電極之邏輯電壓設定成 相反之邏輯電壓，且在虛設記億晶胞中，將位元線之邏輯 電壓與虛設記億晶胞強介電質電容器之第一電極的邏輯電 壓設定成相反的邏輯電壓，而作為用以讀出主記億晶胞之 資料的初期狀態，如此一來，一旦字元線、虛設字元線設 定成邏輯電壓“H”，即馬上可以使資料從主記億晶胞與 虛設記億晶胞中讀出至位元線上。 亦即，由於晶胞屛極中帶有記億晶胞之電容，將需 jk張尺^中®®家標準（CNS)甲4规格（210 x 297公货） 成I -----1---------i----1---^-------訂-----(4 (請先閩$面之注意事項再塡寫本頁) 323367 A6 B6 經濟部中央標準局IK工消#合作杜印製 五、發明説明（） 要花費一使晶胞屏極電位變成邏輯電壓“ H”之時間，於 是，讀出資料之時間即變長。相對於此，在本實施例中， 由於晶胞屏極電極自開始即處於邏輯電壓“ H”，R要將 字元線、虛設字元線設定成邏輯電壓“H”，即可馬上讀 出資料。 又，在本實施例中，由於虛設晶胞屏極電極之邏輯電 壓被固定在“ H”，將可以獲得低消耗電力化。 又，在本第六實施例中，虛設記億晶胞之資料讀出電 荷量偽第27圖之K點狀態與J點狀態兩者之差的虛設記億 晶胞資料讀出加電量Qd。此時，在自K點至J點的曲線中 ，係在J點附近之曲線傾度小，亦即相對於電場的變化， 電荷變化量少。因此，在讀出時，即使沒有充足之電場， 在J點附近之狀態也是相對於電場呈電荷飽和狀態。亦卽 ，虛設記億晶胞資料讀出加電量Qd之誤差會變小。 就本發明半導體記憶裝置之第t實施例而言，第14圖 顯示該半導體記億裝置之電路構成圖，第15圖顯示該半導 體記億裝置之動作時序。此實施例與上述第六實施例大致 相同，唯獨在該該閘極上連接有虛設記億晶胞資料初期化 用控制信號DCW71之電晶體係P通道型MOS電晶體Qp這一點 上不同。 首先，就第14圖之電路構成画簡單說明。 主記億晶胞偽由：主記億晶胞強介電質電容器Cs 1至 Cs8,以及閘極連接有字元線WLO至WL3之N通道型MOS電晶 體Qn所構成。主記億晶胞強介電質電容器Cs 1 - Cs8之第一 本紙張尺度適用中g國家標準（CNS)甲4规格（210 X 297公釐） _ 31 - 82. 9. 6,000 ----------------ί ----:——------ir------ ^ (請先閱讀背面之注意事項再塡寫本頁) I 五、發明説明（ A6 B6 經濟部中央標準扃霣工消费合作社印製 電極連接至N通道型MOS電晶體Qn之源極上；主記億晶胞 強介電質電容器Csl - Cs8之第二電極連接至晶胞屏極電極 CPO或CP1上；而且，構成主記億晶胞之N通道型MOS電晶 體Qn之汲極連接至位元線BLO、/BLO、BL1、/BL1其中之一 。虛設記憶晶胞亦同樣，係由：虛設記憶晶胞強介電質電 容器Cdl — Cd4,以及閘極連接有虛設字元線DWLO — DWL1之 N通道型MOS電晶體Qn所構成。虛設記億晶胞強介電質電容 器Cdl- Cd4之第一電極連接至N通道型MOS電晶體Qn之源 極上；虛設記億晶胞強介電質電容器Cdl — Cd4之第二電極 連接至虛設晶胞屏極電極DCPO或DCP1上；又，虛設記億晶 胞強介電質電容器Cdl - Cd4之第一電極透過一其閘極為虛 設記億晶胞資料初期化用控制信號DCW71的P通道型MOS電 晶體Qp而連接至電源電壓VCC。而且，構成虛設記億晶胞 之N通道型MOS電晶體Qn之汲極連接至位元線BLO、/BLO、 BL1、/BL1其中之一；又，位元線BLO和/BL0、BL1和/BL1 各組分別連接至感測放大器SAO、SA1。且，感測放大器 SAO、SA1分别為感測放大器控制信號SAEO、SAE1所控制， 而SAEO、SAE 1則在邏輯電壓為“ H”時動作。另外，位元 線BLO和/BLO、BL1和/BL1各組透過一其閘極為位元線等化 器與預充電控制信號EQ71之N通道型MOS電晶體Qri而連接 在一起；而且，各位元線肌0、/81^0、811、/811分別經由 一其閘極為位元線等化器與預充電控制信號EQ71之N通道 型MOS電晶體Qn而連接至接地電壓VSS。 其次，就上述半導體記億裝置之動作，以第15圖之動 面 之 注

I 裝 訂 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） 82. 9. 6,000 A6 B6 經濟部中央標準局R工消费合作杜印製 五、發明説明（） 作時序作説明。主記億晶胞電容器之強介電質顯示出第26 圖之磁滯待性，虛設記憶晶胞電容器之強介電質顯示出第 27圖之磁滞特性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、感測放大器控制信號設定為邏輯電壓“ L”，將 晶胞屏極電極、虛設晶胞屏極電極設定為邏輯電壓 、且將虛設記億晶胞資料初期化用控制信號DCW71設定成 邏輯電壓“ L ”，而作為初期狀態。此時，虛設記億晶胞 之資料偽處於傜初期狀態之第27圖K點之狀態。其次，將 位元線等化器與預充電控制信號EQ71設定成邏輯電壓“ Η ”，位元線設定成邏輯電壓“L” 。之後，將該位元線等 化器與預充電控制信號E Q 71設定成邏輯電歷“ l ’’，且將 位元線設定成浮動狀態。接著，將虛設記億晶胞資料初期 化用控制信號DCW71設定成邏輯電壓“Η”，將虛設記億晶 胞強介電質電容器之第一電極設定成浮動狀態。 其次，為了讀出主記憶晶胞電容器Cs2之資料，若將 字兀線WL1與虛設字元線DWL1設定成邏輯電壓“η，，，位元 線B L 0上將讀出虛設記億晶胞之資料，而位元線/ g l 〇上將 s賣出主s2億晶胞之資料。此時，在主記億晶胞之資料為“ 1之情形下，將從第2 6圖之B點狀態變成d點狀態，且 電荷Q1被讀出至位兀線上。而在主記憶晶胞之資料為《 〇 ”之情形下，則從第26圖之E點狀態變成D點狀態，且電荷 Q 0被讀出至位兀線上。此時，虛設記億晶胞從第2 7圖之[(點 狀態變成J點狀態，且電荷Qd被讀出至位元線。之後，將感 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂· —琢_ 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐）一33 82. 9. 6,000 經濟部中央樣準居貝工消费合作社印製 A6 B6 五、發明説明（） 測放大器控制信號SAEO設定成邏輯電壓“H”，使感測放 大器SAO動作，而將位元線BLO和/BLO上所讀出之資料加以 放大。 其次，將晶胞屏極電極CPO設定成邏輯電壓“L” ；此 時，在主記憶晶胞之資料為“ 1 ”之下，將變成第26圖之A 點狀態；而在主記憶晶胞之資料為“ 0 ”之下，將變成第26 圖之E點狀態。其次，將字元線WL1、虛設字元線DWL1設 定成邏輯電壓“L”，將晶胞屛極電極CPO設定成邏輯電壓 “H”，將虛設記億晶胞資料初期化用控制信號DCW71設定 成邏輯電壓“ L” 。此時，在主記億晶胞之資料為“ 1 ”下 ，將變成第26圖之A點或B點狀態，而在主記憶晶胞之資 料為“0”下，將變成第26圖之E點狀態，且虛設記億晶 胞變成第27圖之狀態K。其次，將感測放大器控制信號SAE0 設定為邏輯電壓“L”，位元線等化器與預充電控制信號 EQ71設定為邏輯電壓“ H”，且將位元線設定成邏輯電壓 ML，，〇 此第t實施例之特徵，同第六實施例一樣，傜在於： 藉由：在主記億晶胞中，將位元線之邏輯電壓與晶胞屏極 電極之邏輯電壓設定成相反之邏輯電壓，且在虛設記憶晶 胞中，將位元線之邏輯電壓與虛設記億晶胞強介電質電容 器之第一電極的邏輯電壓設定成相反的邏輯電壓，而作為 用以讀出主記億晶胞之資料的初期狀態，如此一來，一旦 字元線、虛設字元線設定成邏輯電壓“ H”，即馬上可以 使資料從主記億晶胞與虛設記億晶胞中讓出至位元線上。 本紙張尺度適用中國國家標準（CNS)甲4现格（210 X 297公釐）導 82. 9. 6,000 (請先閲讀背面之注意事項再塡寫本頁) —裝卜 訂. A6 B6 «濟部中央螵準局Λ工消費合作社印製 五、發明説明（） 又，由於虛設晶胞屏極電極一直固定於邏輯電壓， 將可獲得半導體記億裝置之低消耗電力化。 又，在第t實施例中，雖然虛設記億晶胞之資料謓出 偽第27圖之K點與J狀態間之差的虛設記億晶胞資料讀出 電加量Qd ,然而即使讀出時沒有充足之電場，由於在狀態 J附近電荷相對於電場呈飽和狀態，因而虛設記億晶胞資 料讀出電加量Qd的誤差相當小。 就本發明半導體記億裝置之第八實施例而言，第16圖 顯示該半導體記億裝置之電路構成圖，第17圖顯示該半導 體記億裝置之動作時序。 首先，就第16圖之電路構成圖簡單說明。 主記億晶胞偽由：主記億晶胞強介電質電容器Csl至 Cs8，以及閘極連接有字元線WLO至WL3之N通道型MOS電晶 體Qn所構成。主記億晶咆強介電質電容器Csl-Cs8之第一 電極連接至N通道型MOS電晶體Qri之源極上；主記億晶胞 強介電質電容器Csl - CsS之第二電極連接至晶胞屏極電極 CP0至CP3上；而且，構成主記億晶胞之N通道型M0S電晶 體Qn之汲極連接至位元線BL0、/BL0、BL1、/BL1其中之一 。虛設記億晶胞亦間樣，偽由：虛設記億晶胞強介電質電 容器Cdl — Cd4，以及閘極連接有虛設字元線DWLO— DWL1之 H通道型M0S電晶體Qn所構成。虛設記億晶胞強介電質電容 器Cdl — Cd4之第一電極連接至N通道型M0S電晶體Qn之源 極上；虛設記億晶胞強介電質電容器Cdl - Cd4之第二電極 連接至虛設晶胞屏極電極DCP0或DCP】上；又，虛設記億晶 -裝------.玎 (請先H讀背面之注意事項再填寫本頁) 本纸張尺度迫用中國B家標準（CNS)甲4规格（210 X 297公釐〉 -35 - 82. 9. 6,000 Α6 Β6 32ύ3β7 五、發明説明（） (請先聞讀背面之注意事項再塡寫本頁) 胞強介電質電容器Cdl — Cd4之第一電極透過一其閘極為虚 設記億晶胞資料初期化用控制信號DCW81的N通道型MOS電 晶體Qn而連接至電源電壓VCC。而且，構成虛設記億晶胞 之N通道型MOS電晶體Qn之汲極連接至位元線BLO、/BLO、 BL1、/BL1其中之一；又，位元線BLO和/BL0、BL1和/BL1 各組各別連接至感測放大器SAO、SA1 ,且，感測放大器 SAO、SA1分別為感測放大器控制信號SAEO、SAE1所控制， 而SAEO、SAE1在邏輯電壓為“ H”時動作。另外，位元線 BLO和/BLO、BL1和/BL1各組透過一其閘極為位元線等化器 與預充電控制信號EQ81之N通道型MOS電晶體Qn而連接在 一起；而且，各位元線队0、/81<0、811、/81^1分別經由一 其閘極為位元線等化器與預充電控制信號EQ81之N通道型 MOS電晶體Qn而連接至接地電壓VSS。 其次，就上述半導體記憶裝置之動作，根據第17圖之 動作時序作說明。主記億晶胞電容器之強介電質顯示出第 26圖之磁滯特性，虛設記億晶胞電容器之強介電質顯示出 第27圖之磁滞待性。 經濟部中央#準局貝工消费合作社印製 在此，為了讀出主記億晶胞之資料，將字元線WL1、 虛設字元線DWL1、感測放大器控制信號設定為邏輯電壓“ L”，將晶胞屏極電極CP1、虛設晶胞屏極電極DCP1設定為 邏輯電壓“ Η ” 、且將虛設記億晶胞資料初期化用控制信 號DCW81設定成邏輯電壓“ Η”，而作為初期狀態。此時， 將虛設記億晶胞之資料設定成傜初期狀態之第27圖Κ點之 狀態，將位元線等化器與預充電控制信號EQ81設定成邏輯 冬紙張又度遑用中a8家標準（CNS)甲4规格（210 X 297公*> _ 36 - 82. 9. 6,000 經濟部中央標準局霣工消费合作社印髮 A6 B6 五、發明説明（） 電壓“ Η ”，位元線設定成邏輯電壓“ L” 。之後，將該位 元線等化器與預充電控制信號EQ81設定成邏輯電壓“L”， 且將位元線設定成浮動狀態。接著，將虛設記億晶胞資 料初期化用控制信號DCW81設定成邏輯電壓“L”，將虛設 記憶晶胞強介電質電容器之第一電極亦設定成浮動狀態。 其次，為了讀出主記億晶胞電容器Cs2與Cs4之資料， 將字元線WL1與虛設字元線DWL1設定成邏輯電壓“ Η ” 。藉 此，位元線BLO上將讀出虛設記億晶胞之資料，而位元線 /BLO上將讀出主記億晶胞之資料。此時，在主記億晶胞之 資料為“ 1 ”之情形下，將從第26画之Β點狀態變成D點 狀態，且電荷Q1被讀出至位元線上。而在主記億晶胞之資 料為“ 0”之情形下，則從第26画之Ε點狀態變成D點狀態， 且電荷Q0被讀出至位元線上。此時，虛設記憶晶胞從第 27圖之Κ點狀態變成J點狀態，且電M Qd被讀出至位元線. 。之後，將感測放大器控制信號SAE0、SAE1設定成邏輯電 壓“H”，使感測放大器SA0、SA1動作，而將位元線BL0和 /BLO上所讀出之資料加以放大。 . 其次，將晶胞屏極電極CP1設定成邏輯電壓“L” ；此 時，在主記億晶胞之資料為“ Γ’之下，將變成第26圖之A 點狀態；而在主記億晶胞之資料為“ 0”之下，將變成第26 圖之E點狀態。 其次，將字元線WL1、虛設字元線DWL1設定成邏輯電 壓“L”，將晶胞屏極電極CP1設定成邏輯電壓“H”，將 虛設記億晶胞資料初期化用控制信號DCW81設定成邏輯電 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） _ 37 - 82.9.6,000 (請先閲讀背面之注意事項再填寫本頁) --裝· 訂. »濟部中央樣準局員工>«费合作杜印製 A6 B6 五、發明説明（） 壓“ H” 。此時，在主記憶晶胞之資料為“丨，，下，將變成 第26圖之A點或B點狀態，而在主記億晶胞之資料為“ 〇 ”下，將變成第26圖之E點狀態。此時，虛設記億晶胞變 成第27圔之K點附近的狀態。其次，將感測放大器控制信 號SAEO ' SAE1設定為邏輯電壓“ L”，位元線等化器與預 充電控制信號EQ81設定為邏輯電壓“η”，且將位元線設 定成邏輯電壓“ L” 。 此第八實施例之待獻，同第六實施例一樣。藉由：在 主記億晶胞中，將位元線之邏輯電壓與晶胞屏極電極之邏 輯電壓設定成相反之邏輯電壓，且在虛設記億晶胞中，將 位元線之邏輯電壓與虛設記億晶胞強介電質電容器之第一 電極的邏輯電壓設定成相反的邏輯電壓，而作為用以讀出 主記億晶胞之資料的初期狀態，如此一來，一旦字元線、 虛設字元線設定成邏輯電壓“ Η ”，即馬上可以使資料從 主記k晶胞與虛設記億晶胞中讀出至位元線上。又，由於 虛設晶胞屏極電極一直固定於邏輯電壓“ Η ”，半導體記億 裝置即被低消耗電力化。在第八實施例中，以一條字元線 所選擇之主記億晶胞的資料會一部份或全部被讀出來。 就本發明半導體記億裝置之第九實施例，邊參考第12 圖之電路構成圖與第18圖之半導體記億裝置動作時序作說 明，第12圔之電路構造圔與第六實施例者相同。 就動作而言，主記億晶胞電容器之強介電質顯示有第 19圔之磁滞特性，而虛設記億晶胞電容器之強介電質則顯 示有第20圖之磁滞待性。 本紙張尺度適用中«8家搮準（CNS)甲4规格（210Χ 297公釐）_ 82. 9. 6,〇〇〇 U------裝一------訂----- (請先W讀背面之注意事項再塡寫本頁) 328367 A6 B6 經濟部中央標準局β:工消费合作社印« 五、發明説明（） 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、感測放大器控制信號、虛設晶胞屏極電極設定為 邏輯電壓“ L”，將晶胞屛極電極、虛設晶胞屛極電極設 定為邏輯電壓“H” 、且將虛設記億晶胞資料初期化用控 制信號DCW61設定成邏輯電壓“ H”，而作為初期狀態。此 時，虛設記憶晶胞之資料係處於偽初期狀態之第20圔G點 之狀態。將位元線等化器與預充電控制信號EQ61設定成邏 輯電壓“ H”，位元線設定成邏輯電壓《 L” 。之後，將該 位元線等化器舆預充電控制信號EQ61設定成邏輯電壓“ L ”，且將位元線設定成浮動狀態。接著，將虛設記億晶胞 資料初期化用控制信號DCW61設定成邏輯電壓“L”，將虛 設記億晶胞強介電質電容器之第一電極亦設定成浮動狀態 0 其次，為了讀出主記億晶胞電容器Cs2之資料，若將字 元線WL1與虛設字元線DWL1設定成邏輯電壓“H”，位元線 BL0上將讀出虛設記億晶胞之資料，而位元線/BL0上將讀 出主記億晶胞之資料。此時，在主記憶晶胞之資料為“1 ”之情形下，將從第19圖之B點狀態變成D點狀態，且電 荷Q1被讀出至位元線上。而在主記億晶胞之資料為“ 之情形下，則從第19圖之E點狀態變成D點狀態，且電荷 Q0被讀出至位元線上。此時，虛設記億晶胞從第20圔之G 點狀態變成Η點狀態，且電荷Qd被讀出至位元線。之後， 將感測放大器控制信號SΑΕ0設定成邏輯電壓“ H”，使感 測放大器SA0動作，而將位元線BL0和/BL0上所讀出之資料 本紙張尺度適用中a國家標準（CNS)甲4规格（210 X 297公釐） 82. 9. 6,000 - --------------f-----―-裝------訂 (請先閱讀背面之注意事項再墣寫本頁) 鳗濟部中喪標準局R工消费合作杜印製 A6 B6 五 '發明説明（） 加以放大。 其次，將晶胞屛極電極CPO設定成邏輯電壓“L” ；此 時，在主記億晶胞之資料為“1”之下，將變成第19圖之A 點狀態；而在主記億晶胞之資料為“ ”之下，將變成第 19圖之E點狀態。 其次，將字元線WL1、虛設字元線DWL1設定成邏輯電 壓“ L ”，將晶胞屛極電極CPO設定成邏輯電壓“ Η ”，將 虛設記億晶胞資料初期化用控制信號DCW61設定成邏輯電 壓“ Η ” 。此時，在主記億晶胞之資料為“ 1 ”下，將變成 第1 9圖之Β點狀態，而在主記億晶胞之資料為“ ”下， 將變成第19圖之Ε點狀態。此時，虛設記億晶胞變成第20 圖之G點附近的狀態。其次，將感測放大器控制信號SAE0 設定為邏輯電壓“L”，位元線等化器與預充電控制信號 EQ61設定為邏輯電壓“Η”，且將位元線設定成邏輯電壓. "L，，〇 此第九實施例之待徴係藉由：在主記億晶胞中，將位 元線之邏輯電壓與晶胞屛極電極之邏輯電壓設定成.相反之 邏輯電壓，且在虛設記億晶胞中，將位元線之邏輯電壓與 虛設記億晶胞強介電質電容器之第一電極的邏輯電壓設定 成相反的邏輯電壓，以此作為用以讀出主記億晶胞之資料 的初期狀態，而在一旦字元線、虛設字元線被設定成邏輯 電壓“ Η ”，即馬上可以使資料從主記億晶胞與虛設記億 晶胞中讀出至位元線上。又，由於虛設晶胞屏極電極可以 預先固定於邏輯電壓“ L ”不變，將可圖謀半導體記億裝 •裝：------·玎 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國a家標準（CNS)甲4规格（210 X 297公釐） 82. 9. 6,000 A6 B6 經濟部中央標準局典工消费合作社印髮 五、發明説明（） 置之低消耗電力化。 就本發明半導體記億裝置之第十實施例，邊參考第δ 圖之電路構成圖與第21圖之半導體記憶裝置動作時序作説 明，第6圖之電路構造圖偽與第四實施例者相同。 就半導體記憶装置之動作而言，主記億晶胞電容器之 強介電質顯示有第26圖之磁滯特性，而虛設記億晶胞電容 器之強介電質則顯示有第27圖之磁滯待性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、晶胞屛極電極、虛設晶胞屛極電極、感漁I放大器 控制信號設定為邏輯電壓，且將虛設記億晶胞資料 初期化用控制信號DCW41設定成邏輯電壓“Η”，而作為初 期狀態。此時，虛設記億晶胞之資料被設定成你初期狀態 之第27圖Κ點之狀態。將位元線等化器與預充電控制信號 EQ41設定成邏輯電壓“Η”，位元線設定成邏輯電壓“L” 。之後，將該位元線等化器與預充電控制信號EQ41設定成 邏輯電壓“ L”，且將位元線設定成浮動狀態。接箸，將 虛設記億晶胞資料初期化用控制信號DCW41設定成邏輯電 壓“L”，將虛設記憶晶胞強介電質電容器之第一電極亦 設定成浮動狀態。 其次，為了讀出主記億晶胞電容器Cs2之資料，在將 字元線WL1與虛設字元線DWL1之邏輯電壓設定成“H”之後 ，若將晶胞屛極電極CPO(DCPO)設定成邏輯電壓,位 元線BL0上將讀出虛設記億晶胞之資料，而位元線/BL0上 將讀出主記億晶胞之資料。此時，在主記億晶胞之資料為 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公货)「41 - ~ -------------------^-----裝 I------# (請先面之注意事項再填寫本頁) 經濟部中央標準房錢工消费合作社印製 购 67 A6 B6 五、發明説明（） “ Γ”之情形下，將從第26圖之B點狀態變成D點狀態， 且電荷Q1被讀出至位元線上。而在主記億晶胞之資料為“ 0 ”之情形下，則從第26圖之E點狀態變成D點狀態，且 電荷Q0被讀出至位元線上。此外，虛設記億晶胞從第27圖 之K點狀態變成J點狀態，且電荷Qd被讀出至位元線。之 後，將感測放大器控制信號SAEO設定成邏輯電壓“ Η ”， 使感測放大器SAO動作，而將位元線BLO和/BLO上所讀出之 資料加以放大。其次，將虛設字元線DWL1設定成邏輯電壓 “L”，接著，將虛設記憶晶胞資料初期化用控制信號DCW 41設定成邏輯電壓“Η”，且將虛設記億晶胞設定成第27 圖之J點狀態。 其次，將晶胞屏極電極CPO(DCPO)設定成邏輯電壓“L ”；此時，在主記億晶胞之資料為“ 1 ”之下，將變成第 26圖之A點狀態；而在主記億晶胞之資料為“ 之下，將 變成第26圖之E點狀態。此時，虛設記億晶胞成為第27圖 之K點狀態。 其次，將字元線WL1設定成邏輯電壓“ L” 。此時，在 主記億晶胞之資料為“ 1”下，將變成第26圔之A點或B 點狀態，而在主記億晶胞之資料為“ 0”下，將變成第26圔 之E點狀態。其次，將感測放大器控制信號SAE0設定為邏 輯電壓“L”，位元線等化器與預充電控制信號EQ41設定 為邏輯電壓“H”，且將位元線設定成邏輯電壓“L” 。 此第十實施例之特徵偽藉由將字元線與虛設字元線 的上升時間和晶胞屏極電極CPO (DCP0)之上升時間錯開， 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐）-42 - 82.9.6,000 (請先H讀背面之注意事項再填寫本頁) 丨装. 訂. A6 B6 ”3367 五、發明説明（） 而謀求消耗電流之分散。 就本發明半導體記億装置之第十一實施例，邊參考第 6圖之電路構成圖與第22圖之半導體記億裝置動作時序作 説明，第6圖之電路構造圖偽與第四實施例者相同。 就動作而言，主記億晶胞電容器之強介電質顯示有第 26圖之磁滯特性，而虛設記億晶胞電容器之強介電質則顯 示有第27圖之磁滯待性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、晶胞屏極電極、虛設晶胞屛極電極、感測放大器 控制信號設定為邏輯電壓“ LM，且將虛設記億晶胞資料 初期化用控制信號DCW41設定成邏輯電壓“H”，而作為初 期狀態。此時，虛設記億晶胞之資料設定成係初期狀態之 第27圖K點之狀態。將位元線等化器與預充電控制信號EQ 41設定成邏輯電壓“H”，位元線設定成邏輯電壓“L” 。 之後，將虛設記億晶胞資料初期化用控制信號DCW41設定 成邏輯電壓“L”，且將虛設記億晶胞強介電質電容器之 第一電極設定成浮動狀態。其次，為了讀出主記億晶胞電 容器Cs2之資料，在將字元線WL1與虛設字元線DWL1之邏輯 電壓設定成“ Η ”之後，將位元線等化器與與預充電控制 信號EQ41設定成邏輯電壓“L”，將位元線設定成浮動狀 態。 之後，若將晶胞屏極電極CPO (DCPO >設定成邏輯電壓 “Η”，位元線BLO上將讀出虛設記億晶胞之資料，而位元 線/BLO上將讀出主記億晶胞之資料。此時，在主記億晶胞 本紙張尺度適用中國困家標準（CNS)甲4规格（210 X 297公釐）一 (請先M面之注$項再填寫本頁) ，裝. 訂. «濟部中央襻準局貝工消#合作杜印製 82. 9. 6,000 經濟部中央供準局典工消费合作杜印髮 # A6 ___ B6 五、發明説明（） 之資料為“ 1 ”之情形下，將從第26圖之B點狀態變成D 點狀態，且電荷Q1被讀出至位元線上。而在主記憶晶胞之 資料為“0”之情形下，則從第26圖之E點狀態變成D點 狀態，且電荷Q0被讀出至位元線上。此時，虛設記億晶胞 從第27圖之K點狀態變成J點狀態，且電荷Qd被讀出至位 元線。之後，將感測放大器控制信號SAE0設定成邏輯電壓 “H”，使感測放大器SA0動作，而將位元線BL0和/BL0上 所讀出之資料加以放大。其次，將虛設字元線DWL1設定成 邏輯電壓“L”，接著，將虛設記億晶胞資料初期化用控 制信號DCW41設定成邏輯電壓“H”，且將虛設記億晶胞設 定成第27圖之J點狀態。其次，將晶胞屏極電極CPO (DCPO )設定成邏輯電壓“L” ；此時，在主記億晶胞之資料為“ 1 ”之下，將變成第26圖之A點狀態；而在主記憶晶胞之 資料為“ 0”之下，將變成第26圖之E點狀態。此時，虛 設記億晶胞成為第27圖之K點狀態。其次，將字元線WL1 設定成邏輯電壓“ L ” 。此時，在主記億晶胞之資料為“ 1 ”下，將變成第26圖之A點或B點狀態，而在主記憶晶胞 之資料為“ 0”下，將變成第26圖之E點狀態。其次，將 感測放大器控制信號SAE0設定為邏輯電壓“L”，位元線 等化器與預充電控制信號EQ41設荦為邏輯電壓，且 將位元線設定成邏輯電壓“L” 。 此第十一實施例之特歡同第十實施例一樣，係藉由將 字元線與虛設字元線的上升時間和晶胞屏極電極CPO (DCP0 )之上升時間錯開，而謀求消耗電流之分散。又，在字元線 人 -----.1 I裝I------訂 (請先閲讀背面之注意事項再璜寫本頁) 本紙張尺度適用中國8家櫺準（CNS)甲4规格（210 X 297公货） -44 - 82. 9. 6,000 緩濟部中央螵準场貝工消费合作杜印« A6 _______B6_ 五、發明説明（） 與虛設字元線上升時，由於位元線被固定在邏輯電壓“匕 ” ’字元線與虛設字元線之上升時的雜訊將不會載於位元 線上因此，主fe晶胞或虛設記憶晶胞之資料讀出的精 度即提高。 就本發明半導體記億裝置之第十二實施例，邊參考第 6圖之電路構成圖與第23圖之半導體記億裝置動作時序作 說明，第6圔之電路構造圖傜與第四實施例者相同。 就動作而言，主記憶晶胞電容器之強介電質顯示有第 26圔之磁滯特性，而虛設記億晶胞電容器之強介電質則顯 不有第27圖之磁滯特性。 在此，為了讀出主記億晶胞之資料，將字元線、虛設 字元線、晶胞屏極電極、虛設晶胞屏極電極、感測放大器 控制信號設定為邏輯電壓“L”，且將虛設記億晶胞資料 初期化用控制信號DCW41設定成邏輯電壓“ Η”，而作為初. 期狀態。此時，虛設記億晶胞之資料設定成係初期狀態之 第27圏Κ點之狀態。將位元線等化器與預充電控制信號EQ 41設定成邏輯電壓，位元線設定成邏輯電壓“L” 。 之後，將該位元線等化器與預充電控制信號EQ41設定成邏 輯電壓“ L ”，且將位元線設定成浮動狀態。將虛設記億 晶胞資料初期化用控制信號DCW41設定成邏輯電壓“ L”， 且將虛設記億晶胞強介電質電容器之第一電極亦設定成浮 動狀態。此時，將晶胞屏極電極CPO (DCPO)設定成邏輯電 壓“ Η ” 。其次，為了讀出主記億晶胞電容器Cs2之資料， 將字元線WL1與虛設字元線DWL1之邏輯電壓設定成“H” ； 本紙張尺度適用中8B家標準（CNS)甲4规格（210 X 297公釐） -45 - 82.9.6,000 ---------：----------f -----Γ_ 裝 l·-----訂------{ (請先閲讀背面之注意事項再填寫本頁) 323367 嫿濟部中央襻準肩R工消费合作社印製 A6 B6 五、發明説明（） 藉此，位元線BLO上將讀出虛設記億晶胞之資料，而位元 線/BLO上將讀出主記億晶胞之資料。此時，在主記億晶胞 之資料為κ 1”之情形下，將從第26圖之B點狀態變成D 點狀態，且電荷Q1被讀出至位元線上。而在主記億晶胞之 資料為Λ0”之情形下，則從第26圖之Ε點狀態變成D點 狀態，且電荷Q0被讀出至位元線上。此時，虛設記憶晶胞 從第27画之Κ點狀態變成J點狀態，且電荷Qd被讀出至位 元線。之後，將感测放大器控制信號SAEO設定成邏輯電壓 ，使感測放大器SAO動作，而將位元線BLO和/BLO上 所讀出之資料加以放大。其次，將虛設字元線DWLl設定成 邏輯電壓“L”，接著，將虛設記億晶胞資料初期化用控 制信號DCW41設定成邏輯電壓“H”，且將虛設記億晶胞設 定成第27圖之J點狀態。其次，將晶胞屏極電極CPO(DCPO )設定成邏輯電壓“L” ；此時，在主記億晶胞之資料為“ 1”之下，將變成第26圖之A點狀態；而在主記億晶胞之 資料為“ 0”之下，將變成第26圖之E點狀態。此時，虛設 記億晶胞成為第27圖之K點狀態。其次，將字元線WL1設 定成邏輯電壓“ L ” 。此時，在主記億晶胞之資料為“1” 下，將變成第26圖之A點或B點狀態，而在主記億晶胞之資 料為“ 0”下，將變成第26圔之E .點狀態。其次，將感測 放大器控制信號SAE0設定為邏輯電壓“L”，位元線等化 器與預充電控制信號EQ41設定為蓮輯電壓“H”，且將位 元線設定成邏輯電壓。 此第十二實施例之特擻同第十實施例一樣，偽藉由將 --- ---------------人-----rf-----,玎 (請先Μ讀背面之注意事項再壎寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） 82. 9. 6,000 A6 B6 五、發明説明（） 字元線與虛設字元線的上升時間和晶胞屏極電極CPO (DCPO )之上升時間錯開，而謀求消耗電流之分散。又，即使在 晶胞屛極電極之寄生電容相當大，且上升時間需要一段時 間，藉由一開始即將晶胞屏極電極上升，將可以謀求主記 億晶胞或虛設記億晶胞之資料讀出的高速化。 根據本發明之半導體記億裝置，可以進行虛設記億晶 胞電容器之初期化，且讀出時不會有誤動作。又，資料謓 出後之虛設記億晶胞電容器之狀態可以確實變成初期狀態 ，將不會有讀出時之誤動作。而且，可以作成一消耗電力 不集中之半導體記億裝置。 因此，以下所附申請專利範圍之精神與範圍不應被限 制於在此所含各較佳實施例販本之說明。 (請先W讀背面之注意事項再埃寫本頁) --裝 l· 訂_ 經濟部中央標準局貝工消费合作杜印裝 本紙張尺度適用中國國家標準（CNS)甲4规格（210 X 297公釐） 82. 9. 6,000

Claims (1)

1. A7 B7 C7

   、申請專利範圓 鳗濟部中央標準局員工消費合作社印髮 1.一種半導體記億裝置，其待徽在於：第一位元線與相對 於該第一位元線之第二位元線連接至放大器，第一 M〇S 電晶體的閘極連接至第一字元線上，第一強介電質電容 器之第一電極連接至該第一 M0S電晶體之源極上，第一 MOS電晶體之汲極連接至該第一位元線上，該第一強介 電質電容器之第二電極連接至第一屏極電極，第二M0S 電晶體之閘極連接至第二字元線，第二強介電質電容器 之第一電極連接至該第二M0S電晶體之源極，該第二 MOS電晶體之汲極連接至該第二位元線，該第二強介電 質電容器之第二電極連接至第二屏極電極；當將該第二 MOS電晶體OFF之後，將該第二屏極電極之邏輯電壓反轉 〇 2_如申請專利範圍第1項所述之半導體記億裝置，其特擻 在於：在將該第二M0S電晶體OFF之後，將該第一屏極電 極與該第二屏極電極之邏輯電壓反轉，隨後並將該第一 M0S電晶體OFF。 3 .如申請專利範圍第2項所述之半導體記憶裝置，其待擻 在於：該第一屏極電極與該第二屏極電極相連接。 4.如申請專利範圍第丨項所述之半導體記億裝置，其特擞 在於：在記億晶胞之資料的讀出或寫入動作終了後，或 是動作開始前，將第二位元線設定成某一邏輯電壓，並 將第二M0S電晶體⑽，且將該第二屏極電極之邏輯電壓 設定成與該第二位元線之邏輯電壓相反之邏輯電壓。 5 . —種半導體記億裝置，其待徵在於：第一位元線與相對 衣纸5艮尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） -----------------i----袈------ir------線 <.. (請先閲讀背面之注意事項存瑱寫本頁) A7 鳗濟部中央標準局具工消費合作杜印製 B7 C7 ____D7 申請專利範圍 於該第一位元線之第二位元線連接至—放大器，第一 M〇s 電晶體之閘極連接至第一字元線，第一強介電質電容器 之第一電極連接至該第一 M0S電晶體之源極，該第一 M〇s 電晶體之汲極連接至該第一位元線，該第一強介電質電 容器之第二電極連接至第一屏極電極，第二M〇s電晶體 之蘭極連接至第二字元線，第二強介電質電容器之第一 電極連接至該第二MOS電晶體之源極，該第二MOS電晶體 之汲極連接至該第二位元線，該第二強介電質電容器之 第二電極連接至笫二屏極電極，第三M〇s電晶體之閘極 連接至一資料初期化用控制信號線上，該第三M0S電晶 體之汲極連接至該第二強介電質電容器之第一電極上， 該第三MOS電晶體之源極連接至一資料初期化電位信號 線上。 6.如申請專利範圍第5項所述之半導體記億裝置，其待擻 在於：該第一屛極電極與該第二屛極電極相連接在一起 Ο 7 .如申請專利範圍第5項所述之半導體記億裝置，其特徵 在於：該虛設記億晶胞資料初期化電位信號線連接至接 地電位。 8.如申請專利範圍第5項所述之半導體記億裝置，其待激 在於：記億晶胞之資料的讀出或寫入動作開始前之該第 ~位元線與該第二位元線的邏輯電壓為接地電位。 9 .如申請專利範圍第5項所述之半導體記億裝置，其待擻 在於：在將該第二MOS電晶體OFF之後，將第三MOS電晶 紙張尺度適用中國S家樣準（CNS)甲4规格（210 X 297公釐） (請先閲讀背面之注意事項再«寫本頁) -裝. 訂· •線. A7 A7 經濟部中央標準局8工消費合作社印製 323367 〇7 — D7 、申請專利範園 體ON,並在其後，將該第一屏極電極與該第二屏極電極 之邏輯電壓反轉，接箸，再將該第一 M0S電晶髏OFF。 10 ·如申請專利範圍第5項所述之半導體記億裝置，其特 歡在於··記億晶胞之資料的讀出動作開始前之該第一 屏極電極的邏輯電壓設定成與第一位元線之邏輯電壓 相反。 11.如申請專利範圍第5項所述之半導體記億裝置，其待 徵在於：在記憶晶胞之資料的讀出動作開始前之該第 二屛極電極乏邏輯電壓，以及該第二強介電質電容器 之第一電極的邏輯電壓，傺設定成與第二位元線之邏 輯電壓相反的邏輯電壓。 12 .如申請專利範圍第5項所述之半導體記億裝置，其特 徽在於：在記憶晶胞之資料的讀出動作開始前之該第 二屏極電極之邏輯電壓，以及該第二位元線之邏輯電 壓，傜設定成與該第二強介電質電容器之第一電極的 邏輯電壓相反的邏輯電壓。 13 .如申請專利範圍第1〇、11或12項所述之半導體記億裝 置，其特擻在於：經常將該第一屛極電極之邏輯電壓 保持相同，或是將該第二屏極電極之邏輯電壓保持相 同。 14.如申請專利範圍第1或第5項所述之半導體記億裝置， 其待徽在於：在將該第一M0S電晶體，以及該第二M0S 電晶體ON之後，將該第一屛極電極與該第二屏極電極 之邏輯電壓反轉。 各紙張尺度通用中國a家棣準（CNS>甲4规格（210 X 297公釐） -----------------4 -----"4------#------線ί - (請先5讀背面之注意事項再蟻寫本頁) 3^S3q7 A7 B7 C7 D7_ 申請專利範团 15 .如申請專利範圍第丨或第5項所述之半導體記億裝置， 其持歡在於：在將該第一MOS電晶體以及該第二MOS電 晶體ON之後，將記憶晶胞之資料讀出或寫入動作開始 前之該第一位元線與該笫二位元線預充電至某一邏輯 電壓，充電結束後，再將該第一屏極電極與該第二屛 極電極之邏輯電壓反轉。 16 .如申請專利範圍第1或第5項所述之半導體記憶裝置， 其特擻在於：在將該第一屏極電極與該第二屏極電極 之邏輯電壓加以反轉後，將該第一 W0S電晶體與該第二 M0S電晶體ON。 -----------------『-----.乾------，玎------"-. (請先聞讀背面之注意事項再項寫本頁) 經濟邾中央襟準局S工消费合作社印ί 表纸張尺度適用t國國家標準（CNS)甲4规格（210 X 297公釐）