TW278219B - - Google Patents

Download PDF

Info

Publication number
TW278219B
TW278219B TW083102004A TW83102004A TW278219B TW 278219 B TW278219 B TW 278219B TW 083102004 A TW083102004 A TW 083102004A TW 83102004 A TW83102004 A TW 83102004A TW 278219 B TW278219 B TW 278219B
Authority
TW
Taiwan
Prior art keywords
film
silicon film
amorphous silicon
catalytic element
thin film
Prior art date
Application number
TW083102004A
Other languages
English (en)
Original Assignee
Handotai Energy Kenkyusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP07900093A external-priority patent/JP3359689B2/ja
Priority claimed from JP07899993A external-priority patent/JP3369244B2/ja
Application filed by Handotai Energy Kenkyusho Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW278219B publication Critical patent/TW278219B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

278219 A6 _____B6 五、發明説明（） 發明之背景 發明之範疇 本發明有關於薄膜電晶體（TFT)及其製造方法， 及一含多個薄膜電晶體（TFTs )的半導體電路。本發 明中的薄膜電晶體不是形成於絕緣體基板如玻璃，就是形 成於半導體基板，如單晶矽。本發明特別有關於一包含矩 陣電路的半導體電路，其操作於低速下，如單石主動矩陣 電路（可用於液晶顯示器或其他類似之物），及一驅動主 動矩陣電路及高速下操作的周邊電路。本發明亦與根據熱 韌化經由結晶或活化而產生的薄膜電晶體。 先期技術說明 經濟部中央標·"局W工消費合作杜印製 (請先聞讀背面之注意事項再填寫本頁) 最近，最近在硏究上已導入含有薄膜活化層（亦稱爲 活化層）的絕緣柵半導體裝置（insulated gate semiconduct ϋ r d e v 1 c e s )， 或所請 的薄膜 電晶體 已被充 分地硏 究過。此薄膜電晶體形成於半導體絕緣基板上以用於控制 像素，或在用於液晶顯示裝置的驅動電路中等，該驅動電 路含有一矩陣結構。薄膜電晶體分爲非晶矽T F T，及結 晶矽TFT，此由所使用之半導體材料的種類及結晶狀態 而定。 —般非晶態半導體其電場遷移率低，因此不能用在 T F T中，其必需用於高速中。因爲P型非晶矽其電場遷 移率很低，甚且不可能產生_ P通道T F T ( P Μ 〇 S TFT)。結果，不可能產生一互補Μ 0 S電路（ 本紙張尺度適中國國家標準（CNS)肀4規格（210x297公發)含' ~ 278219 A6 B6 經濟部中央標平局Μ工消#合作杜印製 五、發明説明（2 ) CMOS)，其包含一 P通道TFT及一 N通道TFT ( N Μ 0 S TFT)。 比照上，結晶半導體其電場遷移率髙於非晶矽半導體 ，因此能在高速下操作。當使用結晶矽時，其可能產生非 晶矽電路，不只NMOS TFT如此，PMOS T F T亦可以相同之樣式產生。例如，一已知之主動矩陣 型的液晶顯示裝置有一單石結構，不只主動矩陣區且包含 周邊電路亦爲C Μ〇S結晶T F T所構成’該周邊電路包 含驅動電路等。因此之故，使用結晶矽之T F Τ已充分地 硏究及發展。 在一得到結晶矽方法的例子中，非晶矽可再輻射（經 由雷射或强度相當於雷射的强光）而結晶。因爲雷射輸出 的不穩定性，且不穩定期很短，然而，此方法對於大量生 產及實際使用並不適合。 現今一種實用上可行的方法爲將非晶矽加以熱結晶， 由此方法，可使得不同批次之間結晶矽的變動較小。然而 此方法存在一問題。 一般，結晶矽的形成需在大約6 〇 〇 °C下一段較長時 間的靭化，或在1 0 0 0。(：的高溫下加以韌化處理，甚至 更高的溫度。在後者之情況下，所選擇用之基板限於由石 英所構成者，導致基板的成本很高。在使用前者的情況下 ，所使用的基板可從多種材質中選擇，但這將產生另—個 問題。 當一不昂貴的無鹼玻璃基板（例如，由C 0 r n i n g C 〇 . 本紙張尺度適用中國國家標準（CMS) 規格（210x297公釐)-4 - (請先閱讀背面之注意事項再填寫本頁) •裝· •線. 經濟部中央標平局員工消費合作社印製 A6 ______B6 五、發明説明（3 ) LTD產品編號7 0 5 9之產品）被使用，傳統上生產 T F T的程序大概爲下列情況： (1 )形成一層非晶矽膜： (2 )非晶矽膜加以結晶（6 0 0 °C或更高，持續 2 4小時或更久）。 (3 )柵絕緣膜之形成： (4 )柵電極（gate electrode)之形成； (5 )滲入雜質（經由離子植入法或離子滲入法）； (6 )滲入雜質之活化（6 0 0 °C或更高，持續2 4 小時或更久）； (7 )形成絕緣層，且 (8 )形成源極及漏極。 在上述之步驟中，（2)及（6)有問題。許多種無 鹼玻璃存在6 0 0 °C下有溫度扭曲（在Corning 7 0 5 9 之例子中爲5 9 3 °C )。因此，在此溫度下之程序產生如 基板之收縮及彎曲的問題。步驟（2 )爲第一韌化程序， 因爲尙未導入圖樣程序，所以基板的收縮並不造成問題。 在步驟（6 )中，已導入圖樣程序。當基板在步驟（6 ) 中收縮，因此在往後之步驟中罩之對齊不能適當導入’因 此造成損害產品的主要原因。結果將步驟（2 )的溫度降 至基板的扭曲溫度之下是有必要的，且將步驟（6 )中的 溫度，再加以降低也是有必要的。（最好溫度低於玻璃的 扭曲溫度5 0 °C或更低’且最好其溫度低於步驟（2 )的 最大處理溫度5 0 °C或更低。） 本紙張尺度適州中國國家標準（CNS)f 4規格（210X297公釐)-5 — {請先閲讀背面之注意事項再填宵本頁) .裝· .訂· •缘· 278219 A6 _____B6 五、發明説明（4 ) 爲了迎合該項要求，一種方法其應用雷射或其他類似 物可加以使用。除了雷射輸出的不穩定之外，且可觀察到 其導致另一問題。對於雷射所照射之處（源極及漏極區域 )及雷射未照射區（活化區，也就是栅極下面之區域）由 於溫差之不同，所以產生一應力，因此損害其可信度。 另一方面，一使用非晶半導體所製成之TFT其特徵 爲0 F F電流爲低者。因此，此種T F T用於如液晶顯示 器之主動矩陣的像素電路之半導體中，其不需要高速操作 ，其中只需單一導電型態，且需要有高度電荷保持能力的 TFT。然而此TFT不能用於需要高速操作的周邊電路 〇 在結晶矽T F T中，當沒有施加電壓於栅極時，有一 漏電流流動（也就是在非選擇期間），其大於在非晶矽 T F T中者，當一結晶系T F T用於液晶顯示裝置時，放 置一用於補充漏電流的輔助電容，而兩個T F T串聯以減 低漏電流，以做量測之用。 經濟部中央標"局員工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖5示用於液晶顯示裝置之主動矩陣電路的方塊圖。 如周邊電路，一行解碼器1 〇 1及一列解碼器1 0 2置於 基板1 0 7上。每一像素電路皆包含有一電晶體及一電容 形成於矩陣區1 〇 3。矩陣區及周邊電路經由線1 0 5及 1 0 6而互相連接。用於周邊電路的TFT需有高速之性 質，而用於像素電路之T F T需要低漏電流之特性。雖然 實質上這些性質彼此間相悖，但需在一基板形成此雨種 TFT而用相同之製程。 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公發f 6 '~~~ 經濟部中央標準局3工消費合作杜印製 A6 B6_ 五、發明説明（5 ) 一般結晶矽之形成需要在6 〇 〇 下長時期韌化’或 在1 0 0 0 °C或更高的溫度下加以紉化。例如我們不可能 製造一結構，其中使用結晶矽TF T之高OF F電阻’且 這些T F T及含具高遷移率之聚合矽的周邊電路形成在相 同之基板上，因爲非晶矽在上述韌化條件之下結晶° 發明概述 因此，在大量生產的觀點下，在生產TFT時需使用 雷射的方法是困難的，另外，在現行技術狀態下，沒有其 他有效的方法不能被發現。本發明乃用於解決這困難之問 題。本發明乃用於在大量生產狀況下解決這些困難之問題 。本發明乃用於在大量生產狀況下解決這些問題。 爲了處理這些困難問題而導入本發明。然而些改進之 配置並不一定產生一複雜之程度，一較低的生產量，及一 增加的成本。本發明的目的乃允許兩種T F T，也就是需 要高遷移率之T F T，及低漏電流之T F T，而經由最小 改變製程，並維持大量生產依簡易形式而選擇性地產生。 經本發明者硏究之結果在非晶砂薄膜中添加少量的催 化劑即可加强結晶，降低結晶溫度，縮短結晶時間。對於 催化劑，簡單之材料如鎳（N i )，鐵（F e )，姑（ Co)，鉑（P t )或混合物如硅化物爲適當之材料。具 體上，非晶矽薄膜可經由在該非晶矽薄膜之表面或下面形 成一催化劑之薄膜，顆粒，或叢聚物’或者經由在非晶砂 薄膜中應用相同的離子注入法 導入逼些催化物，隨後在 ϋί艮尺度適用中國國家標準（CNS)T4規格（210x297公釐)· ~~~ --- (請先閲讀背面之注意事項再填寫本頁) .裝. --*-31·:: A6 B6 五、發明説明（6 ) 適當溫度之下，基本上爲5 8 0 °C或少對非晶矽加以熱韌 化，如此非晶矽可結晶。 在經由一化學蒸汽沉積法（C v D方法）形成非晶矽 薄膜的例子中，這些催化劑添加於氣體材料中，在經由如 猫射之物理氣相方法形成非晶矽薄膜的例子中’這些催化 物可添加於如目標物或沉積源之中。韌化溫度愈高，結晶 時間愈短爲自然之現象。而且鎳，鐵，鈷，鉑的濃度愈高 ，結晶溫度愈低，且結晶時間愈短。由本發明者的硏究， 爲加强結晶，至少一結晶元素的濃度需爲1 x 1 0 1 7 cm—3或更高，最好爲5 X 1 0 18cm-3或更高。 而且，須注意一沒有結晶材料的區域在沒有加强結晶 化的狀態下，可保持非結晶態。例如，非晶矽在濃度1 x 1 0 1 7 c m — 3或更小的情況下，最好爲1 x 1 0 1 6 c m — 3 或更小，溫度從6 Ο 0 °C或更多時可結晶’但在5 8 0 °C 或更小時則不增强結晶性。然而，因爲在非晶矽中氫需要 中性的懸空鍵（d a n g丨i n g b ci n d ) ’在3 Ο 0 °C或更高的 溫度下被釋出，須知韌化在氫氣中執行而獲得適當的半導 體特性。 經濟部中央標平局员工消费合作杜印製 (請先聞讀背面之注意事項再填寫本頁) •線· 在本發明中，上述催化劑之結晶特性被用於形成一非 晶较薄膜。其一部份被選擇性結晶且做爲主動矩陣電路之 周邊電路的結晶矽T F T。在非晶狀態下的另一部份做爲 矩陣區（像素電路）之非晶矽T F T。結果’結果具相斥 特性之電晶體電路可在一積板上同時形成。此相斥特性的 爲低漏電流及快速動作。 度適州中國國家標準（CNS)甲4規格（210 X 297公货Χ « 278219 經濟部中央標肀局S工消费合作杜印製 A6 B6 五、發明説明（7 ) 因爲上述非晶砂中的任一個爲较所不需要之材質，因 此濃度愈低愈好。在本發明者之硏究中，使用於主動者時 ，此催化劑之濃度總共最好不超過1 〇 2。c m - 3，以得到 滿意的信賴度及特性。另一方面，須瞭解如果有相當一部 份的催化劑存在源極，漏極或其他類似物中，並不構成一 問題。 本發明者發現可由對催化元素的影響及使用加以注意 而解決上述問題，本發明之TFT的製程簡述於下： 1 )非晶矽薄膜的層積 1 >)導入催化元素（可由離子注入或離子滲入法） 2 )非晶矽薄膜的結晶（在6 0 0 °C或更低，8小時 內） 3 )柵極絕緣薄膜之層積 4 )柵極電極形成 5 )導入滲入之雜質（經由離子注入或離子滲入法） 5 /)沉積含催化物之材料至矽薄膜中 6 )滲入雜質之活化（6 0 0 °C或更小，8小時內） 7 )中間層絕緣體之形成 8 )源極，漏極之形成 或， 1 ) 一非晶矽薄膜的形成 1 >)導入催化元素（經由離子注入或離子滲入法） 2 )非晶矽薄膜之結晶（在6 0 Q °C或更小，8小時 內） 1 本纸張尺度適用中國國家標準（CNS)甲4規格（210x297公釐X 9 - ...............................:....................装..............................#…：、................：：：& (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標-11局N工消費合作杜印製 A6 B6 五、發明説明（8 ) 3)沉積栅極絕緣薄膜 4 )柵極電極之形成 5)導入一滲入之雜質（經離子注入或離子滲入法） 5 >)導入催化物（經離子注入或離子滲入法） 6 )滲入雜質之活化（6 0 0 °C或更小，8小時內） 7 )中間層絕緣體的形成 8 )源極，漏極之形成 在這些製程中5 )及5 / )可交換而1 > )可改爲 將一含有催化物之薄膜及類似物附著於非晶矽薄膜之上或 下面'。從精確控制催化物濃度的觀點，如離子注入之方 法是有必要的。然而從簡化製程及減低工廠投資的觀點， 如果此得到T F T特性令人滿意，則此程序可應用。 在本發明中，經由前述程序1 >)導入一非晶矽薄膜 的催化元素增加其結晶。另一方面，催化元素在5 ~ )中 主要導入源極，漏極區而增强該區域的再結晶。因此，爲 了結晶及活化，6 0 0 °C或更小，基本上爲5 5 0 °C或更 小就足夠。8小時之內的韌化時間，基本上4小時之內就 夠了。特別是如果起初經由離子注入法或離子滲入法導入 的催化元素其均匀分配，則很容易執行結晶化。 在本發明中，經由採用或處理柵電極存在於活化區， 催化元素在程序5 >)中將不直接附著或注入活化區。因 此，因此在活化區及雜質區改變催化元素的濃度是可能的 ，例如，適量減少添加至活化區之催化元素的濃度，由於 所給定之T F T的特性及可信度的不良影響減少最低。經 本紙張尺度適用中國國家標準(CNS)甲4規格（210x297公發·）10 - {請先閱讀背面之注意事項再填寫本頁) •装· •打· •線· 經濟部中央標f-局员工消費合作社印製 278219 A6 __ B6 五、發明説明（9 ) 由適量增加添加至雜質區之催化元素濃度，且降低活化溫 度，基板的收縮及扭曲可抑制，且可增加產量。而T F T 的可信度及特性幾乎沒有漏失。 在本發明中，一厚度爲1 ο ο ο A或更小的非晶矽薄 膜可因爲催化元素的存在而結晶。經一般之熱韌化此非晶 矽薄膜並不結晶。由防止在TFT步驟中島狀針孔或缺陷 及防止栅電極不連接的觀點，結晶矽薄膜的厚度爲 1 0 0 0 A或更小，最好爲5 0 0 A或更小。除了雷射結 晶外無法達成，但本發明利用熱韌化在低溫之下達成。自 然此對產量之改進有貢獻。由下列之實施例，本發明將更 詳盡地說明。 圖形簡述 圖1 ( A )至1 ( E )爲剖面圖，示實施例1中產品 製程之步驟： 圖2 ( A )至2 ( E )爲剖面圖，示實施例2中產品 製程之步驟： 圖3 ( A )至3 ( E )爲剖面圖，示實施例3中產品 製程之步驟： 圖4 ( A )至4 ( E )爲剖面圖，示實施例4中產品 製程之步驟； 圖5示一單晶主動矩陣電路之例于。 較佳實施例說明 ' 本紙張尺度適用中國國家標準（CNS)f4規格（210x297公發·）11 - {請先閲讀背面之注意事項再填寫本頁) .¾. •線· 經濟部中央標41局R工消費合作社印Μ A6 B6 五、發明説明（10) 〔實施例1〕 圖1爲一剖面圖，爲實施例之生產程序的步驟。首先 ，一基層薄膜1 1經由濺射方法形成於基板（Corning
7059)上，該薄膜由矽氧化物所製成且厚度爲2 0 0 0 A 。然後，一本質（I - t y p e )非晶矽薄膜1 2經由電漿 CVD方法沉積至厚度5 0 0至1 5 0 〇A，例如 1 5 0 0 A。經由離子植入法，劑量爲1 X 1 〇 13至5 X 1 0 1 4 c m - 2例如5 X 1 0 1 3 C m - 2之鎳離子植入非晶矽 薄膜中。結果存在於非晶矽薄膜之鎳離子的濃度約爲5 X 1 0 1 8 c m ' 3 ° 其次’導入氮氣中的韌化程序，溫度爲5 5 0 °C歷於 4小時以使矽薄膜結晶。然後，配置矽薄膜形成一島狀區 1 3。作爲柵極絕緣薄膜，厚1 〇 〇 的矽氧化薄膜由 概射法加以沉積。在此濺射程序中，矽氧化物做爲一目標 物’且基板的溫度在2 0 0 °C至4 0 〇 °C之間，例如， 2 5 0 C°此驰射程序在含氧及氣的大氣中執行，氣與氧 之比例爲0至0 _ 5 ，例如〇 . 1或更小。 此後，經由降壓之C V D法沉積厚度爲3 0 0 〇至 8 〇 0 Q A的矽薄膜（含〇 . 1至2 %之磷）。例如爲 6 〇 ϋ ϋ A °最好形成矽氧化物及矽薄膜的步驟可連續導 入。然後配置矽薄膜形成栅電極1 5 ( F 1 g 1 ( B ))。 然後，雜質（磷）植入矽區域做爲罩子（m a s k )，此 乃應用電漿滲入法並使用柵電極。在此程序中，p H 3做 爲潘入氣體，加速電壓介於6 〇至9 Q κ V，例如8 0 本紙張尺度適州中國國家標準（CNS)T4規格（21〇><297公货）12 _ {請先聞讀背面之注意事項再填寫本頁) .装. .打· •線· A6 ____B6 五、發明説明（11) KV，劑量爲 1 X 1 015至 8 X 1 〇*15 cm-2，例如 2 X 1 〇-15 cm—2，結果形成N型不純區1 6 a及1 6 b (圖 1 c )。
其次，在不純區薄膜蝕刻矽氧化物薄膜。經由濺射法 ，一鎳硅化物薄膜（公式爲NiSix ，其中〇. 4 < X <^_2 . 5例如2. 〇) 17均勻形成厚度爲5至2 0 0A ，例如20A，整個區域示於圖1(D)。當薄膜依此減 低之厚度約2 0 A形成，其爲不連續，且顯出粒聚合之外 觀，然而，在本實施例中並不顯示任何問題。 因此，在氮氣中，一韌化程序在4 8 0 °C下導入4小 時（比上述結晶程序尙低7 0 °C )，因此使雜質區活化。 在此韌化步驟中，首先鎳從鎳硅化物薄膜1 6 a及1 6 b (其覆蓋雜質區）擴散入N型雜質區。因此韌化導至再結 晶而使程序簡化。依此方法，雜質區1 6 a及1 6 b被活 化0
經濟部中央標>il局Μ工消费合作社印K (請先聞讀背面之注意事項再填寫本頁) 然後一·厚6 0 0 0 A的矽氧化物薄膜1 8 ，經由雷射 C V D法形成一絕綠層時，且接觸涧在絕綠層上形成，經 由金屬材料如鎳及鋁的多層薄膜在一 T F T的源極及漏極 區形成一電極寫入1 9 a及1 9 b。最後在1 a tm的氣 氣中，在3 5 0 °C持續3 0分鐘的韌化程序。結果上述程 序，完成一薄膜電晶體（圖1(E))。
在由此產生之T F T的活化區（在柵極下之區域）中 鎳的濃度由第二離子質譜儀所量測，結果約在1 X丨〇 1« 至5 X 1 〇 18 c m - 3 d雜質區1 6之鎳的濃度約爲1 X 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公跫）13 - 278219 A6 B6 五、發明説明（12 ) 1 0 19至 5 X 1 0 n c m -3 〇 {請先聞讀背面之注意事項再填宵本頁) 〔實施例2〕 圖2爲一剖B圖，爲實施例之生產程序的步驟。首先 ，一基層薄膜2 1經由濺射方法形成於基板（C()rning 7059)上’該薄膜爲矽氧化物所形成厚2 0 0 〇 A，然後 一本質（丨-t y p e )非晶矽薄膜2 2經由電漿C V D方法沉 積至厚度5 0 0至1 5 0 〇A，例如1 5 0 〇A，經由濺 射法，沉積一厚2 0 〇 A之矽氧化物薄膜2 3 ，經由離子 植入法，劑量爲5 X 1 〇 1 3 c m - 2時，鎳離子植入非晶矽 薄膜。 其次，導入氮氣中的韌化程序，溫度爲5 5 0 〇C歷程 8小時，在非晶矽薄膜上使其結晶。然後，配置矽薄膜形 成一島狀區2 4 。 經濟部中央標ηί局肖工消费合作社印製 使用Si ( 0 C 2 Η 5 ) 4 (TEOS)及氯做爲材料 ，經由電漿C V D法，一厚1 〇 〇 〇 A的矽氧化物薄膜形 成一結晶矽T F T的柵極絕緣層。除了這些氣體材料，更 使用C2HC $3做爲材料。在薄膜形成前，4 0 0 SCCM之氣通過一室，且電漿在基板溫度3 0 0°C下產 生，總壓力爲5 P a ，R F功率爲1 5 0 W。此狀態錐持 1 0分鐘。此後3 0 0 SCCM之氣，1 5SCCM之 T E 0 S，及2 S C C Μ的三氯乙稀導入蜜中形成矽氧化 物薄膜。在薄膜形成時，基板溫度，R F功率’及總壓相 對應地爲3 0 0。(：，？ 5W，及5 Pa。在薄膜形成完成 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公赞）14 - 經濟部中央標準局W工消費合作社印製 A6 B6 五、發明説明（13) 時，1 0 OTo r r之氫導入室中，在3 5 〇°C下持續 3 5分鐘的氫韌化。 此後，經由濺射法沉積〜厚3 〇 〇 〇A至8 〇 〇 〇A 的钽薄膜，例如爲6 0 0 0八。除了鉅爲，鈦，鎢，組， 或矽亦可使用。然而，這些材料需有足夠的熱阻性，以使 其可忍受隨後之活化程序。最好矽氧化物2 5的形成及钽 薄膜的形成步驟可連續。然後，配置鉬薄膜形成一 TF T 柵電極2 6。钽線之表面被陽極氧化，以形成一氧化層 2 7。該陽極氧化在酒石酸溶液的乙稀乙二醇中導入。而 得到厚2 0 0 0 A的氧化層（圖2 ( B ))。 由電漿滲入法，使用柵做爲罩子，植入一雜植（磷） 至矽區域。在此步驟中，PH3做爲滲入氣體，加速電壓 爲8 0 k V，且劑量爲2 X 1 〇 15 c m — 2。結果，形成N 型雜質區2 8 a及2 8 b。因此陽極氧化，柵電極從雑質 區2 8中置換出時（圖2 (C))。
使用柵電極做爲罩子，經由離子植入法，在1 X 1 0 14至 2 X 1 0 15cm.2之劑量，如 5 X 1 0 14cm.2 ，將鎳離子植入矽區域。結果，N型雜質區2 8 a及 2 8 b 的濃度約爲 5 X 1 0 1 9 c m 3 (圖 2 ( D ))。 此後，在氮氣中，4 5 0 °C下持續4小時的韌化程序 ，而使雜質活化。在此韌化程序中，因爲鎳離子植入N型 雜質區2 8 a及2 8 b中，該韌化使得再結晶步驟變得較 簡易。依此方法，活化雜質區2 8 a及2 8 b。 然後，一厚2 0 0 0 A的矽氧化物薄膜經由電漿 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公贤）15 - (請先閱讀背面之注意事項再填寫本頁) -装· •打. •綠· 278219 A6 ______ B6 五、發明説明（14 ) CVD法形成一層絕緣層，此時TEOS做爲材料，且在 絕緣層上形成接觸洞。源極及漏極電極/線路3 0 a及 3 0 b如多層金屬材料薄膜，如鉅之氮化物或鋁形成。由 於上述程序之結果，完成半導體電路（圖2 (E))。 在此產生之薄膜電晶體中，場效遷移率爲7 0至 1 0 0 cm2 /Vs ，栅極電壓爲1 0V，低限値爲 2. 5至4. 0V，且當一負20之電壓施加至栅極時， 漏電流爲1 0 1 3 A或更小。 〔實施例3〕 在此實施例中，經由實質上爲相同之程序，結晶矽 T F T與非晶矽T F T在相同的基板上形成。圖3爲一剖 面圖，示此實施例生產程序之步驟。首先1 1經由濺射法 形成一基層薄膜於基板（Corning 70 5 9) 1 1 0上，該薄 經濟部中央標平局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ，訂* 膜爲矽氧化物所形成厚約2 0 0 0 A。然後，一本質（1-t y p e )非晶矽薄膜1 1 2經由電漿C V D法，沉積至其厚 度爲5 0 0A至1 5 0 0A，例如1 5 0 0A。且然後連 續經由濺射法，選擇性形成厚度爲5至2 0 0 A，例如 2 0 A的鎳硅化物層（公式N i S i X ，其中0 . 4 i_x < 2 - 5 ，例如 χ = 2 · 0 )。 然後，在一還原氫氣中（最好，氫氣的偏壓在0 . 1 至1 a t m )，一韌化程序在5 0 0 °C下執行4小時的結 晶。結果，在鎳之硅化物薄膜1 1 3下，非結晶矽薄膜結 晶而變成一結晶矽薄膜1 1 2 σι。比較上在鎳硅化物層沒 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公资）16 - 經濟部中央標苹局K工消#合作社印" A6 B6 五、發明説明（15) 有存在的區域矽薄膜依然在非結晶態，以1 1 2 b指出（ 圖 3 ( B ))。 經由照相石版術，如此得到之矽薄膜被配置而形成矽 島區1 1 4 a (結晶矽區域），及另一矽島區1 1 4 b ( 非晶矽區域）。做爲柵極絕緣薄膜，一厚1 0 0 0 A的矽 氧化物薄膜1 1 5經由濺射法沉積。在此濺射程序中，矽 氧化物做爲目標物，且基板溫度爲2 0 0至4 0 0 °C，例 如3 5 0 °C。濺射程序在氧及氬氣中導入，其中氬與氧的 比例爲0至0 . 5 ，例如0 . 1或更小。因此，一砂薄膜 (包含0 . 1至2 %之磷），經由降壓C V D法沉積到 6 0 〇 0至8 Ο Ο 0A的厚度，例如6 Ο Ο 0A，最好形 成的矽氧化物及矽薄膜之步驟可連續導入。然後配置之矽 薄膜形成柵電極1 1 6a，1 1 6b及1 1 6 c (圖3 ( C ) ) ° 然後，經由電漿注入法並法用柵電極，將雜質（磷或 硼）注入矽區域做爲罩子。在此程序中，P Η 3及B 2 Η 6 做爲滲入氣體，加速電壓介於6 0至9 0 k V，例如在前 者的情況下爲8 0 k V，而在後者的情況下可爲如6 5 k V，劑量爲1 X 1 0 15至8 X 1 0 1 5 c m - 2，例如對於 磷爲2X1 015cm—2，對於硼可爲5X1 015。結果， —P型雜質區1 1 7 a及一 N型雜質區1 1 7 b ’及 1 1 7 c形成。在此例中，當磷滲入後，再滲入鎳其劑量 爲 1 X 1 0 13 至 1 X 1 0 1 5 c m — 2，例如 5 X 1 〇 1 4 c m 2 (圖 3 ( D ))，。 本紙張尺度適州中國國家橾準（CNS)甲4規格（210x297公资）]7 - .................................... ~ι;ι·Ίί-ιι = Μΐ ·Λ· ' ........................................ (請先閱讀背面之注意事項再填寫本頁) .裝· •線. A6 B6 五、發明說明（16 ) (請先閱讀背面之注意事項再填寫本頁) .打· 然後，在一還原之氫氣中，在5 0 0 °C下導入韌化程 序持續4小時，而使雜質活化。在此程序中，因爲鎳離子 在區域1 1 4 a中擴散（其已預先加以結晶），該韌化簡 化結晶程序。且在矽島區i i 4 b，因爲鎳滲入磷滲入區 1 1 7 c，甚至在此一程度的韌化之下，可充分導入結晶 作用。依此材料，可活化雜質區1 1 7 a至1 1 7 c。非 晶矽T F T的活化區因爲鎳不存該區域所以不結晶。然後 ，一厚6 Q Q Ο A的矽氧化物薄膜經由電漿C V D法形成 一層絕緣層，且在絕緣層上形成接觸洞。電極/線路 1 1 9 a，1 1 9b及1 1 9c用於結晶矽TFTs ，且 電極/線路1 1 9 d，1 1 9 e用於非結晶矽T F T，經 由多層薄膜金屬材料如鈦之氮化物或鋁而形成。最後，在 1 a t m的氫氣中，一韌化程序在3 5 0 °C下導入持續 3 0分鐘。由於上述程序，完成一半導體電路（圖3 (E ))° 經濟部中央標半局Η工消費合作社印4,|表 在每一個由此得之T F T的活化區中鎳的濃度經第二 離子質譜儀（S I M S )所量測，結果，在結晶矽T F T 中，可觀察到1 X 1 0 16至5 X 1 0 18cm—3之鎳離子， ，但是在非晶矽T F T中鎳的濃度小於量測極限（1 x 1 0 1 G c m ~ 3 ) ° 〔實施例4〕 在此實施例中，結晶砂T F T作爲周邊驅動電路’而 非晶矽T F T用做爲像素電路。圖4爲剖面圖，示實施例 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公;- ^78219
經濟部中央標苹局員工消費合作杜印製 五、發明説明（17)
中生產程序之步驟。經由濺射法，一鉅薄膜在基板（Corning 7059 ) 1 2 0 上形成 ，厚度爲 5 0 0 至 2 Ο Ο 0A ，例如1 Q 0 0 A。該鉅薄膜配置之後形成栅電路線 1 2 1 ，用於非晶矽T F T。在鉅線路的周邊，一厚 1 0 0 0 A至3 0 0 0 A，例如1 5 0 0 A的陽極氧化薄 膜1 2 2經陽極氧化而形成。
其次，一厚2 0 0 〇 A的矽氧化物薄膜，經由濺射法 而形成。該矽氧化物薄膜1 2 3做爲非晶矽T F T的柵極 絕緣薄膜，且亦做爲用於結晶矽T F T的基層絕緣薄膜。 此後，經由電漿C V D法，沉積一厚2 0 0至1 5 0 0 A ，例如5 0 0 A的非晶矽薄膜1 2 4 。當應用一光阻 1 2 5罩在非晶矽薄膜1 2 4時，經由離子植入法，鎳離 子植入矽薄膜，所以區域1 2 6含1X1 018至2X 1 0 1 9 c m - 3 的鎳，例如產生 5 X 1 0 18 c m — 3。 區域1 2 6的深度爲2 0 0至5 0 0 A，該加速能量 依最適之樣式選擇所以完成該深度。防止鎳離子植入該區 域而成爲結晶矽T F T中的活性區。通道長度爲2 0 或 各小，最好爲1 〇 " m或更小。當通道深度大於此値時’ 不能對整個活化區結晶（圖4 ( A ) ) 〇 然後，在0. 1至latm的氫氣中，在5 5 0 °C下 導入一朝化程序，持續8小時，以執行結晶化。由於結晶 程序的結果，鎳所植入之區域，介於鎳植入區之間的區域 ，且其周邊（在圖4 (B)中這些區域以1 2 4 a表之） 亦被結晶，由於在5 5 0 °C下朝化8小時的結果’結晶橫 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公ίΤ) 19 - (請先閱讀背面之注意事項再填寫本页) •裝. 經濟部中夬標準局員工消費合作杜印製 Α6 Β6 五、發明説明（18 ) 向進行約1 0"m。比照上，鎳未植入區1 2 4 b依然在 非晶態（圖4 ( B ))。 配置矽薄膜而形成矽島區1 2 7 a (結晶矽區），及 另一矽島區1 2 7 b (非晶矽區）。作爲結晶矽T F T的 柵極絕緣薄膜，一厚1 ο ο 〇A的较氧化物薄膜形成，乃 經由雷射C V D法，其中應用s i ( 0 C 2 Η 5 ) 4 ( TEOS )及氧作爲材料。除了這些氣體材料外，三氯乙 稀（C2HCj?3)更是材料之一。在薄膜形成前，4 0 〇 SCCM之氧通過一室，且在溫度爲3 0 0 °C下產生電漿 ，總壓爲5 P a，R F功率爲1 5 0 W。此狀態維持 1 0分鐘。此後，3 0 0SCCM之氧，1 5SCCM的 TEOS ，及2SCCM的三氯乙稀導入該室而引起矽氧 化物薄膜之形成。在此薄膜形成中，基板溫度，RF功率 及總壓爲3 0 0 °C，7 5W及5 Pa。在薄膜形成完成之 後，1 0 0 T 〇 r r的氫導入室中，且在3 5 0 °C中引導 氣韌化持續3 5分鐘。 此後，經由濺射，沉積6 0 0 0至8 0 〇 〇 A ’例如 6 0 0 〇 A的鋁薄膜（含2 %之矽）。除了鋁之外’钽’ 欽，鎢及鉬亦可加以使用。矽氧化物1 2 8及绍薄膜的形 成最好爲連續之步驟。然後配置鋁薄膜形成T F T之柵電 極1 2 9 a及1 2 9 b。此鋁線之表面被陽極氧化而在其 上形成氧化層。陽極氧化在1至5 %的酒石配乙稀乙二醇 中導入。得到之氧化層厚度爲2 0 0 0 A ’由於基板背部 的暴露，一光阻罩1 3 0在非晶矽T F T的较氧化物上’ 本紙張尺度適州中國國家標準（CNS)甲4規格（210x297公發) 20 - (請先閑磧背面之注意事項再填寫本頁) .裝· A6 B6 五、發明説明（19 ) 依相對於柵電極1 2 1 (圖4 ( C ))的自我排列形式而 形成。 經由電漿滲入法，然後使用柵電樞做爲罩子，一雜質 (磷）注入矽區域。在此程序中，PH3做爲滲入氣體， 其加速電壓爲6 0至9 0 k V，例如8 0 k V，且劑量爲 1 X 1 0 15至 8 X 1 015cm-2，例如 2 X 1 015cm 一 2 。結果，形成N型雜質區1 3 1 a及1 3 1 c。此後，在 左邊的結晶矽T F T ( N型T F T )及非晶矽T F T (矩 陣區）爲光阻所罩住，且一雜質（硼）植入右側結晶矽 TFT (P通道TFT)的矽區域。在此程序中，B2H6 做爲滲入氣體，其加速電壓爲5 0至8 0 k V，例如6 5 k V，該劑量爲1 X 1 0 15至8 X 1 0 15 c m 一2，例如5 X 1 0 15c 2，此値大於先前植入之磷。依此樣式，形 成P型雜質區1 3 1 b。 此後，經雷射韌化法，雜質被活化。K I* F激光雷射 (波長2 4 8 n m，脈衝寬度：2 0 s e c )被應用。另 外，其他雷射，如X e F激元雷射（波長：3 5 3 n m ) 經濟部中央標平局β工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) .打· ，XeCi?激元雷射（波長3 Q 8 nm，或Ar F激元雷 射（波長1 9 3 n m )亦可使用。雷射的能量密度介於 2 0 0至4 0 01〇；1/(：1^2 ，例如 2 5 0mJ/cm2 ，且毎一點再輻射2至1 0射擊（s h 〇 t )，例如2射擊之 雷射。在雷射照射期間，基板可加熱至2 0 0到4 5 0 °C 。在基板加熱的情況下’需注意最適的能量密度適溫度而 變。因爲含有罩1 3 0 ，所以非晶砂丁 F τ的活化區並不 本紙張尺度適州中國國家標準（CNS)〒4規格(210x297公ίΓ) 21 〇 219 A6 B6 經濟部中央標苹局Η工消t合作社印製 五、發明説明（20 ) 結晶。結果， 及非晶矽T F 然後經由 薄膜形成，其 I T 0 )薄膜 經由濺射而沉 1 3 3。在層 T F T (周邊 1 3 4 a ，1 (像素電路） 的雜質區1 3 活化（圖4 ( ’—厚 2 0 0 屬材料 ，完成 在 的性質 而產生 MHz 漏極電 前技術 相 1 0 ' 1 在 活化， 小時， ，傳統 如鈦氮 一半導 產生的 在6 0 。例如 下操作 壓爲1 中並沒 對於非 3 A或 本發明 其溫度 因此可 上，導 結晶较 T的雜 雷射C 中T E ，厚5 積。該 絕緣體 驅動電 3 4b 之電極 化物及 體電路 半導體 0 oc下 ，可確 ，則漏 7 V ° 有發現 晶矽T 更小。 中，因 爲4 0 改進產 致玻璃
TFT 質區被 V D法 0 S做 0 0至 1 T 0 1 3 2 路）的 ，及1 /線路 鋁之多 (圖4 電路中 經由引 定經由 極電壓 且在測 任何差 FT ( 爲材料 1 0 0 薄膜被 中形成 源極及 3 4c 1 3 4 層薄膜 (E ) *結晶 入傳統 此實施 爲1 5 試可信 異。 像素電 。一銦 〇 A， 蝕刻而 接觸洞 漏極電 ，及用 d ，1 而形成 )0 矽T F 之結晶 例之移 V，而 度時， 爲非晶矽的結晶，及矽中滲入雜質的 0至5 5 0 °C的低溫，而期間短至4 量。當使用6 0 0 °C或更高的程序時 基板收縮，而使產品受損之問題。在 1 a 及 1 3 1 b D ) ) ° ο A的矽氧化物 錫氧化物（ 例如8 0 0 A， 形成像素電極 *用於結晶ΐ夕 極/線路 於非晶矽T F Τ 3 4 e ，經由金 。由上述之程序 T (周邊裝置） 韌化程序的步驟 位寄存器在1 1 在1 6 Μ Η Z下 移位寄存器及先 路）的性質，漏電流爲 f請先聞讀背面之注专？事項再填寫本π) .裝· 本紙張尺度適用中國國家標準（CNS)甲4規格(210x297公發-)22 - A6 B6 五、發明説明（21 ) 本發明中此問題可輕易解決。 此意請著大尺寸之基板可一次處理。另言之’當處理 大尺度之基板時，許多半導體電路（矩陣電路等）可從一 基板中切割出來，而此單元成本大大降低。當此特性應用 至液晶顯示裝置時，可以提昇大量生產且改進性質。如上 所述，本發明在工業上非常有用。 而且，依據本發明，可在高速下操作的結晶矽T F T ，及特性爲低漏電流的非晶矽T F T可依相同程序在一·基 板上形成。當此特性應用至液晶顯示裝置時，可增强大量 生產且改進性質。 (請先閱讀背面之注意事項再填寫本頁) ,¾.. 經濟部中央標準局員工消費合作社印製 適 度 尺 張 紙 本

Claims (1)

  1. ABCD
    278219 六、申請專利範圍 第83 1 02004號專利申請案 中文申請專利範圍修正本 民团85年1月修正 1 · 一種電晶體裝置，包含： ~活性區，包含提供在基板上的結晶矽薄膜：及 —雜質區，位於鄰近該活性區處， 其中該活性區含催化物，用於在1 X 1 0 17cm—3之 濃度下，提昇結晶化，且在前述雜質區之前述催化物的澳 度高於在活化區中前述催化物的澳度。 2. 如申請專利範園第1項之電晶髖裝置，其中該催 化元素至少有鎳，鐵，鈷及鉑中之一。 3. 如申請專利範園第1項之電晶髖裝置，其中該催 化元素澳度之値爲第二離子質譜儀所量測。 4 . 一種半導體電路，包含： 一電晶體，包含一位於基板上之結晶矽薄膜所製成之 活性區；及 另一電晶體，包含另一由非晶矽薄膜所形成的活性區 其中該晶矽薄膜及非晶矽薄膜位於相同層上，在胲結 晶矽薄膜上一催化元素，澳度爲1 0 17cm_ 3或更高，在 該非晶矽薄膜上催化元素的濃度低於1 〇 17c m_3。 5.如申請專利範園第4項之半導體氰路，其中在孩 結晶矽薄膜上催化元索的濃度爲5 X 1 0 18cm_ 3或更高 本紙張尺度適用中國«家揉準（CNS ) A4規格（210X297公釐） ---------^------tr------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揲準局負工消费合作社印製 經濟部中央梯準局負工消费合作社印製 A8 B8 C8 ______ D8___ 六、申請專利範圍 6 .如申請專利範園第4項之半導髏電路，其中在該 非結晶矽薄膜上催化元素的澳度爲1 X 1 016cm-3或更 高0 7 .如申請專利範園第4項之半導體電路，其中該催 化元素至少爲鎳，鐵，鈷，鉑中的一種。 8.如申請專利範園第4項之半導體Μ路，其中該另 一電晶髏被做爲主動矩陣區的電晶體。 9 .如申請專利範圍第4項之半導髏《路，其中該電 晶觼包含一結晶矽薄膜所製成的活性區，用於移位寄存器 中。 10 .如申請專利範圍第4項之半導«電路，其中在 該結晶矽薄膜上催化元素的濃度及在該非晶矽薄膜上催化 元素的澳度爲最小値所定義，此値爲第二離子質譜儀所置 測0 1 1 種半導體電路，包含： 一電晶體，包含一位於基板上之結晶矽薄膜所製成之 活化區：及 另一電晶體，包含另一由非晶矽薄膜所形成的活化區 f 其中該晶矽薄膜及非晶矽薄膜位於相同層上，在胲結 晶矽薄膜上一催化元索，其澳度爲非晶矽薄膜上催化元索 濃度之1 0倍或更多。 1 2 . —種形成電晶體的方法： 在基板上形成非晶矽薄膜，其催化元索的澳度低於1 本紙張尺度適用中國國家梯率（CNS)A4洗格（2I0X297公釐）· 2 - I I I n I— I n I I n I I I n ^ (請先閱讀背面之注意Ϋ項再填寫本頁) A8 B8 C8 D8 經濟部中央橾準局貝工消费合作社印製 、申請專利範圍 1 I X 1 0 1 7 C m -3 • 1 1 添 加 催 化 元 索 > 用 於 提 升 結 晶 化 胲催 化 元 索 添 加 至 1 1 前 述 非 晶 矽 薄 膜 上 • 1 I 請 1 I 在 該 矽 薄 膜 上 形 成 —* ϋπι tiitr 電 極 9 閱 1 | 將 滲 入 雜 質 導 入 前 述 矽 薄 膜 上 以 4m fflu 電 極 做 爲 罩 子 _ 讀 背 面 1 I 形 成 — 包 含 催 化 元 素 的 物 質 $ 與 胲 矽 薄 膜 接 觸 和 之 注 意 1 1 I 該 矽 薄 膜 熱 軔 化 9 而 活 化 該 導 入 之 雜 質 0 事 項 再 1 1 1 3 • 如 串 請 專 利 範 圔 第 1 2 項 之 方 法 其 中 該 添 加 填 窝 本 裝 I 步 騍 經 由 形 成 — 物 質 所 形 成 > 該 物 質 包 含 一 催 化 元 素 9 而 頁 1 1 與 該 非 晶 矽 薄 膜 相 接 觸 且 此 後 9 熱 結 合 接 催 化 元 素 及 該 1 | 非 晶 矽 薄 膜 0 1 I 1 4 如 串 請 專 利 範 園 第 1 3 項 之 方 法 > 其 中 該 物 質 1 訂 | 爲 該 催 化 元 素 與 矽 的 組 合 0 1 1 I 1 5 — 種 形 成 電 晶 髖 的 方 法 1 1 在 基 板 上 形 成 非 晶 矽 薄 膜 > 其 催 化 元 素 的 濃 度 低 於 1 1 | X 1 0 1 7 C m -3 9 線 | 添 加 催 化 元 素 至 前 述 非 晶 矽 薄 膜 上 9 用 於 提 升 結 晶 化 1 1 I 在 胲 矽 薄 膜 上 形 成 am tittr 極 電 極 9 1 1 1 將 滲 入 雜 質 及 催 化 元 素 導 入 前 述 矽 薄膜之 —— 部 份 中 9 1 1 以 4m W 電 極 做 爲 覃 子 9 而 得 到 導 入 之. 催 化 物 的 濃 度 在 該 部 份 1 1 爲 1 X 1 0 1 7 C m -3 或 更 高 ， 且 1 將 矽 薄 膜 熱 衂 化 > 而 使 孩 導 入 雜 質 活 化 0 1 I 1 6 • 一 種 形 成 電 晶 髖 的 方 法 包 含 ♦ • 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· 3 - 夂、申請專利範圍 在基板上形成非晶矽薄膜，其催化元素的澳度低於1 X1017cm_3 或更高， 在最高溫度爲Τα下，籾化該非晶矽薄膜： (請先Μ讀背面之注意事項再填寫本頁) 在該矽薄膜上形成一柵電極： 將滲入雜質及催化元索導入胲矽薄膜，且以該柵電極 做爲覃子；且 在最大溫度爲T 2 ( < Τ !)之下，籾化該矽薄膜， 而使該導入雜質活化。 1 7 .如申讅專利範園第1 6項之方法，其中！^- T 2 <5 0 eC ° 18 種形成半導«電路的方法包含： 形成一包含催化元素之物質，其與非晶矽薄膜相接觸 經由對該非晶矽薄膜的一部份加熱結晶，籾化該非晶 矽薄膜，該非晶矽薄膜與該催化元素相接觸： 配置該非晶矽薄膜爲至少一非晶矽區域及至少一結晶 矽ffi域：且 經濟部中夬揉準局貝工消費合作杜印褽 在每一該非晶矽區域及該結晶矽區形成至少一柵極竃 極。 19 .如申請專利範園第18項之方法，其中該籾化 步驟在溫度爲5 8 0 °C或更低之下執行。 2 0 種形成半導《電路的方法包含： 導入催化劑至一非晶矽薄膜： 經由對胲非晶矽薄膜的一部份加熱結晶，籾化該非晶 本紙張尺度適用中國•家檬準（CNS ) Α4規格（210X297公釐） 4 · 78219 A8 B8 C8 D8 經濟部中央梂準局貞工消费合作社印策 夂、申請專利範圍 较薄膜，該非晶矽薄膜爲被導入催化元索者： 配匿該非晶矽薄膜爲至少一非晶矽ffi域及至少一結晶 矽區域：且 在每一該非晶矽區域及該結晶矽區形成至少一柵極電 極。 21.如申請專利範圍第21項之方法，其中胲籾化 步蹂在溫度5 8 0 °C或更低之下執行。 2 2 .—種電晶髏包含： 一半導體活化區包含在第一澳度之催化元素：及 一半導體雜質區，位於前述半導«活化苗之鄰近， 其中該半導體雜質區包含在第二澳度之催化元素，該 第二澳度高於第一濃度。 23.—種半導體電路包含： 一電晶體，包含由結晶矽薄膜所製成之活化K :及 另一電晶體，包含另一由非晶矽薄膜所製成之活化區 » 其中該結晶矽薄膜及非晶矽薄膜位於相同層上，在該 結晶矽薄膜上催化元素的澳度高於該非晶矽薄膜上催化元 素的濃度。 2 4.—種光電裝置，包含： 一基底具有圖素區域和週邊電路苗域： 第一多數薄膜電晶饞形成在胲基底之圔索面域上，毎 個薄腆《晶體包含一閘電極，一閘絕緣層形成在該閛電極 上和一半導《層形成在閘絕緣屠上：和 本紙張尺度逋用中國國家榣隼（CNS ) A4规格（210X297公釐} - 5 - I I n I n ϋ I n n n I (請先閱讀背面之注意1E項再填寫本頁) •ΤΓ A8 B8 C8 D8 六、申請專利範圍 第二多數薄膜氰晶《形成在胲基底之週邊電路1[域上 ，用以軀動第一多數之薄腆電晶髖，毎個薄膜電晶體包含 一半導髏層，一閘絕緣膜鄰近該半導體層，和一閘電極鄰 近該半導體層， 其中第一多數之薄膜電晶«之半導《層具有比第二多 數之薄膜電晶體之半導饈層更低之結晶度。 2 5 .如申請專利範園第2 4項所述之光電裝置，其 中第一多數之薄膜電晶體之半導饈層爲非晶質的。 2 6 .如申請專利範園第2 5項所述之光電裝置，其 中第二多數之薄膜電晶體之半導雠層爲晶質的。 2 7 .如申請專利範園第2 4項所述之光電裝置，其 中第一多數之薄膜電晶《之半導髏層包含源極和汲極半導 體區域和延伸在其間之一通道區域，其中該源極和汲極區 域相關於第一多數之薄膜電晶«之閘電極以自我對準方式 形成。 2 8 .如申請專利範園第2 4項所述之光電裝置，其 中第二多數之薄膜電晶髖之閘電極位在半導體層上。 經濟部中央揉準局貝工消费合作社印Λ (請先聞讀背面之注$項再填寫本頁) 2 9 .—種光電裝置，包含： 一基底具有圖素區域和週邊電路區域： 第一多數薄膜電晶體形成在該基底之圖素區域上，毎 個薄膜電晶《包含一閛電極，一閘絕緣暦形成在胲閘電極. 上和一半導髖層形成在閘絕綠層上：和 第二多數薄腆電晶體形成在該基底之邐邊電路面域上 ，用以軀動第一多數之薄膜電晶髏，毎個薄膜電晶tt包含 本紙張尺度適用中國國家橾隼（CNS}A4*l格（ 210X297公釐）-6 - 278219 A8 B8 C8 D8 々、申請專利範圍 —半導《層，一閘絕緣膜鄰近該半導體層，和一閘電極鄰 近該半導體層， 其中只有第二多數之薄膜電晶《之半導髖層摻雜催化 元素以提升結晶度，而第一多數薄膜電晶«之半導《層並 未摻雜。 3 0 .如申請專利範園第2 9項所述之光《裝置，其 中該催化元素包含選自含鎳，鐵，鈷和鉑之群之金屬。 3 1 .如申請專利範園第2 9項所述之光電裝H，其 中第一多數之薄膜電晶饅之半導體層包含源極和汲極半導 髗區域和延伸在其問之一通道區域，其中該源極和汲極BE 域相關於第一多數之薄膜電晶髓之閘電極以自我對準方式 形成。 3 2 .如申請專利範園第2 9項所述之光電裝置，其 中第二多數之薄膜電晶髖之閘電極位在半導體餍上。 ---------1 — (請先H讀背面之注意事項再读寫本頁) 訂 線 經濟部中央橾準局負工消費合作社印氧 本紙張尺度遑用中國國家橾準（CNS)A4规格（ 210X297公釐）-7 -
TW083102004A 1993-03-12 1994-03-08 TW278219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07900093A JP3359689B2 (ja) 1993-03-12 1993-03-12 半導体回路およびその作製方法
JP07899993A JP3369244B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
TW278219B true TW278219B (zh) 1996-06-11

Family

ID=26420042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW083102004A TW278219B (zh) 1993-03-12 1994-03-08

Country Status (4)

Country Link
US (2) US5569936A (zh)
KR (1) KR100197780B1 (zh)
CN (2) CN1126179C (zh)
TW (1) TW278219B (zh)

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008078A (en) 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
US6867432B1 (en) 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JPH0869967A (ja) 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JPH08153879A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW297950B (zh) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (zh) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6746905B1 (en) 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP3630894B2 (ja) * 1996-12-24 2005-03-23 株式会社半導体エネルギー研究所 電荷転送半導体装置およびその作製方法並びにイメージセンサ
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP2982739B2 (ja) * 1997-04-22 1999-11-29 日本電気株式会社 半導体装置の製造方法
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6091123A (en) * 1998-06-08 2000-07-18 Advanced Micro Devices Self-aligned SOI device with body contact and NiSi2 gate
US6362097B1 (en) * 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR100348780B1 (ko) * 1998-12-19 2002-12-26 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
KR100524622B1 (ko) * 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6291364B1 (en) * 1999-08-31 2001-09-18 Micron Technology, Inc. Method and apparatus for stabilizing high pressure oxidation of a semiconductor device
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
KR100426380B1 (ko) * 2001-03-30 2004-04-08 주승기 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI269922B (en) * 2002-03-07 2007-01-01 Tpo Displays Corp Manufacturing method of LCD screen
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
TWI285783B (en) 2004-07-09 2007-08-21 Au Optronics Corp Poly silicon layer structure and forming method thereof
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US20060199328A1 (en) * 2005-03-04 2006-09-07 Texas Instruments, Incorporated Non-dispersive high density polysilicon capacitor utilizing amorphous silicon electrodes
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100841365B1 (ko) * 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101084242B1 (ko) * 2010-01-14 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3359690B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路の作製方法
JP3137797B2 (ja) * 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3402380B2 (ja) * 1993-03-22 2003-05-06 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3347804B2 (ja) * 1993-03-22 2002-11-20 株式会社半導体エネルギー研究所 半導体回路の作製方法

Also Published As

Publication number Publication date
CN1215223A (zh) 1999-04-28
KR100197780B1 (ko) 1999-06-15
CN1094851A (zh) 1994-11-09
CN1126179C (zh) 2003-10-29
US5569936A (en) 1996-10-29
KR940022921A (ko) 1994-10-22
US5595923A (en) 1997-01-21
CN1221018C (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
TW278219B (zh)
US6541313B2 (en) Transistor and process for fabricating the same
US5595944A (en) Transistor and process for fabricating the same
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
US6346486B2 (en) Transistor device and method of forming the same
US6784455B2 (en) Single crystal TFT from continuous transition metal delivery method
TW295703B (zh)
TW322591B (zh)
KR100270368B1 (ko) 반도체 제조방법
JP3402380B2 (ja) 半導体回路およびその作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JPS6276772A (ja) 電界効果型トランジスタの製造方法
JPS63146436A (ja) 薄膜トランジスタ−の製造方法
JP3535465B2 (ja) 半導体装置の作製方法
JPS6288365A (ja) 薄膜トランジスタの作製方法
JPH09181324A (ja) 多結晶シリコン薄膜トランジスターの製造方法
KR100187387B1 (ko) 박막트랜지스터의 오우믹층 활성화방법
JP2659000B2 (ja) トランジスタの製造方法
JPH0536911A (ja) ３次元回路素子およびその製造方法
JP3333489B2 (ja) 薄膜トランジスタの作製方法
JP3362023B2 (ja) 半導体装置の作製方法
JPH03200319A (ja) 多結晶シリコンの形成方法
KR100253722B1 (ko) 박막 반도체 디바이스
JPH04307741A (ja) 半導体装置の製造方法
JP3070090B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent