JPH10154816A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10154816A
JPH10154816A JP8326069A JP32606996A JPH10154816A JP H10154816 A JPH10154816 A JP H10154816A JP 8326069 A JP8326069 A JP 8326069A JP 32606996 A JP32606996 A JP 32606996A JP H10154816 A JPH10154816 A JP H10154816A
Authority
JP
Japan
Prior art keywords
active layer
gate electrode
gate
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8326069A
Other languages
English (en)
Inventor
Masahiko Hayakawa
昌彦 早川
Yosuke Tsukamoto
洋介 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8326069A priority Critical patent/JPH10154816A/ja
Priority to US08/970,542 priority patent/US6184559B1/en
Publication of JPH10154816A publication Critical patent/JPH10154816A/ja
Priority to US09/736,139 priority patent/US6426517B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高い信頼性を有する半導体装置を提供する。 【解決手段】 マルチゲイト構造の薄膜トランジスタに
おいて、ドレイン領域１０２に最も近いチャネル形成領
域１０８の幅を最も狭いものとする。これにより、ドレ
イン領域に最も近いトランジスタ構造が優先的に劣化す
るのを緩和する。また、活性層の中央付近におけるチャ
ネル長を意図的に広くすることでそこを流れる電流量を
低減し、熱の蓄積に起因する劣化現象を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本明細書で開示する発明は、
薄膜半導体を用いた半導体装置に関する。特に絶縁ゲイ
ト型トランジスタのゲイト電極の構成に関するものであ
る。
【０００２】
【従来の技術】薄膜半導体を用いた半導体装置として薄
膜トランジスタ（ＴＦＴ）が注目されている。特に最近
では、結晶性珪素膜（例えばポリシリコン膜）を利用し
て高速動作の可能なＴＦＴが実用化されている。
【０００３】一方で、結晶性珪素膜を活性層として利用
した薄膜トランジスタは高いモビリティ（電界効果移動
度）を有する反面、オフ電流（ＴＦＴがオフ状態にある
時に流れる電流）が大きいという欠点を持っている。ま
た、移動度が高くなると耐圧が低くなり、劣化が顕著に
なるという問題がある。
【０００４】この様な問題を解決する手段として、特公
平5-44195 号公報記載の技術が知られている。この技術
は等価的に複数の薄膜トランジスタを直列に接続した構
成（マルチゲイト構造とも呼ばれる）とすることで個々
の薄膜トランジスタに加わる電圧を分散させるものであ
る。
【０００５】図４は上記公報記載の技術を用いて作製し
た薄膜トランジスタの活性層およびゲイト電極の構造図
である。図４において、４０１はソース領域、４０２は
ドレイン領域であり、活性層上方には図示しないゲイト
絶縁膜を介してゲイト電極４０３〜４０６が配置され
る。この時、ゲイト電極４０３〜４０６は共通に接続さ
れた同一電極である。
【０００６】また、ゲイト電極４０３〜４０６の直下に
は、ゲイト電極４０３〜４０６の形状に対応してチャネ
ル形成領域４０７〜４１０が形成され、実質的に複数の
薄膜トランジスタを直列に接続した構成としている点に
特徴がある。
【０００７】しかしながら、本発明者らが図４の様な構
成のＴＦＴを用いて実験的に確かめたところ、ドレイン
領域４０２に最も近い薄膜トランジスタが最も激しく劣
化することが判明した。そして、ソース／ドレイン間に
高電圧を印加していくとドレイン領域に近い側のトラン
ジスタから順次破壊または劣化が進行してしまうことが
判明した。
【０００８】また、別の実験によるとチャネル幅の広い
活性層で構成したＴＦＴにおいては、活性層の中央付近
（チャネル幅方向における中央付近）が最も激しく劣化
することが判明した。
【０００９】
【発明が解決しようとする課題】本発明では上記複数の
半導体装置を等価的に直列に接続した構成において、ド
レイン側に近い半導体装置に電界が集中するのを緩和し
て半導体装置の破壊または劣化を防止することを課題と
する。
【００１０】また、活性層の中央付近を流れる電流を抑
制し、活性層中央において引き起こされる劣化を防止す
ることを課題とする。
【００１１】
【課題を解決するための手段】本明細書で開示する第１
の発明の構成は、活性層と、ゲイト絶縁膜と、前記ゲイ
ト絶縁膜を介して前記活性層と重畳するゲイト電極と、
を少なくとも有する半導体装置であって、前記ゲイト電
極は共通に接続された実質的に複数のゲイト電極と見な
せる構造を有し、前記複数のゲイト電極の内、ドレイン
領域に最も近いゲイト電極の幅が最も狭いことを特徴と
する。
【００１２】上記構成において、ドレイン領域に最も近
いゲイト電極の幅が最も狭いということはゲイト電極直
下に形成されるチャネル形成領域の幅（チャネル長とも
言い換えられる）が最も狭いことを意味している。
【００１３】また、他の発明の構成は、活性層と、ゲイ
ト絶縁膜と、前記ゲイト絶縁膜を介して前記活性層と重
畳するゲイト電極と、を少なくとも有する半導体装置で
あって、前記ゲイト電極は共通に接続された実質的に複
数のゲイト電極と見なせる構造を有し、前記複数のゲイ
ト電極の幅はドレイン領域に近づくほどに順次狭くなっ
ていることを特徴とする。
【００１４】この場合も、ドレイン領域に近づくにつれ
てチャネル形成領域の幅が順次狭くなっていくことを意
味している。
【００１５】これらの構成は、ドレイン領域に近いゲイ
ト電極幅、即ちチャネル形成領域の幅を狭くすることで
そのチャネル形成領域の抵抗成分を低減し、そのチャネ
ル形成領域にかかる電圧を低減することを目的としてい
る。
【００１６】また、本明細書で開示する第２の発明の構
成は、活性層と、ゲイト絶縁膜と、前記ゲイト絶縁膜を
介して前記活性層と重畳するゲイト電極と、を少なくと
も有する半導体装置であって、前記活性層のチャネル幅
方向において前記ゲイト電極の幅が変化することを特徴
とする。
【００１７】また、他の発明の構成は、活性層と、ゲイ
ト絶縁膜と、前記ゲイト絶縁膜を介して前記活性層と重
畳するゲイト電極と、を少なくとも有する半導体装置で
あって、前記活性層のチャネル幅方向における端部から
該活性層の内部に近づくほどに前記ゲイト電極の幅が広
くなることを特徴とする。
【００１８】上記２つの構成は、活性層の中央付近のゲ
イト電極幅を広くすることでチャネル形成領域を広く
し、抵抗成分を増加させて流れる電流量を抑制させるこ
とを目的とした構成である。
【００１９】以上の様に、本発明の基本的な主旨は活性
層内におけるチャネル形成領域の幅を意図的に変化させ
ることで、チャネル形成領域の抵抗成分を所望の特性が
得られる様に設定することにある。即ち、チャネル形成
領域にかかる電圧の配分やチャネル形成領域の特定箇所
を流れる電流量を制御するための技術である。
【００２０】
【発明の実施の形態】第１の発明は、マルチゲイト構造
の薄膜トランジスタにおいてドレイン領域に近いチャネ
ル形成領域に電界が集中するのを防ぐための技術であ
る。そのために、図１に示す様な構成とする。
【００２１】活性層にはゲイト電極の形状に合わせてチ
ャネル形成領域１０６〜１０８が形成されている。ゲイ
ト電極１０３、１０４、１０５の順にだんだんゲイト幅
が狭くなっているのでチャネル形成領域１０６、１０
７、１０８の順にチャネル長が短くなる（チャネル形成
領域１０８は最も短い）。
【００２２】この様な構成とすると、オームの法則に従
い、チャネル形成領域１０８にかかる電圧が最も小さく
なり、チャネル形成領域１０８のドレイン側端部に集中
して形成される電界も小さいものとなる。そのため、従
来の様に、ドレイン領域に近づくほどに電界が集中する
現象を緩和することが可能となる。
【００２３】第２の発明は、活性層の中央付近において
優先的に劣化または破壊が進行するのを防ぐための技術
である。そのために、図５に示す様な構成とする。
【００２４】図５において、ゲイト電極５０３は活性層
の中央付近が最も広くなる様な形状にパターニングされ
ている。そのため、チャネル形成領域５０４は、活性層
の中央付近で最もチャネル長が長くなる。
【００２５】この様な構成とすると、活性層の中央付近
において流れる電流量を抑制することができ、熱の発生
量を低減することができる。従って、熱の蓄積によると
思われる劣化現象を防止することが可能となる。
【００２６】
【実施例】
〔実施例１〕本実施例では半導体装置として薄膜トラン
ジスタを例にとり、第１の発明を利用した薄膜トランジ
スタの活性層およびゲイト電極の構成について説明す
る。なお、ゲイト電極は活性層と重畳する領域において
３本に分割されるトリプルゲイト型のマルチゲイト電極
構造を例とするが、これに限定されるものではない。
【００２７】図１において、１０１はソース領域、１０
２はドレイン領域であって一導電性を付与する不純物元
素（リンやボロン等）を添加して形成される。また、１
０３は幅ａのゲイト電極、１０４は幅ｂのゲイト電極、
１０５は幅ｃのゲイト電極である。図１に示す様にゲイ
ト電極１０３〜１０５は共通に接続されている。
【００２８】また、１０６〜１０８で示される領域はそ
れぞれゲイト電極１０３〜１０５に対応して形成される
チャネル形成領域であり、意図的に不純物元素が添加さ
れていない実質的に真性な領域（アンドープな領域）で
ある。
【００２９】第１の発明の構成は、ドレイン領域１０２
に近づくにつれてゲイト電極の幅（チャネル形成領域の
幅）が狭くなっていることに特徴があり、図１において
はａ、ｂ、ｃの順に狭くなる。
【００３０】なお、第１の発明の適用範囲は図１に示す
活性層およびゲイト電極の形状に限定されるものではな
く、実施者が自由に決定することができる。また、チャ
ネル形成領域の幅（チャネル長）等の具体的な数値は実
施者が実験的に求めれる必要がある。
【００３１】また、本実施例ではドレイン領域に近づく
につれてゲイト電極の幅が順次狭くなる構成を説明した
が、最もドレイン領域に近いゲイト電極のみを他の全て
のゲイト電極よりも細くして、他の全てのゲイト電極の
幅を同一のものとしても第１の発明の効果を得ることが
できる。
【００３２】ここで本発明者が第１の発明に至るまでの
過程について説明する。チャネル形成領域は実質的に真
性であるため高抵抗な領域として振る舞う。従って、薄
膜トランジスタがオン状態にある時も、チャネル長が長
くなるほど高い抵抗成分になると考えられる。即ち、図
１に示す構成では１０８で示されるチャネル形成領域の
抵抗が最も低いと考えられる。
【００３３】そして、ソース／ドレイン間を流れる電流
量を一定として仮定する時、オームの法則により抵抗の
高い領域ほど大きい電圧が印加される。即ち、１０８で
示されるチャネル形成領域に印加される電圧が最も低く
なる。
【００３４】また、通常チャネル形成領域の両端に印加
される電圧は、そのチャネル形成領域のドレイン側に近
い端部（チャネル／ドレイン接合部）に集中して印加さ
れて高電界を形成すると考えられている。従って、チャ
ネル形成領域に印加される電圧が低いほどドレイン側端
部に集中する電界は小さくなると言える。
【００３５】以上の考察をまとめると、図１に示す構成
では１０６、１０７、１０８で示されるチャネル形成領
域の順に、ドレイン側端部に形成される電界が小さくな
っていくことが理解される。
【００３６】従って、従来はドレイン領域に近いチャネ
ル／ドレイン接合部ほど高電界が形成されやすく、劣化
または破壊しやすい傾向にあったが、第１の発明を実施
することでドレイン領域に近づくにつれてチャネル／ド
レイン接合部にかかる電界を小さくできるので劣化を緩
和することが可能である。
【００３７】〔実施例２〕本実施例では実施例１の構成
において活性層の形状が異なる場合の例について図２を
用いて説明する。なお、図２において、図１に対応する
箇所の符号は同一のものを使用することとする。
【００３８】図２に示す構成において、図１と異なる点
はまず活性層がジグザグまたは蛇行形状となっている点
である。この様な形状は活性層の占有面積を低減する上
で有効である。そして、図１と異なる点の第２はゲイト
電極の形状である。
【００３９】ゲイト電極の設計パターンを調節すること
で所望の幅のチャネル形成領域を形成することができ
る。本実施例ではチャネル長ａのチャネル形成領域１０
６を形成するために２０１で示される様なゲイト電極部
を形成する。また、チャネル長ｂのチャネル形成領域１
０７、チャネル長ｃのチャネル形成領域１０８を形成す
るために、それぞれ２０２、２０３で示されるゲイト電
極部を形成する。
【００４０】勿論、第１の発明を適用しうる活性層の形
状およびゲイト電極の形状は本実施例で示した形状に限
定されるものではなく、実施者が必要に応じて手適宜決
定すれば良いことは言うまでもない。
【００４１】以上の様なゲイト電極を用いることで、ド
レイン領域１０２に近づくほどにチャネル形成領域の幅
が狭くなっていく（図中においてａ＞ｂ＞ｃ）様な活性
層を構成することができる。
【００４２】〔実施例３〕実施例１および実施例２に示
した構成はソース領域とドレイン領域の位置が固定され
ている場合に有効である。例えば、アクティブマトリク
ス型電気光学装置の駆動回路などを構成する場合にはソ
ース／ドレイン領域が固定される。
【００４３】ところが、同じくアクティブマトリクス型
電気光学装置の画素マトリクス回路に配置される画素Ｔ
ＦＴは電荷の充電および放電を繰り返すため、ソース領
域とドレイン領域が充・放電のたびに入れ替わることに
なる。この場合、実施例１および実施例２に示した構成
では第１の発明を実施することができなくなる。
【００４４】そこで、その様な場合には図３に示す様
に、ソース領域（またはドレイン領域）３０１、ドレイ
ン領域（またはソース領域）３０２に近い側のゲイト電
極３０３、３０５の幅をゲイト電極３０４よりも狭くす
る様な構成が必要となる。
【００４５】本実施例ではチャネル形成領域３０７のチ
ャネル長をｂとした時、チャネル形成領域３０６、３０
８のチャネル長をチャネル長ｂよりも短いチャネル長ａ
とする。この様にゲイト電極をソース側とドレイン側と
で左右対称な構造としておくと、ＴＦＴ動作の対称性を
保持する上で望ましい。
【００４６】〔実施例４〕本実施例では第２の発明を利
用した薄膜トランジスタの活性層およびゲイト電極の構
成について説明する。説明には図５を用いる。
【００４７】図５において、５０１はソース領域、５０
２はドレイン領域、５０３はゲイト電極である。ゲイト
電極５０３は局部的に電極幅が広くなった構造となって
いる。そのため、ゲイト電極５０３の形状に合わせて形
成されるチャネル形成領域５０４は活性層のチャネル幅
方向における端部から活性層の内部に近づく（図中の矢
印が示す方向に向かう）ほどに広くなる。
【００４８】ここで本発明者が第２の発明に至るまでの
過程について説明する。チャネル幅の広い活性層を用い
た薄膜トランジスタでは活性層の中央付近から劣化しや
すいという現象について、本発明者らは活性層の中央付
近が放熱しにくいことに起因する熱の蓄積の影響が大き
いと考えた。
【００４９】そのため、活性層の中央付近を流れる電流
量を低減し、熱の発生を抑制することが必要となる。そ
こで、活性層の中央付近のチャネル長を長くし、抵抗成
分の大きい領域を形成して電流量を抑制することが重要
であると考えた。
【００５０】本実施例は、上述の様な本発明者の考えに
基づいて発明された技術を示すものであり、ゲイト電極
５０３の形状を活性層上方で局部的に変化させる（広く
する）ことにより、活性層の中央付近に大電流が流れる
のを防止する例である。
【００５１】なお、前述の様に本実施例で示した第２の
発明の主旨は活性層の中央付近のチャネル長を長くし、
大電流による熱の発生を抑制することにある。従って、
その主旨を踏まえてあればゲイト電極の構造や形状は実
施者の必要に応じて自由に設計することができる。
【００５２】〔実施例５〕本実施例では、実施例４で示
した第２の発明に対して活性層の形状による放熱効果を
組み合わせた例を示す。説明には図６を用いる。
【００５３】図６に示す活性層の特徴としては局部的に
スリットが設けられている点が挙げられる。即ち、活性
層の一部分がくり抜かれて、実質的にチャネル幅の狭い
３本の活性層が並列に接続された構成となっている。な
お、スリットの本数は適宜変えることが可能である。
【００５４】図６において、６０１はソース領域、６０
２はドレイン領域、６０３がゲイト電極、６０４〜６０
６はゲイト電極６０３の直下に形成されるチャネル形成
領域である。チャネル形成領域６０４、６０６は同じ幅
のチャネル長を有し、チャネル形成領域６０５は他の領
域よりもチャネル長が長くなっている。
【００５５】そして、本実施例の特徴は活性層にはスリ
ットが設けられているため、発生した熱を容易に放熱す
ることができることにある。従って、第２の発明によっ
て流れる電流量を低減することで高熱の発生を抑制し、
かつ、スリットを設けたことによって放熱効果をさらに
効率良く行うことができる。
【００５６】〔実施例６〕実施例１〜３で説明した第１
の発明と、実施例４、５で説明した第２の発明とを組み
合わせることで、さらに信頼性の高いマルチゲイト構造
の薄膜トランジスタを作製することができる。
【００５７】即ち、第１の発明によってドレイン領域に
近い薄膜トランジスタの劣化を防止し、第２の発明によ
って発熱による活性層の中央付近からの劣化を防止する
ことが可能となる。
【００５８】本実施例は、例えば大電流を扱いつつ高速
動作させる駆動回路用の薄膜トランジスタ等に特に有効
な技術である。 〔実施例７〕実施例１〜６で説明した薄膜トランジスタ
はアクティブマトリクス型電気光学装置（液晶表示装
置、ＥＬ表示装置、ＥＣ表示装置等）を構成することが
できる。例えば、画素マトリクス回路と駆動回路とを同
一基板上に一体形成した液晶表示装置においては、高電
圧が印加される画素マトリクス回路には第１の発明が有
効であり、大電流を取り扱う駆動回路には第２の発明が
有効である。
【００５９】また、本発明を利用した薄膜トランジスタ
は上記電気光学装置を表示媒体とした電子機器等に応用
することも可能である。以下にその電子機器について図
例を挙げて説明する。
【００６０】本発明を利用した半導体装置としてはＴＶ
カメラ、ヘッドマウントディスプレイ、カーナビゲーシ
ョン、プロジェクション、ビデオカメラ、パーソナルコ
ンピュータ等が挙げられる。簡単な説明を図７を用いて
行う。
【００６１】図７（Ａ）はモバイルコンピュータであ
り、本体２００１、カメラ部２００２、受像部２００
３、操作スイッチ２００４、表示装置２００５で構成さ
れる。本発明は表示装置２００５や装置内部に組み込ま
れる集積化回路２００６に対して適用される。
【００６２】図７（Ｂ）はヘッドマウントディスプレイ
であり、本体２１０１、表示装置２１０２、バンド部２
１０３で構成される。表示装置２１０２は比較的小型の
サイズのものが２枚使用される。
【００６３】図７（Ｃ）はカーナビゲーションであり、
本体２１０１、表示装置２１０２、操作スイッチ２１０
３、アンテナ２１０４で構成される。本発明は表示装置
２１０２や装置内部の集積化回路２１０５に適用でき
る。
【００６４】図７（Ｄ）は携帯電話であり、本体２３０
１、音声出力部２３０２、音声入力部２３０３、表示装
置２３０４、操作スイッチ２３０５、アンテナ２３０６
で構成される。本発明は表示装置２３０４や装置内部の
集積化回路２１０５に適用できる。
【００６５】図７（Ｅ）はビデオカメラであり、本体２
４０１、表示装置２４０２、音声入力部２４０３、操作
スイッチ２４０４、バッテリー２４０５、受像部２４０
６で構成される。本発明は表示装置２４０２や装置内部
の集積化回路２４０７に適用できる。
【００６６】図７（Ｆ）はフロントプロジェクションで
あり、本体２５０１、光源２５０２、反射型表示装置２
５０３、光学系２５０４、スクリーン２５０５で構成さ
れる。スクリーン２５０５はプレゼンテーションに利用
される大画面スクリーンであるので、表示装置２５０３
は高い解像度が要求される。
【００６７】なお、本明細書における半導体装置とは
「半導体を用いて駆動させる装置」を指す言葉であり、
上述の電気光学装置や電子機器等も半導体装置の範疇に
含まれるものと考える。
【００６８】以上に示した様に、本発明を実施すること
で様々な半導体装置の信頼性を向上させることが可能と
なる。従って、本発明は工業または産業上、非常に有益
な技術であると言える。
【００６９】
【発明の効果】本発明を実施することでマルチゲイト構
造で構成される薄膜トランジスタにおいて局部的に電界
が集中する現象を緩和することができる。即ち、ドレイ
ン領域に近づくにつれて発生する確率の高かった劣化を
防止することが可能となる。
【００７０】また、活性層の中央付近を流れる電流量を
抑制することで熱による破壊または劣化を低減すること
が可能となる。
【００７１】以上の様に、本発明を利用することで薄膜
トランジスタに代表される半導体装置（半導体素子）の
破壊または劣化を防止し、その様な半導体素子を利用し
て高い信頼性を有する半導体装置を構成することが可能
である。
【図面の簡単な説明】
【図１】 活性層およびゲイト電極の構成を説明する
ための図。
【図２】 活性層およびゲイト電極の構成を説明する
ための図。
【図３】 活性層およびゲイト電極の構成を説明する
ための図。
【図４】 活性層およびゲイト電極の構成を説明する
ための図。
【図５】 活性層およびゲイト電極の構成を説明する
ための図。
【図６】 活性層およびゲイト電極の構成を説明する
ための図。
【図７】 電子機器の例を説明するための図。
【符号の説明】
１０１ ソース領域 １０２ ドレイン領域 １０３ ゲイト電極 １０４ ゲイト電極 １０５ ゲイト電極 １０６ チャネル形成領域 １０７ チャネル形成領域 １０８ チャネル形成領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記ゲイト電極は共通に接続された実質的に複数のゲイ
    ト電極と見なせる構造を有し、 前記複数のゲイト電極の内、ドレイン領域に最も近いゲ
    イト電極の幅が最も狭いことを特徴とする半導体装置。
  2. 【請求項２】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記ゲイト電極は共通に接続された実質的に複数のゲイ
    ト電極と見なせる構造を有し、 前記複数のゲイト電極の幅はドレイン領域に近づくほど
    に順次狭くなっていることを特徴とする半導体装置。
  3. 【請求項３】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記ゲイト電極は共通に接続された実質的に複数のゲイ
    ト電極と見なせる構造を有し、 前記活性層に形成されるチャネル形成領域の幅はドレイ
    ン領域に最も近いものほど狭いことを特徴とする半導体
    装置。
  4. 【請求項４】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記ゲイト電極は共通に接続された実質的に複数のゲイ
    ト電極と見なせる構造を有し、 前記活性層に形成されるチャネル形成領域の幅はドレイ
    ン領域に近づくほどに順次狭くなっていることを特徴と
    する半導体装置。
  5. 【請求項５】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記活性層のチャネル幅方向において前記ゲイト電極の
    幅が変化することを特徴とする半導体装置。
  6. 【請求項６】活性層と、 ゲイト絶縁膜と、 前記ゲイト絶縁膜を介して前記活性層と重畳するゲイト
    電極と、 を少なくとも有する半導体装置であって、 前記活性層のチャネル幅方向における端部から該活性層
    の内部に近づくほどに前記ゲイト電極の幅が広くなるこ
    とを特徴とする半導体装置。
  7. 【請求項７】請求項１乃至請求項６において、前記活性
    層は結晶性珪素膜で構成されていることを特徴とする半
    導体装置。
JP8326069A 1996-11-21 1996-11-21 半導体装置 Withdrawn JPH10154816A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8326069A JPH10154816A (ja) 1996-11-21 1996-11-21 半導体装置
US08/970,542 US6184559B1 (en) 1996-11-21 1997-11-14 Active matrix display device having multiple gate electrode portions
US09/736,139 US6426517B2 (en) 1996-11-21 2000-12-13 Active matrix display device having multiple gate electrode portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8326069A JPH10154816A (ja) 1996-11-21 1996-11-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH10154816A true JPH10154816A (ja) 1998-06-09

Family

ID=18183767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8326069A Withdrawn JPH10154816A (ja) 1996-11-21 1996-11-21 半導体装置

Country Status (2)

Country Link
US (2) US6184559B1 (ja)
JP (1) JPH10154816A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270699A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路
JP2003519917A (ja) * 2000-01-07 2003-06-24 セイコーエプソン株式会社 半導体トランジスタ
JP2003519915A (ja) * 2000-01-07 2003-06-24 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
JP2008112962A (ja) * 2006-09-26 2008-05-15 Seiko Epson Corp 薄膜トランジスタ、電気光学装置および電子機器
JP2008135605A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置および電気光学装置
JP2008135604A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電気光学装置
US8017944B2 (en) * 2000-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device with light emission for a display
JP2012256940A (ja) * 2005-07-22 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013012748A (ja) * 2005-06-10 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び発光装置
US9786382B1 (en) 2016-09-16 2017-10-10 Kabushiki Kaisha Toshiba Semiconductor device and memory element

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100262457B1 (ko) * 1998-05-04 2000-08-01 윤종용 반도체 장치의 오픈 드레인 입출력단 구조 및 그 제조방법
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6274896B1 (en) * 2000-01-14 2001-08-14 Lexmark International, Inc. Drive transistor with fold gate
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) * 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
KR100466963B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US20030202307A1 (en) * 2002-04-26 2003-10-30 Kei-Kang Hung Semiconductor device with ESD protection
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
TWI357616B (en) 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
US7138315B2 (en) * 2004-10-14 2006-11-21 Semiconductor Components Industries, L.L.C. Low thermal resistance semiconductor device and method therefor
US7022564B1 (en) * 2004-10-14 2006-04-04 Semiconductor Components Industries, L.L.C. Method of forming a low thermal resistance device and structure
US7994509B2 (en) 2005-11-01 2011-08-09 Hewlett-Packard Development Company, L.P. Structure and method for thin film device with stranded conductor
KR101404582B1 (ko) * 2006-01-20 2014-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 구동방법
US20090072313A1 (en) * 2007-09-19 2009-03-19 International Business Machines Corporation Hardened transistors in soi devices
US8890256B2 (en) * 2009-03-20 2014-11-18 International Business Machines Corporation Structure for heavy ion tolerant device, method of manufacturing the same and structure thereof
KR20120131775A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법, 및 유기 발광 표시 장치
JP2013069864A (ja) * 2011-09-22 2013-04-18 Canon Inc 検出装置及び検出システム
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
CN107195673A (zh) * 2017-05-19 2017-09-22 北京华进创威电子有限公司 一种非均匀栅长GaNHEMT栅极结构及器件
CN109037240B (zh) * 2018-07-27 2020-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
WO2024000451A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171860A (ja) 1982-04-01 1983-10-08 Seiko Epson Corp 薄膜トランジスタ
US5331192A (en) * 1989-06-15 1994-07-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5272369A (en) * 1990-03-28 1993-12-21 Interuniversitair Micro-Elektronica Centrum Vzw Circuit element with elimination of kink effect
EP0488801B1 (en) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP2936998B2 (ja) * 1994-03-15 1999-08-23 日本電気株式会社 周波数変換器
JP3126630B2 (ja) * 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
US5777360A (en) * 1994-11-02 1998-07-07 Lsi Logic Corporation Hexagonal field programmable gate array architecture
US5929464A (en) * 1995-01-20 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-optical device
JPH1051007A (ja) 1996-08-02 1998-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
US5821564A (en) * 1997-05-23 1998-10-13 Mosel Vitelic Inc. TFT with self-align offset gate

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270699A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置及びｃｍｏｓ回路
JP2003519917A (ja) * 2000-01-07 2003-06-24 セイコーエプソン株式会社 半導体トランジスタ
JP2003519915A (ja) * 2000-01-07 2003-06-24 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
US8017944B2 (en) * 2000-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device with light emission for a display
US8829668B2 (en) 2000-02-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US7112475B2 (en) 2001-12-19 2006-09-26 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7235434B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystallization and method of fabricating the same
US7001802B2 (en) 2001-12-19 2006-02-21 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystalization and method of fabricating the same
KR100477102B1 (ko) * 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
US7208352B2 (en) 2001-12-19 2007-04-24 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7211475B2 (en) 2001-12-19 2007-05-01 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7235435B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Method for fabricating thin film transistor with multiple gates using metal induced lateral crystallization
US6933526B2 (en) 2001-12-19 2005-08-23 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7294537B2 (en) 2001-12-19 2007-11-13 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US7381990B2 (en) 2001-12-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates fabricated using super grain silicon crystallization
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
US8097882B2 (en) 2003-12-22 2012-01-17 Lg Display Co., Ltd. Organic EL display and method of fabricating comprising plural TFTs and with connection electrode wrapped on organic pattern
JP2013012748A (ja) * 2005-06-10 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び発光装置
JP2017085123A (ja) * 2005-07-22 2017-05-18 株式会社半導体エネルギー研究所 発光装置
US10103270B2 (en) 2005-07-22 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256940A (ja) * 2005-07-22 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2022177075A (ja) * 2005-07-22 2022-11-30 株式会社半導体エネルギー研究所 半導体装置
JP2021040143A (ja) * 2005-07-22 2021-03-11 株式会社半導体エネルギー研究所 発光装置
JP2020053704A (ja) * 2005-07-22 2020-04-02 株式会社半導体エネルギー研究所 発光装置
US9099395B2 (en) 2005-07-22 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017005258A (ja) * 2005-07-22 2017-01-05 株式会社半導体エネルギー研究所 発光装置
JP2019091697A (ja) * 2005-07-22 2019-06-13 株式会社半導体エネルギー研究所 発光装置
US9917201B2 (en) 2005-07-22 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018067723A (ja) * 2005-07-22 2018-04-26 株式会社半導体エネルギー研究所 発光装置
JP2008112962A (ja) * 2006-09-26 2008-05-15 Seiko Epson Corp 薄膜トランジスタ、電気光学装置および電子機器
KR101465256B1 (ko) * 2006-11-29 2014-11-26 세이코 엡슨 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치
US7943935B2 (en) 2006-11-29 2011-05-17 Seiko Epson Corporation Semiconductor device, method for manufacturing semiconductor device, and electro-optical apparatus
JP2008135605A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置および電気光学装置
JP2008135604A (ja) * 2006-11-29 2008-06-12 Seiko Epson Corp 半導体装置、半導体装置の製造方法、および電気光学装置
US9786382B1 (en) 2016-09-16 2017-10-10 Kabushiki Kaisha Toshiba Semiconductor device and memory element

Also Published As

Publication number Publication date
US6184559B1 (en) 2001-02-06
US6426517B2 (en) 2002-07-30
US20010000627A1 (en) 2001-05-03

Similar Documents

Publication Publication Date Title
JPH10154816A (ja) 半導体装置
US6600197B1 (en) Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US10403705B2 (en) Organic light emitting display device and method for manufacturing the same
JP4076648B2 (ja) 半導体装置
US7728917B2 (en) Pixel structure
CN110010078B (zh) 移位寄存器单元、栅极驱动电路和显示装置
JPH10197897A (ja) アクティブマトリクスディスプレイ
US11158628B2 (en) Electro-static discharge circuit, array substrate, display panel and display apparatus
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
KR102054254B1 (ko) 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
US8593210B2 (en) Signal distribution device and display device
US9515191B2 (en) Thin-film field effect transistor, driving method thereof, array substrate, display device, and electronic product
KR102008418B1 (ko) 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
CN111948859B (zh) 显示基板以及显示装置
JP3520713B2 (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
US8212251B2 (en) Active matrix substrate
JP3548063B2 (ja) アクティブマトリクス型表示装置
JP4298768B2 (ja) 半導体装置
JP2003218357A (ja) 薄膜トランジスタ及び液晶表示装置及び有機ｅｌ表示装置
KR100640051B1 (ko) 액정표시장치 및 그 제조방법
JP2003273364A (ja) 薄膜トランジスタ及び液晶表示装置
US8686528B2 (en) Semiconductor device
US20080217619A1 (en) Thin film transistor and display device
KR101529645B1 (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051108

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051205