JP3907726B2 - 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 - Google Patents

微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 Download PDF

Info

Publication number
JP3907726B2
JP3907726B2 JP34563095A JP34563095A JP3907726B2 JP 3907726 B2 JP3907726 B2 JP 3907726B2 JP 34563095 A JP34563095 A JP 34563095A JP 34563095 A JP34563095 A JP 34563095A JP 3907726 B2 JP3907726 B2 JP 3907726B2
Authority
JP
Japan
Prior art keywords
gas
microcrystalline silicon
silicon film
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34563095A
Other languages
English (en)
Other versions
JPH09162123A (ja
Inventor
舜平 山崎
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP34563095A priority Critical patent/JP3907726B2/ja
Priority to KR1019960062193A priority patent/KR100336252B1/ko
Publication of JPH09162123A publication Critical patent/JPH09162123A/ja
Priority to US09/144,584 priority patent/US6218702B1/en
Priority to KR1019990021734A priority patent/KR100393955B1/ko
Priority to US09/407,165 priority patent/US6589822B1/en
Application granted granted Critical
Publication of JP3907726B2 publication Critical patent/JP3907726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【産業上の利用分野】
本明細書で開示する発明は、太陽電池や薄膜トランジスタの構成材料に用いられる微結晶シリコン膜、および微結晶シリコン膜の作製方法に関するものである。
【０００２】
【従来の技術】
従来より、非晶質シリコンと結晶シリコンとの中間的な性質を示す材料として微結晶シリコンが知られている。微結晶シリコンの作製方法は、例えば特公平３−８１０２号公報や特開昭５７−６７０２０号公報に示されているように、シランガスと水素ガスを用い、この混合ガスをグロー放電分解し、基板上に微結晶シリコン膜を堆積させるプラズマＣＶＤ法が知られている。この方法で微結晶シリコン膜を作製するには、被膜が形成される反応空間に供給される前記混合ガスのシランガスに対する水素ガスの割合を数十から数百倍にするとともに、高密度の電力を投入してグロー放電を発生させることに特徴がある。またこの時、価電子制御を目的として前記混合ガス中にジボランやフォスフィン等のガスを添加すると、ドーピングが効率良く行われ、非晶質シリコンでは実現できない高い電気伝導度を得ることが可能となる。従って、微結晶シリコン膜は太陽電池や薄膜トランジスタを構成するＰ型やＮ型に価電子制御されたドープ層にしばしば適用されている。
【０００３】
【発明が解決しようとする課題】
微結晶シリコン膜の作製においては、原料のシランガスが希釈されているので、成膜速度はシランガスの供給量でほぼ決まり、非晶質シリコン膜の成膜速度に比べ低下してしまう。その成膜速度は、およそ０．０１ｎｍ／ｓｅｃから０．１ｎｍ／ｓｅｃの範囲である。この範囲以下の成膜速度では実用的でなく、またこれ以上の成膜速度では微結晶シリコン膜は形成されない。
【０００４】
成膜速度を速くするには、シランガスの濃度を高めたり、投入放電電力を高めたりする技術が考えられる。しかし、微結晶シリコン膜が形成される条件は範囲が限られており、その条件から外れると形成される膜の結晶粒径は小さくなってしまう。また、結晶密度が低下して良質な微結晶シリコン膜を得ることが出来なくなってしまう。
【０００５】
また、微結晶シリコン膜は成膜時にジボランやフォスフィン等のドーピングガスを同時に添加することで、価電子制御が可能となりＰ型やＮ型の導電性の膜を得ることができるが、これらドーピングガスの内、特にジボランを添加した場合には、微結晶化がなされにくいという経験的な事実がある。
【０００６】
微結晶シリコン膜はしばしば太陽電池のＰ型層やＮ型層として応用されているが、通常その厚さは光吸収損失を低減させる目的から、１０ｎｍから厚くても５０ｎｍ程度とされていた。しかし、このような膜厚の場合、微結晶シリコン膜は下地の材料との相互作用により、微結晶化が十分成されないことが問題となる。
【０００７】
例えば、ＰＩＮ接合を有する太陽電池を作製する場合には、Ｉ型の非晶質シリコン膜上に１０ｎｍ程度のＰ型層を堆積して、いわゆるヘテロ接合を形成するわけであるが、非晶質膜上に微結晶の膜を堆積すると、格子歪みが発生し、堆積初期段階の領域は十分に微結晶化せず非晶質成分が支配的となってしまう。従って、従来技術によって作製された太陽電池の微結晶シリコン層は、必ずしも十分な特性を有してはいなかった。
【０００８】
また、ＰＩＮ接合のすべてを微結晶シリコンで作製する太陽電池も作製可能ではあるが、微結晶シリコン膜の光学的特性との関係から、Ｉ型層の膜厚は少なくとも１０００ｎｍ程度好ましくはそれ以上必要とされる。しかし、そもそも微結晶シリコン膜の成膜速度が遅いのでこのような構成は実用的ではない。例えば、微結晶シリコン膜の代表的な成膜速度である０．０３ｎｍ／ｓｅｃの成膜条件を使用した場合、１０００ｎｍの厚さの膜を堆積するためには９時間以上の時間が必要となってしまいその実用性は大きく低下する。
【０００９】
従って、上記の課題を解決するために、本明細書で開示する発明では、結晶性の優れた良質な微結晶シリコン膜を作製すると共に、微結晶シリコン膜の成膜速度の向上を課題とる。また、本明細書で開示する発明では、太陽電池のＰ型層やＮ型層、または薄膜トランジスタ等の薄膜素子において結晶性の良好な微結晶シリコン膜を作製することを課題とする。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明は、上記課題を解決するための手段として、従来のプラズマＣＶＤ法を用い、従来以上の良質な微結晶シリコン膜を作製する為に、膜の微結晶化を促進させる手段として、成膜時に珪素の結晶化を助長する金属元素を添加する。
【００１１】
上記金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を利用することができる。特にＮｉを利用することはその効果の高さと再現性の高さとから非常に好ましいものとなる。
【００１２】
上記の金属元素を利用することにより、微結晶化が容易に進行し、さらに成膜速度を向上させることができる。その結果、１０ｎｍ程度の薄膜においても結晶性の優れた良質な微結晶シリコン膜を得ることができる。
【００１３】
金属元素としてニッケルを利用する場合、ニッケルを主成分とする化合物の気体を従来のプラズマＣＶＤ法の技術を使用して、原料ガス中に同時に添加することで、堆積される膜中に添加する。その濃度は５×１０16ｃｍ-3〜５×１０19ｃｍ-3の濃度が適当である。この濃度範囲よりも少ない場合は、顕著な効果は観測されず、また多い場合には膜の特性はかえって悪化する。
【００１４】
また、ニッケルを添加するための、他の方法としては、やはり同様に従来のプラズマＣＶＤ法を基本として、さらにグロ─放電が形成される空間にニッケル等の金属元素によるフィラメントを設け、成膜中に高温に加熱することで、膜中に添加することも可能である。
【００１５】
本明細書で開示する発明は、一般に称される太陽電池のみではなく、原理的には同様な機能を有する光電変換装置、即ち、光を電気エネルギーに変換する機能を有する光センサー等の光電変換装置に利用することができる。
【００１６】
【作用】
微結晶シリコン膜をプラズマＣＶＤ法で堆積する時、反応ガス中にシリコンの微結晶化を促進する金属元素を同時に添加することにより、当該金属元素が結晶成長の核となり、当該金属元素が添加されない場合に比べ微結晶化が容易に進行する。さらに微結晶化は堆積された膜の初期の極めて薄い段階から起こる。そして金属元素が結晶成長の核となることにより、微結晶シリコン膜の成膜速度を速くすることが容易となる。
【００１７】
結晶性が向上することは、膜の電気的特性に対し、例えばＰ型やＮ型に価電子制御された膜では、ドーピングが効果的になされ、従来よりも低抵抗の膜の作製が可能となる。さらに従来の膜と同程度の電気的特性がより薄い膜厚で実現できる。
【００１８】
さらにこのような特徴は、太陽電池のＰ型層やＮ型層として使用される微結晶シリコン膜に対して効果的に作用する。通常これらのド─プ層は１０ｎｍからせいぜい５０ｎｍの厚さで形成されるが、このような厚さでは従来十分結晶化しなかったのに対し、本明細書で開示する発明の方法に従えば、結晶性が大きく改善される。このような効果により、太陽電池の光入射側に形成されるＰ型またはＮ型の微結晶シリコン層に対してはその厚さを十分薄くすることが可能となる。
【００１９】
【実施例】
〔実施例１〕
本実施例は、微結晶シリコン膜をガラス基板上に作製する例について示す。ここでは微結晶シリコン膜を作製するための装置として、図１に示す従来から良く知られた容量結合型のプラズマＣＶＤ装置を利用する。
【００２０】
なお微結晶シリコン膜を作製するための装置としては、誘導結合型の装置やマイクロ波ＣＶＤ装置やＥＣＲ−ＣＶＤ装置を用いることも可能である。
【００２１】
図１に示すプラズマＣＶＤ装置は反応室１０１、真空排気手段１０２、ガス供給手段１０３、珪素の結晶化を助長する金属元素の供給源１０８、グロー放電発生手段１０４（高周波電源）、基板加熱手段１０５（ヒーター電源）が設けられている。基板１０６はグロ─放電発生手段１０４のアノ─ド電極側に設置され、基板加熱手段１０５により室温から３００℃の温度に加熱される。
【００２２】
グロー放電発生手段１０４（高周波電源）から供給される電力は、通常１３．５６ＭＨｚの高周波が利用される。しかし、さらに高い周波数を利用してもよい。
【００２３】
微結晶シリコン膜の作製に用いるガスは、シランガスと水素ガスと金属元素となるニッケルのソースガスとを混合したものを用いる。ニッケルのソースガスとしては、ビスメチルシクロベンタジェニルニッケル（以下Ｂｉｓ−Ｎｉと記す）を用いる。また、シランガスの替わりにジシランガスや四フッ化シリコンガス等を用いることも可能である。さらに、ジボランやフォスフィンを添加することでＰ型やＮ型の微結晶シリコン膜を作製することも可能である。
【００２４】
微結晶シリコン膜の作製は、プラズマＣＶＤ法で通常行われるプロセスが適用可能であり、真空排気、基板加熱、原料ガスの供給、グロー放電の発生といった工程により行われる。
【００２５】
Ｂｉｓ−Ｎｉは専用の容器に入れられ、反応室に供給するために温度を約４０℃に加熱する。この時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇである。またＢｉｓ−Ｎｉの反応室への供給量を制御するために、キャリアガスに水素を用いる。この水素は、前記容器中の圧力を２ｋｇｆ／ｃｍ2 として、マスフローコントローラーを介して反応室へ供給する。
【００２６】
膜を堆積する基板にはコ─ニング社の＃７０５９ガラス基板を用いる。基板１０６は接地されたアノード電極にセットする。成膜時の基板温度は８０℃〜３００℃の範囲で行う。この基板温度は、好ましくは１００℃〜１６０℃とする。
【００２７】
なお、基板の加熱温度を１００℃程度またはそれ以下とすると、基板としてＰＥＴフィルムに代表される樹脂材料を用いることができる。即ち、樹脂材料上に本明細書で開示する微結晶シリコン膜を成膜することができる。
【００２８】
反応ガスは純水素ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣＣＭ、シランガスを５ＳＣＣＭ導入し、反応空間における圧力を０．１Ｔｏｒｒに保持する。
【００２９】
Ｐ型やＮ型へのドーピングはシランガスに対して０．２〜５％の割合でジボランガスやフォスフィンガスを添加することで行うことができる。放電は通常用いられる１３．５６ＭＨｚの高周波電源を用い、５０Ｗの電力を投入して行う。
【００３０】
放電は９０分間行うことにより、５００ｎｍの厚さの膜が得られる。従って、成膜速度は０．１２ｎｍ／ｓｅｃとなる。これは従来の２倍から５倍の速度である。
【００３１】
以上のようにして、微結晶シリコン膜が作製される。得られた膜の結晶性についてはラマン分光法により調べると、結晶シリコンによる５２０ｃｍ-1のピークと、非晶質シリコンに起因する４８０ｃｍ-1のピークの２つが観測され、この膜が微結晶シリコンであることが確認される。
【００３２】
結晶性の良さはこの２つのピーク強度比をとることにより比較することができる。本方法で得られた膜は１０：１の強度比が得られる。なお比較の為に測定した従来の成膜法で得られた強度比は２：１から良くても７：１程度である。
【００３３】
また膜中に取り込まれたニッケルの濃度を２次イオン質量分析法により測定すると、膜の厚さ方向に対して８×１０17cm-3のニッケルが含有していることが観測された。
【００３４】
膜中に含まれるニッケルの濃度は５×１０１６ｃｍ−３〜５×１０１９ｃｍ−３が好ましい。即ち、この範囲以上の濃度では膜の微結晶性はかえって悪化する。またこれ以下の濃度ではニッケル添加による効果は観測されない。または、その効果が顕著に小さいものとなる。
【００３５】
またこのときニッケルのガスソースに含まれる炭素の存在も確認されるが、その濃度は６×１０18cm-3である。これは、なにも添加されていない従来の微結晶シリコン膜の２倍程度の値であり、膜の特性を損なう濃度レベルではない。
【００３６】
本実施例では微結晶シリコン膜をガラス基板上に作製した例について示したが、このガラス基板上に形成される微結晶シリコン膜は、太陽電池や薄膜トランジスタ等の薄膜素子に適用することが可能である。
【００３７】
〔実施例２〕
本実施例は、微結晶シリコン膜の形成に際し、プラズマＣＶＤ法で成膜時にニッケルを添加するためにニッケルフィラメントを用いた例について示す。この装置の構成を図２に示す。
【００３８】
図２に示すのは、従来の容量結合型のプラズマＣＶＤ装置のアノードとカソードの２つの電極間にニッケルフィラメントを設け、成膜時に電流を流し加熱させて微量のニッケルの蒸気を放出させるものである。
【００３９】
図２において、反応室２０１はロ─タリ─ポンプ、タ─ボ分子ポンプを併用した排気手段２０２により真空排気される。ガラス基板２０６は基板加熱手段２０５により加熱される。微結晶シリコン膜の作製において基板温度は８０℃〜３００℃の範囲で作製可能であるが、本実施例では１２０℃とする。
【００４０】
また水素ガスをガス導入手段２０３により反応室２０１に導入し、排気手段２０２に設けられたコンダクタンスバルブにより反応圧力を０．０１Ｔｏｒｒから１０Ｔｏｒｒの範囲で制御する。本実施例では代表的な値として１．０Ｔｏｒｒとした。その状態でニッケルフィラメント２０７に電流を流し加熱する。ニッケルフィラメントは太さ１ｍｍのものを用いる。
【００４１】
ニッケルフィラメントの温度は電流により制御し、色温度計を用いて温度測定をする。ニッケルフィラメントの温度は、ニッケルの融点が１４５５℃であることからそれ以下の温度が望ましく、７００℃から１４００℃の範囲で制御する。但し、温度が低い場合にはニッケルフィラメントの表面に膜の堆積が起こり、長時間の使用は困難となる。フィラメントの温度が１３００℃以上の場合にはやはり膜の堆積は起こるもののその傾向は穏やかなものとなる。
【００４２】
このことから、ニッケルフィラメントの温度は１３５０℃程度が妥当であると判断される。この状態でシランガスを導入し、放電発生手段２０５によりグロ─放電を発生させ膜の堆積を行う。ガスの流量はシランガスが５ＳＣＣＭであり、水素ガスを２００ＳＣＣＭとして１．０Ｔｏｒｒの圧力に制御する。放電電力は５０Ｗの電力を投入する。成膜時間は９０分であり、５００ｎｍの厚さの膜が堆積される。
【００４３】
以上のようにして、微結晶シリコン膜が作製される。この微結晶シリコン膜の結晶性について、ラマン分光法により調べたところ結晶シリコンによる５２０ｃｍ−１のピークと、非晶質シリコンに起因する４８０ｃｍ−１のピークの２つが観測される。結晶性の良さは相対的にこの２つのピーク強度比をとることにより比較することができる。ここでは、この２つのピーク強度比は１０：１程度得られる。
【００４４】
比較のために測定した従来の成膜法で得られた微結晶シリコン膜では、その強度比は２：１から良くても７：１程度となる。
【００４５】
また、膜中に取り込まれたニッケルの濃度を２次イオン質量分析法により測定すると、膜の厚さ方向に対して８×１０１７ｃｍ−３のニッケルの濃度が観測される。膜中に含まれるニッケルの濃度は、５×１０１６ｃｍ−３〜５×１０１９ｃｍ−３が好ましく、この範囲以上の濃度では膜の微結晶性はかえって悪化し、またこれ以下の濃度ではニッケル添加による効果が低いものとなる。
【００４６】
ここでは、微結晶シリコン膜をガラス基板上に作製した例について示したが、この技術はその他の応用として太陽電池や薄膜トランジスタ等の薄膜素子に適用することが可能である。
【００４７】
〔実施例３〕
本実施例では、微結晶シリコン膜を薄膜トランジスタに応用した例について示す。本実施例ではトップゲート型の構造について示すが、ボトムゲート型の構造においても当然適用できるものである。
【００４８】
本実施例では薄膜トランジスタを作製する基板３０１には安価なソーダガラスを用いる。このガラス基板上に公知のプラズマＣＶＤ法でＩ型の非晶質シリコン膜３０２を２００ｎｍの厚さに形成する。そしてフォトリソグラフィ─の技術を用いてアイランド状に形成する。
【００４９】
次に実施例１に示す方法を利用して、Ｎ型の微結晶シリコン膜を全面に形成する。微結晶シリコン膜の作製に用いたガスはシランガスと水素ガスと触媒元素となるニッケルのソースガスとを混合したものである。
【００５０】
ニッケルのソースガスは、ビスメチルシクロベンタジェニルニッケル（以下Ｂｉｓ−Ｎｉと記す）を用いる。また、シランガスの替わりにジシランガスや四フッ化シリコンガス等を用いることも可能である。さらにフォスフィンをシランに対して１％添加しＮ型にド─ピングする。
【００５１】
Ｂｉｓ−Ｎｉは専用の容器に入れられ、反応室に供給するために温度を約４０℃に加熱する。このときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇとなる。Ｂｉｓ−Ｎｉの反応室への供給量を制御するたに、キャリアガスに水素を用いる。
【００５２】
成膜時の基板温度は８０℃〜３００℃の範囲で制御する。この基板温度は、好ましくは１００℃〜１６０℃とする。使用した反応ガスの供給量は純水素ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣＣＭ、１％のフォスフィンが添加されたシランガスを５ＳＣＣＭ導入する。反応圧力は、０．１Ｔｏｒｒとする。
【００５３】
放電は通常用いられる１３．５６ＭＨｚの高周波電源を用い、５０Ｗの電力を投入して行う。堆積する膜の厚さは５０ｎｍとする。そしてフォトリソグラフィーの技術を用いソース領域３０３、ドレイン領域３０４を残すようにパターニングを行う。
【００５４】
次にゲイト絶縁膜３０５として酸化シリコン膜をスパッタリング法により１００ｎｍの厚さに堆積する。スパッタリングにはタ─ゲットとして純度９９．９９％の酸化シリコンを用い、スパッタリング時の基板温度は８０〜３００℃、例えば１５０℃とする。
【００５５】
スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とする。そしてソース、ドレイン領域にそれぞれコンタクトホ─ルを形成し、ゲイト電極３０６、ソース電極３０７、ドレイン電極３０８を金属材料、例えばＡｌや窒化チタンとＡｌの多層膜により形成し、薄膜トランジスタを完成させる。
【００５６】
〔実施例４〕
本実施例は、微結晶シリコン膜をＰＩＮ接合を有する太陽電池に応用した例について示す。太陽電池の断面構造を図４に示す。太陽電池は、基板４０１上に金属電極４０２、Ｎ型微結晶シリコン層４０３、真性または実質的に真性な非晶質シリコン層４０４、Ｐ型微結晶シリコン層４０５、透明電極４０６が積層された構造となっている。基板４０１はソーダガラスやその他の材料としてステンレス等の金属板やプラスチックフィルム等も適用できる。裏面電極４０２はアルミニウムや銀等の金属が好ましく、３０００Åの厚さに形成する。
【００５７】
さらにこのような金属上にクロムやステンレス、または酸化亜鉛等の金属が数ｎｍの厚さで形成されているとさらに良好な特性が得られる。
【００５８】
ＰＩＮ層は従来のプラズマＣＶＤ装置を用いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シリコン、Ｉ型非晶質シリコン、Ｐ型微結晶シリコンの順で堆積する。それぞれの層の厚さは３０ｎｍ、５００ｎｍ、１０ｎｍとする。しかし、これらの膜厚は特に限定されるものではない。微結晶シリコン膜の成膜にあたっては、微結晶化を促進するための触媒元素としてニッケルをガス中に添加する。ニッケルを効果的に添加するためにビスメチルシクロベンタジェニルニッケル（Ｂｉｓ−Ｎｉ）を用いる。
【００５９】
Ｂｉｓ−Ｎｉは専用の容器に入れられ、反応室に供給するために温度を約４０℃に加熱する。このときＢｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇである。Ｂｉｓ−Ｎｉの反応室への供給量を制御するたに、キャリアガスに水素を用いる。前記容器中の水素の圧力を２ｋｇｆ／ｃｍ2 として、マスフローコントローラーを介して反応室へ供給する。
【００６０】
成膜時の基板温度は８０℃〜３００℃の範囲で行う。この基板温度は、好ましくは１００℃〜１６０℃とする。使用する反応ガスの供給量は純水素ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジボランガス、またＮ型層の場合にはフォスフィンガスを１％添加したシランガスを５ＳＣＣＭ導入し１．０Ｔｏｒｒの圧力に保持して行う。
【００６１】
放電は通常用いられる１３．５６ＭＨｚの高周波電源を用い、５０Ｗの電力を投入して行う。また、Ｉ型の非晶質シリコン層は純シランガスを用い１．０Ｔｏｒｒ、２０Ｗの条件で堆積する。最後に光入射側の透明電極を公知のスパッタリング法を用いＩＴＯ膜を６０ｎｍの厚さに成膜して太陽電池とする。
【００６２】
このようにして得られる、本明細書で開示する微結晶シリコン膜を用いた太陽電池は、同じ構造で作製した従来の太陽電池と比較して開放電圧が向上する。
【００６３】
例えば従来の太陽電池の開放電圧は０．８６Ｖであったのに対し、本実施例の太陽電池では０．９３Ｖが得られる。その結果従来に比べ変換効率が約８％向上する。
【００６４】
〔実施例５〕
本実施例は、本明細書に開示する微結晶シリコン膜をＰＩＮ接合を有する太陽電池に応用した例について示す。太陽電池の断面構造を図４に示す。太陽電池は、基板４０１上に金属電極４０２、Ｎ型微結晶シリコン層４０３、真性微結晶シリコン層４０４、Ｐ型微結晶シリコン層４０５、透明電極４０６が積層された構造となっている。基板４０１はソ─ダガラスやその他の材料としてステンレス等の金属板やプラスチックフィルム等も適用できる。
【００６５】
裏面電極４０２はアルミニウムや銀等の金属が好ましく、３０００Åの厚さに形成する。さらにこのような金属上にクロムやステンレス、または酸化亜鉛等の金属が数ｎｍの厚さで形成されているとさらに良好な特性が得られた。
【００６６】
ＰＩＮ層は従来のプラズマＣＶＤ装置を用いて作製する。ＰＩＮ層は金属電極側からＮ型微結晶シリコン、Ｉ型微結晶シリコン、Ｐ型微結晶シリコンの順で堆積する。それぞれの層の厚さは３０ｎｍ、１０００ｎｍ、１０ｎｍとする。なお、これらの膜厚は特に限定されるものではない。
【００６７】
微結晶シリコン膜の成膜にあたっては、微結晶化を促進するための金属元素としてニッケルをガス中に添加する。ニッケルを効果的に添加するためにビスメチルシクロベンタジェニルニッケル（Ｂｉｓ−Ｎｉ）を用いる。
【００６８】
Ｂｉｓ−Ｎｉは専用の容器に入れられ、反応室に供給するために温度を約４０℃に加熱する。この時Ｂｉｓ−Ｎｉの飽和蒸気圧は約０．０５ｍｍＨｇとする。Ｂｉｓ−Ｎｉの反応室への供給量を制御するために、キャリアガスに水素を用いる。成膜時の基板温度は８０℃〜３００℃の範囲で行うが、好ましくは１００℃〜１６０℃とする。使用した反応ガスの供給量は純水素ガスを１００ＳＣＣＭ、Ｂｉｓ−Ｎｉの蒸気が混合された水素ガスを１００ＳＣＣＭとし、Ｐ型層の場合にはジボランガス、またＮ型層の場合にはフォスフィンガスを１％の添加したシランガスを５ＳＣＣＭ導入する。また反応圧力は１．０Ｔｏｒｒとする。
【００６９】
放電は通常用いられる１３．５６ＭＨｚの高周波電源を用い、５０Ｗの電力を投入して行う。このときの成膜速度は０．１２ｎｍ／ｓｅｃとなる。これは従来の成膜法に比べ約３．５倍となる。このように本明細書に開示する発明を利用すると、プロセスのスル─プットが大幅に向上させることができる。最後に光入射側の透明電極を公知のスパッタリング法を用いＩＴＯ膜を６０ｎｍの厚さに成膜して太陽電池とする。
【００７０】
【発明の効果】
以上の説明から明らかなように、本明細書に開示する発明によれば、微結晶シリコン膜をプラズマＣＶＤ法で堆積させる時、反応ガス中にシリコンの微結晶化を促進させる金属元素を同時に添加させることにより、金属元素が結晶成長の核となり、この金属元素が添加されない場合に比べ微結晶シリコン膜を容易に作製することができる。
【００７１】
即ち、金属元素が微結晶の成長の核となることにより、従来の成膜法とくらべ、成膜速度を速くすることが可能となる。また、触媒元素が微結晶の成長の核となることにより、膜堆積時の最初から微結晶化がなされ、１０ｎｍ程度の薄膜においても良質な微結晶膜が得られる。
【００７２】
微結晶性が向上することにより、微結晶シリコン膜の電気的特性が向上し、Ｐ型やＮ型に価電子制御された膜に対し、ド─ピングが効果的に行われ、従来よりも低抵抗の膜を得ることができる。
【００７３】
このような特徴は、太陽電池や薄膜トランジスタのＰ型層やＮ型層に使用することによって、素子の特性を向上させることができる。例えば、ＰＩＮ接合を有する太陽電池の光入射側の層では、その厚さを１０ｎｍ程度とするが、従来の技術では十分結晶化せず、開放電圧を低下させていたのに対し、本明細書で開示する発明の微結晶シリコン膜を用いることで、微結晶性が改善され、開放電圧が向上する。このような効果により、太陽電池の光入射側に形成される窓層の厚さを十分薄くすることが可能となる。
【図面の簡単な説明】
【図１】実施例１で用いたプラズマＣＶＤ装置を示す図
【図２】実施例２で用いたプラズマＣＶＤ装置を示す図
【図３】実施例３で作製した薄膜トランジスタの断面構造を示す図
【図４】実施例４、実施例５で作製した太陽電池の断面構造を示す図
【符号の説明】
１０１、２０１・・・反応室
１０２、２０２・・・排気手段
１０３、２０３・・・ガス供給手段
１０４、２０４・・・放電発生手段
１０５、２０５・・・基板加熱手段
１０６、２０６・・・基板
１０８・・・・・・・触媒元素供給源
２０７・・・・・・・ニッケルフィラメント及び加熱手段
３０１・・・・・・・基板
３０２・・・・・・・非晶質シリコン層
３０３・・・・・・・ソ─ス領域
３０４・・・・・・・ドレイン領域
３０５・・・・・・・ゲ─ト絶縁膜
３０６・・・・・・・ゲ─ト電極
３０７・・・・・・・ソ─ス電極
３０８・・・・・・・ドレイン電極
４０１・・・・・・・基板
４０２・・・・・・・金属電極
４０３・・・・・・・Ｎ型半導体層
４０４・・・・・・・真性半導体層
４０５・・・・・・・Ｐ型半導体層
４０６・・・・・・・透明電極

Claims (20)

  1. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を作製する方法であって、
    前記作製時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体が添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０１６ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする微結晶シリコン膜の作製方法。
  2. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を作製する方法であって、
    前記作製時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体と、Ｐ型のドーパントガスが添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０ １６ ｃｍ −３ 以上、５×１０ １９ ｃｍ −３ 以下であることを特徴とする微結晶シリコン膜の作製方法。
  3. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を作製する方法であって、
    前記作製時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体と、Ｎ型のドーパントガスが添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０ １６ ｃｍ −３ 以上、５×１０ １９ ｃｍ −３ 以下であることを特徴とする微結晶シリコン膜の作製方法。
  4. 請求項２において、前記Ｐ型のドーパントガスは、ジボランガスであることを特徴とする微結晶シリコン膜の作製方法。
  5. 請求項３において、前記Ｎ型のドーパントガスは、フォスフィンガスであることを特徴とする微結晶シリコン膜の作製方法。
  6. 請求項１乃至５のいずれか一において、前記反応ガスは、シランガス、ジシランガス又は四フッ化シリコンガスであることを特徴とする微結晶シリコン膜の作製方法。
  7. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を形成し、
    微結晶シリコン膜に接するゲイト絶縁膜を形成し、
    ゲイト絶縁膜に接するゲイト電極を形成し、
    前記微結晶シリコン膜の形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体が添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０ １６ ｃｍ −３ 以上、５×１０ １９ ｃｍ −３ 以下であることを特徴とする半導体装置の作製方法。
  8. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を形成し、
    微結晶シリコン膜に接するゲイト絶縁膜を形成し、
    ゲイト絶縁膜に接するゲイト電極を形成し、
    前記微結晶シリコン膜の形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含 む気体と、Ｐ型のドーパントガスが添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０ １６ ｃｍ −３ 以上、５×１０ １９ ｃｍ −３ 以下であることを特徴とする半導体装置の作製方法。
  9. 水素またはフッ素と、シリコンとを含む反応ガスをグロー放電分解することにより、微結晶シリコン膜を形成し、
    微結晶シリコン膜に接するゲイト絶縁膜を形成し、
    ゲイト絶縁膜に接するゲイト電極を形成し、
    前記微結晶シリコン膜の形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体と、Ｎ型のドーパントガスが添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０ １６ ｃｍ −３ 以上、５×１０ １９ ｃｍ −３ 以下であることを特徴とする半導体装置の作製方法。
  10. 請求項８において、前記Ｐ型のドーパントガスは、ジボランガスであることを特徴とする半導体装置の作製方法。
  11. 請求項９において、前記Ｎ型のドーパントガスは、フォスフィンガスであることを特徴とする半導体装置の作製方法。
  12. 請求項７乃至１１のいずれか一において、前記反応ガスは、シランガス、ジシランガス又は四フッ化シリコンガスであることを特徴とする半導体装置の作製方法。
  13. 請求項７乃至１２のいずれか一において、前記微結晶シリコン膜にソース領域及びドレイン領域を形成し、
    前記ソース領域及びドレイン領域にそれぞれ接する、ソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
  14. 請求項１３において、前記ソース電極又はドレイン電極を、アルミニウム及び窒化チタンとの多層膜によって形成することを特徴とする半導体装置の作製方法。
  15. 水素またはフッ素と、シリコンと、ボロンとを少なくとも含む反応ガスをグロー放電分解することにより、Ｐ型微結晶シリコン膜を形成し、
    前記形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体が添加され、
    前記Ｐ型微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０１６ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする光電変換装置の作製方法。
  16. 水素またはフッ素と、シリコンと、リンとを少なくとも含む反応ガスをグロー放電分解することにより、Ｎ型微結晶シリコン膜を形成し、
    前記形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体が添加され、
    前記Ｎ型微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０１６ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする光電変換装置の作製方法。
  17. ＰＩＮ接合を有し、該ＰＩＮ接合を微結晶シリコン膜で構成した光電変換装置の作製方法において、
    前記ＰＩＮ接合を構成する微結晶シリコン膜は、水素またはフッ素と、シリコンと、ボロンまたはリンを含む反応ガスをグロー放電分解することにより形成され、
    前記形成時に、前記反応ガスには、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ 、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の金属元素を含む気体が添加され、
    前記微結晶シリコン膜中に取り込まれる前記金属元素の濃度が、５×１０１６ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする光電変換装置の作製方法。
  18. 請求項１５または１７において、前記反応ガスには、ジボランガスが含まれることを特徴とする光電変換装置の作製方法。
  19. 請求項１６または１７において、前記反応ガスには、フォスフィンガスが含まれることを特徴とする光電変換装置の作製方法。
  20. 請求項１５乃至１９のいずれか一において、前記反応ガスには、シランガス、ジシランガス又は四フッ化シリコンガスが含まれることを特徴とする光電変換装置の作製方法。
JP34563095A 1995-12-09 1995-12-09 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 Expired - Fee Related JP3907726B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP34563095A JP3907726B2 (ja) 1995-12-09 1995-12-09 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
KR1019960062193A KR100336252B1 (ko) 1995-12-09 1996-12-06 미정질반도체막제조방법
US09/144,584 US6218702B1 (en) 1995-12-09 1998-08-31 Microcrystal silicon film and its manufacturing method, and photoelectric conversion device and its manufacturing method
KR1019990021734A KR100393955B1 (ko) 1995-12-09 1999-06-11 미정질 반도체 막을 포함하는 반도체 장치
US09/407,165 US6589822B1 (en) 1995-12-09 1999-09-28 Manufacturing method for top-gate type and bottom-gate type thin film transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34563095A JP3907726B2 (ja) 1995-12-09 1995-12-09 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP10302643A Division JP3110398B2 (ja) 1998-10-23 1998-10-23 微結晶シリコン膜の作製方法
JP2006329539A Division JP4489750B2 (ja) 2006-12-06 2006-12-06 シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09162123A JPH09162123A (ja) 1997-06-20
JP3907726B2 true JP3907726B2 (ja) 2007-04-18

Family

ID=18377910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34563095A Expired - Fee Related JP3907726B2 (ja) 1995-12-09 1995-12-09 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法

Country Status (3)

Country Link
US (2) US6218702B1 (ja)
JP (1) JP3907726B2 (ja)
KR (2) KR100336252B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640300B1 (en) * 1999-09-27 2003-10-28 Cypress Semiconductor Corp. Method and apparatus for width and depth expansion in a multi-queue system
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2007208093A (ja) * 2006-02-03 2007-08-16 Canon Inc 堆積膜の形成方法及び光起電力素子の形成方法
JP4489750B2 (ja) * 2006-12-06 2010-06-23 株式会社半導体エネルギー研究所 シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
WO2008103699A1 (en) * 2007-02-23 2008-08-28 Sensor Electronic Technology, Inc. Semiconductor device having composite contact and the manufacturing thereof
US7655962B2 (en) * 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US8461631B2 (en) * 2007-02-23 2013-06-11 Sensor Electronic Technology, Inc. Composite contact for semiconductor device
KR101399608B1 (ko) * 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
JP4825181B2 (ja) * 2007-09-07 2011-11-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8030147B2 (en) 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
KR101000941B1 (ko) 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
US8338871B2 (en) * 2008-12-23 2012-12-25 Sensor Electronic Technology, Inc. Field effect transistor with electric field and space-charge control contact
US8395392B2 (en) * 2008-12-23 2013-03-12 Sensor Electronic Technology, Inc. Parameter extraction using radio frequency signals
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
TWI401812B (zh) * 2009-12-31 2013-07-11 Metal Ind Res Anddevelopment Ct Solar battery
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
US8586997B2 (en) 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
US20130056753A1 (en) 2011-09-06 2013-03-07 Grigory Simin Semiconductor Device with Low-Conducting Field-controlling Element
US9748362B2 (en) 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US9263533B2 (en) 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302230A (en) * 1980-02-27 1994-04-12 Ricoh Company, Ltd. Heat treatment by light irradiation
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB2118774B (en) * 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
JPS58170064A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 薄膜電界効果トランジスタの製造方法
US4862237A (en) * 1983-01-10 1989-08-29 Seiko Epson Corporation Solid state image sensor
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
JPS60117785A (ja) * 1983-11-30 1985-06-25 Matsushita Electric Ind Co Ltd 微結晶性薄膜半導体素子の製造法
JP2616929B2 (ja) * 1987-08-22 1997-06-04 株式会社日本自動車部品総合研究所 微結晶炭化ケイ素半導体膜の製造方法
JPH01253271A (ja) * 1988-04-01 1989-10-09 Fuji Electric Co Ltd 半導体素子
JPH02225399A (ja) * 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
JPH04152628A (ja) * 1990-10-17 1992-05-26 Seiko Epson Corp 半導体装置の製造方法
TW237562B (ja) 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
JPH04196125A (ja) * 1990-11-26 1992-07-15 Seiko Epson Corp 半導体装置の製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR940022914A (ko) * 1993-03-12 1994-10-22 야마자끼 순페이 반도체 장치 제조방법
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
KR19980044156A (ko) 1998-09-05
JPH09162123A (ja) 1997-06-20
KR100393955B1 (ko) 2003-08-06
US6218702B1 (en) 2001-04-17
US6589822B1 (en) 2003-07-08
KR100336252B1 (ko) 2002-09-26

Similar Documents

Publication Publication Date Title
JP3907726B2 (ja) 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
US4400409A (en) Method of making p-doped silicon films
US6488995B1 (en) Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby
JPH04266019A (ja) 成膜方法
US4485389A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4605941A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4677738A (en) Method of making a photovoltaic panel
CN107644805A (zh) 空穴钝化隧穿薄膜、制备方法及其在太阳电池中的应用
JP4489750B2 (ja) シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3110398B2 (ja) 微結晶シリコン膜の作製方法
JP4346700B2 (ja) 光電変換装置の作製方法
US4689645A (en) Current control device
JP3491977B2 (ja) 多結晶シリコン太陽電池
JP4463375B2 (ja) 光電変換装置の作製方法
JPH0554692B2 (ja)
JP3753528B2 (ja) シリコン系薄膜光電変換装置の製造方法
JPH0612835B2 (ja) 光電変換素子の製法
JPS634356B2 (ja)
JPH05343713A (ja) 非晶質太陽電池の製造方法
JPH0612836B2 (ja) 光電変換素子の製造方法
CN115985993A (zh) 一种低成本非掺杂异质结晶体硅太阳能电池及其制备方法
JP2003197938A (ja) 微結晶シリコン太陽電池及びその製造方法
JPH0447991B2 (ja)
JP2000188413A (ja) シリコン系薄膜光電変換装置とその製造方法
JPH0714072B2 (ja) 光電変換素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees