TW202242976A - 層積元件晶片的製造方法 - Google Patents

層積元件晶片的製造方法 Download PDF

Info

Publication number
TW202242976A
TW202242976A TW111113822A TW111113822A TW202242976A TW 202242976 A TW202242976 A TW 202242976A TW 111113822 A TW111113822 A TW 111113822A TW 111113822 A TW111113822 A TW 111113822A TW 202242976 A TW202242976 A TW 202242976A
Authority
TW
Taiwan
Prior art keywords
wafer
resin layer
groove
back side
laminated
Prior art date
Application number
TW111113822A
Other languages
English (en)
Inventor
寺西俊輔
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW202242976A publication Critical patent/TW202242976A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

[課題]提供一種新穎的層積元件晶片的製造方法，其可抑制異物附著於層積元件晶片的側面。[解決手段]一種層積元件晶片的製造方法，其包含：第一晶圓加工步驟，其將固定於第一支撐體之第一晶圓從背面側薄化，使設於第一槽之第一樹脂層在第一晶圓的背面側露出；貼合步驟，其以在第一晶圓的背面側露出之第一樹脂層與設於第二晶圓的第二槽之第二樹脂層重疊之方式，將第一晶圓的背面側與第二晶圓的正面側進行貼合；第二晶圓加工步驟，其將第二晶圓從背面側薄化，使設於第二槽之第二樹脂層在第二晶圓的背面側露出；以及樹脂層切斷步驟，其藉由切斷第一樹脂層與第二樹脂層，而製造層積元件晶片。

Description

層積元件晶片的製造方法
本發明係關於具有重疊多個元件晶片而成之構造之層積元件晶片的製造方法。
在以行動電話機或個人電腦為代表之電子設備中，具備電子電路等元件之元件晶片成為必要的構成要素。元件晶片例如係藉由以分割預定線（切斷道）將由矽等半導體材料而成之晶圓的正面劃分成多個區域，並在各區域形成元件後以此分割預定線分割晶圓而得。
近年來，為了實現元件晶片的進一步小型化及高密度化，而已將被稱為堆疊晶圓（Wafer On Wafer）之技術實用化，所述堆疊晶圓係將形成有元件之多個晶圓在厚度方向重疊並接著（例如，參閱專利文獻1）。在將多個晶圓重疊並形成層積晶圓後，藉由將此層積晶圓沿著分割預定線進行分割，而獲得具有重疊多個元件晶片而成之構造之層積元件晶片。
然而，若堆疊晶圓所使用之晶圓變薄，則在切斷層積晶圓而分割成層積元件晶片時，晶圓變得容易損壞。於是，正探討採用以下方法：在晶圓的分割預定線從正面側形成槽，將此晶圓的正面黏貼於支撐體後，研削晶圓而使槽在背面側露出，藉此將晶圓一邊分割成多個元件晶片一邊進行薄化（例如，參閱專利文獻2）。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2008-153499號公報 [專利文獻2]日本特開2015-119109號公報
[發明所欲解決的課題] 藉由上述的方法而獲得已支撐於支撐體之狀態的元件晶片後，例如，藉由將以同樣的方法所得之其他元件晶片重疊於此，而可形成層積元件晶片。然而，若以此方法將元件晶片在厚度方向重疊並形成層積元件晶片，則相鄰之兩個層積元件晶片之間會形成間隙。
因此，例如，若欲對以此方法所得之層積元件晶片進一步形成由絕緣體所致之膜或由金屬所致之電極等，則面對間隙之層積元件晶片的側面亦會附著由絕緣體或金屬所致之異物。因此，在採用上述的方法之情形中，變得需要在之後進行去除附著於層積元件晶片之異物之步驟。
本發明係有鑑於此問題點而完成者，其目的在於提供一種新穎的層積元件晶片的製造方法，其可抑制異物附著於層積元件晶片的側面。
[解決課題的技術手段] 根據本發明的一態樣，提供一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，所述層積元件晶片的製造方法包含：第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，所述第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度；第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層；第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，所述第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度；第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層；固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體；第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出；貼合步驟，其以在該第一晶圓的背面側露出之該第一樹脂層與設於該第二晶圓的該第二槽之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的正面側進行貼合；第二晶圓加工步驟，其將貼合於該第一晶圓之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出；以及樹脂層切斷步驟，其藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
根據本發明的另一態樣，提供一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，所述層積元件晶片的製造方法包含：第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，所述第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度；第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層；第一固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體；第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出；第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，所述第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度；第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層；第二固定步驟，其將該第二晶圓的正面側固定於板狀的第二支撐體；第二晶圓加工步驟，其將固定於該第二支撐體之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出；貼合步驟，其在從該第二晶圓分離該第二支撐體後，以在該第一晶圓的背面側露出之該第一樹脂層與在該第二晶圓的正面側露出之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的正面側進行貼合；以及樹脂層切斷步驟，其藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造具有重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
根據本發明的又另一態樣，提供一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，所述層積元件晶片的製造方法包含：第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，所述第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度；第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層；第一固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體；第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出；第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，所述第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度；第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層；第二固定步驟，其將該第二晶圓的正面側固定於板狀的第二支撐體；第二晶圓加工步驟，其將固定於該第二支撐體之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出；貼合步驟，其以在該第一晶圓的背面側露出之該第一樹脂層與在該第二晶圓的背面側露出之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的背面側進行貼合；以及樹脂層切斷步驟，其在從該第二晶圓分離該第二支撐體後，藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造具有重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
較佳為，進一步包含：貫通電極形成步驟，其形成貫通電極，所述貫通電極連接該第一晶圓的元件與貼合於該第一晶圓之該第二晶圓的元件。並且，較佳為，在樹脂層切斷步驟中，在從該第一晶圓分離該第一支撐體後，沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層。
[發明功效] 本發明的各態樣之層積元件晶片的製造方法中，在將深度相當於第一元件晶片的完工厚度之第一槽形成於第一晶圓後，在此第一槽形成第一樹脂層，並且，在將深度相當於第二元件晶片的完工厚度之第二槽形成於第二晶圓後，在此第二槽形成第二樹脂層。
因此，由第一晶圓所獲得之第一元件晶片的側面與由第二晶圓所獲得之第二元件晶片的側面分別成為被第一樹脂層與第二樹脂層覆蓋之狀態。亦即，具有重疊第一元件晶片與第二元件晶片而成之構造之層積元件晶片的側面亦成為被第一樹脂層與第二樹脂層覆蓋之狀態。藉此，可抑制異物附著於層積元件晶片的側面。
並且，若第一晶圓薄化至第一元件晶片的完工厚度，且第二晶圓薄化至第二元件晶片的完工厚度，則第一晶圓被分割成第一元件晶片，且第二晶圓被分割成第二元件晶片。因此，僅藉由沿著第一槽切斷第一樹脂層且沿著第二槽切斷第二樹脂層，即可完成層積元件晶片。亦即，在切斷成層積元件晶片之際，亦不會損壞第一晶圓、第二晶圓。
以下，一邊參閱附圖一邊針對本發明的實施方式進行說明。圖1係示意地表示本實施方式之層積元件晶片的製造方法所使用之第一晶圓11之立體圖，圖2係示意地表示第一晶圓11之剖面圖。此外，圖1及圖2中雖僅例示本實施方式所使用之多個晶圓中的第一晶圓11，但本實施方式所使用之第二晶圓31（參閱圖8）的構造亦同樣。
如圖1及圖2所示，第一晶圓11例如係使用矽（Si）等半導體且被構成為圓盤狀，並具備大致圓形的正面11a及背面11b。此第一晶圓11的正面11a側係藉由互相交叉之多條分割預定線（切割道）13而被劃分成多個小區域，在各小區域設有IC（Integrated Circuit，積體電路）等元件15。
此外，本實施方式中，雖使用由矽等半導體而成之圓盤狀的第一晶圓11，但第一晶圓11的材質、形狀、構造、尺寸等並無限制。例如，亦可將由其他半導體、陶瓷、樹脂、金屬等材料而成之基板使用作為第一晶圓11。同樣地，元件15的種類、數量、形狀、構造、尺寸、配置等亦無限制。
在本實施方式之層積元件晶片的製造方法中，例如，沿著此第一晶圓11的多條分割預定線13而從第一晶圓11的正面11a形成第一槽，所述第一槽的深度相當於分割第一晶圓11所獲得之第一元件晶片的完工厚度（第一槽形成步驟）。圖3係示意地表示形成有第一槽17之第一晶圓11之剖面圖。
在形成第一槽17之際，例如，使用藉由將金剛石等磨粒以樹脂等結合劑固定所獲得之圓環狀（圓盤狀）的切割刀片（切割工具）。具體而言，一邊使此切割刀片繞著大致水平的旋轉軸進行旋轉（自轉）並切入第一晶圓11，一邊使切割刀片與第一晶圓11沿著分割預定線13相對地移動。此外，對第一晶圓11與切割刀片接觸之加工點供給純水等加工液。
本實施方式中，將切割刀片切入第一晶圓11直至深度稍微超過分割第一晶圓11所獲得之第一元件晶片的完工厚度為止。藉此，可從正面11a切削第一晶圓11而形成深度稍微超過第一元件晶片的完工厚度之第一槽17。
但是，形成第一槽17之方法並無特別限制。例如，亦可使用被稱為所謂燒蝕加工之方法而在第一晶圓11形成第一槽17，所述燒蝕加工使用會被第一晶圓11吸收之波長的雷射光束。並且，亦可藉由使用對第一晶圓11具有高反應性之氣體（包含電漿）或液體之蝕刻，而在第一晶圓11形成第一槽17。再者，亦可將此等方法進行任意組合，而在第一晶圓11形成第一槽17。
在所有的分割預定線13形成第一槽17後，在此第一槽17填充液狀的材料而形成第一樹脂層（第一樹脂層形成步驟）。圖4係示意地表示在第一槽17設有第一樹脂層19之第一晶圓11之剖面圖。在將液狀的材料填充於第一槽17之際，例如，能使用旋轉塗布法、噴霧塗布法、網版印刷法、浸漬塗布法、噴墨法等方法。當然，亦可使用其他方法而在第一槽17填充液狀的材料。
作為填充於第一槽17之液狀的材料，較佳為使用兼具一定程度的高耐熱性及與第一晶圓11接近的熱膨脹係數（具代表性的是線膨脹係數）之材料。例如，在第一晶圓11係使用矽所構成之情形中，可使用以堆疊晶圓貼合晶圓彼此所使用之苯環丁烯（BCB）、扇出型封裝件所使用之封膜樹脂用的材料等。
但是，填充於第一槽17之液狀的材料並不受限於此等。在將液狀的材料填充於第一槽17後，例如，可利用加熱、乾燥或照射光等方法而使液狀的材料硬化。藉此，在第一晶圓11的第一槽17形成覆蓋此第一槽17的側面及底面之第一樹脂層19。
本實施方式中，以與上述之方法同樣的方法，亦在與第一晶圓11不同之第二晶圓31形成第二槽37（參閱圖8）與第二樹脂層39（參閱圖8）。亦即，沿著第二晶圓31的多條分割預定線（切割道）而從第二晶圓31的正面31a（參閱圖8）形成第二槽37，所述第二槽37的深度相當於分割第二晶圓31所獲得之第二元件晶片的完工厚度（第二槽形成步驟）。
本實施方式中，從正面31a切削第二晶圓31而形成深度稍微超過第二元件晶片的完工厚度之第二槽37。並且，在此第二槽37填充液狀的材料而形成第二樹脂層39（第二樹脂層形成步驟）。填充於第二槽37之液狀的材料係與填充於第一槽17之液狀材料同樣。亦即，較佳為使用兼具一定程度的高耐熱性及與第二晶圓31接近的熱膨脹係數（具代表性的是線膨脹係數）之材料。
此外，第一槽17的形成（第一槽形成步驟）、第一樹脂層19的形成（第一樹脂層形成步驟）、第二槽37的形成（第二槽形成步驟）以及第二樹脂層39的形成（第二樹脂層形成步驟），能以本實施方式之一連串步驟不會產生矛盾之任意時間點及順序進行。
例如，亦可在第二晶圓31形成第二槽37及第二樹脂層39後，在第一晶圓11形成第一槽17及第一樹脂層19。並且，亦可並行進行第一槽17及第一樹脂層19的形成與第二槽37及第二樹脂層39的形成。
在第一晶圓11形成第一槽17及第一樹脂層19後，將此第一晶圓11的正面11a側固定於板狀的第一支撐體（固定步驟）。圖5係表示將第一晶圓11固定於板狀的第一支撐體21之狀況之剖面圖，圖6係示意地表示第一支撐體21與固定於第一支撐體21之第一晶圓11之剖面圖。
第一支撐體21具代表性的是由樹脂而成之基板、由玻璃而成之基板、與第一晶圓11同種類或不同種類的晶圓等，並被構成為可支撐第一晶圓11之尺寸。具體而言，第一支撐體21具有與第一晶圓11的正面11a同等或更大的尺寸的正面21a及背面21b。
在將第一晶圓11的正面11a側固定於第一支撐體21之際，例如，如圖5所示，在第一支撐體21的正面21a設有接著層（暫時接著層）23，所述接著層（暫時接著層）23包含展現接著力之接著劑。作為接著層23，為了可將完成之層積元件晶片適當地從第一支撐體21分離，例如使用接著力會因紫外線等光或熱而降低之液狀的材料。
但是，固定第一晶圓11之際所使用之接著層23並不受限於此。例如，在配合層積元件晶片而切斷第一支撐體21並製造包含第一支撐體21與層積元件晶片之完成品（晶片）之情形中，亦可使用接著力即使經過長時間亦不易降低之材料作為接著層23。
藉由在設於第一支撐體21的正面21a之接著層23密接第一晶圓11的正面11a側，而如圖6所示，將第一晶圓11固定於第一支撐體21。其後，可利用加熱、乾燥或照射光等方法而使接著層23硬化等。此外，此接著層23亦可不設於第一支撐體21側而是設於第一晶圓11側。
在將第一晶圓11固定於第一支撐體21後，將此第一晶圓11從背面11b側薄化至相當於第一元件晶片的完工厚度之厚度，使設於第一槽17之第一樹脂層19在第一晶圓11的背面側露出（第一晶圓加工步驟）。圖7係示意地表示第一支撐體21與經薄化之第一晶圓11之剖面圖。
在薄化第一晶圓11之際，例如，使用在下表面側設有研削用的磨石之圓環狀（圓盤狀）的研削輪（研削工具），所述研削用的磨石係藉由將金剛石等磨粒以樹脂等結合劑固定而得。具體而言，一邊使研削輪與第一晶圓11（第一支撐體21）分別繞著大致垂直的旋轉軸進行旋轉（自轉），一邊使研削輪下降而使磨石按壓於第一晶圓11的背面11b。此外，對第一晶圓11與磨石接觸之加工點供給純水等加工液。
本實施方式中，使磨石的下表面下降至相當於分割第一晶圓11所獲得之第一元件晶片25的完工厚度之高度的位置（相當於第一元件晶片25的背面25a之高度的位置）。藉此，可從背面11b側研削第一晶圓11而薄化至相當於第一元件晶片25的完工厚度之厚度。
其結果，如圖7所示，第一槽17的底部被去除，設於第一槽17之第一樹脂層19會在第一晶圓11的背面側（第一元件晶片25的背面25a側）露出。亦即，第一晶圓11係沿著形成於分割預定線13之第一槽17而被分割成多個第一元件晶片25。
此外，薄化第一晶圓11之方法並無特別限制。例如，亦可藉由使用研磨墊（研磨工具）之研磨而薄化第一晶圓11，所述研磨墊（研磨工具）係由以發泡聚胺酯為代表之樹脂或不織布等而成。亦可藉由使用對第一晶圓11具有高反應性之氣體（包含電漿）或液體之蝕刻，而薄化第一晶圓11。再者，亦可將此等方法進行任意組合而薄化第一晶圓11。
在薄化第一晶圓11後，在此第一晶圓11的背面側（第一元件晶片25的背面25a側）貼合已設有第二樹脂層39之狀態的第二晶圓31的正面31a側（貼合步驟）。圖8係示意地表示將第二晶圓31貼合於第一晶圓11之狀況之剖面圖，圖9係示意地表示第一支撐體21、第一晶圓11及貼合於第一晶圓11之第二晶圓31之剖面圖。
在第一晶圓11的背面側貼合第二晶圓31的正面31a側之際，如圖8所示，在第一晶圓11的背面設有接著層27，所述接著層27包含展現接著力之接著劑。作為接著層27，例如使用如苯環丁烯（BCB）般之液狀的材料，所述液狀的材料包含接著力即使經過長時間亦不易降低之接著劑。
但是，使用於貼合第一晶圓11與第二晶圓31之接著層27並不受限於此。藉由使設於第一晶圓11的背面（第一元件晶片25的背面25a側）之接著層27密接第二晶圓31的正面31a側，而如圖9所示，能將第一晶圓11與第二晶圓31進貼合。
具體而言，以在第一晶圓11的背面側露出之第一樹脂層19與設於第二晶圓31的第二槽37之第二樹脂層39從與第一晶圓11的背面垂直之方向觀看為重疊之方式，將第一晶圓11的背面側與第二晶圓31的正面31a側進行貼合。
亦即，以對於第一元件晶片25的背面25a重疊第二晶圓31的元件35之方式，將第一晶圓11的背面側與第二晶圓31的正面31a側進行貼合。其後，可利用加熱、乾燥或照射光等方法而使接著層27硬化等。此外，此接著層27有時不設於第一晶圓11側而是設於第二晶圓31側。
並且，亦可不使用如上述般的包含接著劑之接著層27而將第一晶圓11與第二晶圓31進行貼合。例如，可藉由在第一晶圓11的背面側與第二晶圓31的正面31a側形成薄的氧化膜，且使此氧化膜彼此接觸並接合，而將第一晶圓11與第二晶圓31進行貼合。此外，在使氧化膜彼此接合後，可利用加熱等方法強化接合。
在第一晶圓11的背面側貼合第二晶圓31的正面31a側後，將此第二晶圓31從背面31b側薄化至相當於第二元件晶片的完工厚度之厚度，使設於第二槽37之第二樹脂層39在第二晶圓31的背面側露出（第二晶圓加工步驟）。圖10係示意地表示第一支撐體21、第一晶圓11及經薄化之第二晶圓31之剖面圖。
薄化第二晶圓31之方法係與薄化第一晶圓11之方法同樣。亦即，能使用以下方法：使用研削輪（研削工具）之研削、使用研磨墊（研磨工具）之研磨、或使用對第二晶圓31具有高反應性之氣體（包含電漿）或液體之蝕刻等。
本實施方式中，與第一晶圓11之情形同樣地，將第二晶圓31進行研削並薄化至相當於分割第二晶圓31所獲得之第二元件晶片45的完工厚度之厚度。其結果，如圖10所示，第二槽37的底部被去除，設於第二槽37之第二樹脂層39會在第二晶圓31的背面側（第二元件晶片45的背面45a側）露出。亦即，第二晶圓31係沿著形成於分割預定線之第二槽37而被分割成多個第二元件晶片45。
在薄化第二晶圓31後，形成貫通電極，所述貫通電極連接第一晶圓11（第一元件晶片25）的元件15與貼合於第一晶圓11之第二晶圓31（第二元件晶片45）的元件35（貫通電極形成步驟）。圖11係示意地表示第一支撐體21與形成有貫通電極47之第一晶圓11及第二晶圓31之剖面圖。
在形成連接元件15與元件35之貫通電極47之際，首先，從第二元件晶片45的背面45a側在貫通電極47的形成預定區域形成貫通孔，所述貫通孔至少貫通第二元件晶片45並到達第一元件晶片25的元件15。形成貫通孔之方法並無特別限制，例如可使用利用藉由光刻法所獲得之遮罩之蝕刻等方法。
在形成到達元件15之貫通孔後，在此貫通孔形成連接元件15與元件35之貫通電極47。形成貫通電極47之方法並無特別限制，但例如可使用電鍍、濺鍍、CVD（Chemical Vapor Deposition，化學氣相沉積）等方法，而將構成貫通電極47之導電性金屬填充於貫通孔。
本實施方式中，藉由在第一晶圓11的第一槽17設置第一樹脂層19，而以第一樹脂層19覆蓋分割第一晶圓11所獲得之第一元件晶片25的側面。同樣地，藉由在第二晶圓31的第二槽37設置第二樹脂層39，而以第二樹脂層39覆蓋分割第二晶圓31所獲得之第二元件晶片45的側面。因此，在形成貫通電極47之際，由金屬所致之異物不會附著於第一元件晶片25的側面或第二元件晶片45的側面等。
在形成貫通電極47後，藉由沿著第一槽17切斷第一樹脂層19且沿著第二槽37切斷第二樹脂層39，而製造具有重疊第一元件晶片25與第二元件晶片45而成之構造之層積元件晶片（樹脂層切斷步驟）。圖12係示意地表示第一支撐體21與多個層積元件晶片51之剖面圖。
在切斷第一樹脂層19與第二樹脂層39之際，例如，使用藉由將金剛石等磨粒以樹脂等結合劑固定所獲得之圓環狀（圓盤狀）的切割刀片（切削工具）。但是，此切割刀片的寬度比形成第一槽17或第二槽37之際所使用之切割刀片的寬度更窄。
具體而言，一邊使此切割刀片繞著大致水平的旋轉軸進行旋轉（自轉）並切入第一樹脂層19及第二樹脂層39，一邊使第一晶圓11及第二晶圓31與切割刀片沿著第一槽17及第二槽37相對地移動。此外，對第一樹脂層19及第二樹脂層39與切割刀片接觸之加工點供給純水等加工液。
本實施方式中，以不加工第一元件晶片25的側面或第二元件晶片45的側面之方式，且以可完全切斷第一樹脂層19與第二樹脂層39之方式，將切割刀片切入第一樹脂層19與第二樹脂層39。藉此，可形成切斷第一樹脂層19與第二樹脂層39之切口49，製造具有重疊第一元件晶片25與第二元件晶片45而成之構造之層積元件晶片51，其中，所述第一元件晶片25的側面被第一樹脂層19覆蓋，所述第二元件晶片45的側面被第二樹脂層39覆蓋。
但是，切斷第一樹脂層19與第二樹脂層39之方法並無特別限制。例如，亦可使用被稱為所謂燒蝕加工之方法而切斷第一樹脂層19與第二樹脂層39，所述燒蝕加工使用會被第一樹脂層19與第二樹脂層39吸收之波長的雷射光束。在切斷第一樹脂層19與第二樹脂層39後，可使接著層23的接著力降低，而從第一支撐體21分離層積元件晶片51。
如上述，在本實施方式之層積元件晶片的製造方法中，在將深度相當於第一元件晶片25的完工厚度之第一槽17形成於第一晶圓11後，在此第一槽17形成第一樹脂層19，並且，在將深度相當於第二元件晶片45的完工厚度之第二槽37形成於第二晶圓31後，在此第二槽37形成第二樹脂層39。
因此，由第一晶圓11所獲得之第一元件晶片25的側面與由第二晶圓31所獲得之第二元件晶片45的側面分別成為被第一樹脂層19與第二樹脂層39覆蓋之狀態。亦即，具有重疊第一元件晶片25與第二元件晶片45而成之構造之層積元件晶片51的側面亦成為被第一樹脂層19與第二樹脂層39覆蓋之狀態。藉此，可抑制異物附著於層積元件晶片51的側面。
並且，若第一晶圓11薄化至第一元件晶片25的完工厚度，且第二晶圓31薄化至第二元件晶片45的完工厚度，則第一晶圓11被分割成第一元件晶片25，且第二晶圓31被分割成第二元件晶片45。因此，僅藉由沿著第一槽17切斷第一樹脂層19且沿著第二槽37切斷第二樹脂層39，即可完成層積元件晶片51。亦即，在切斷成層積元件晶片51之際，亦不會損壞第一晶圓11、第二晶圓31。
此外，本發明不受限於上述之實施方式，能進行各種變更並實施。例如，上述之實施方式中雖將被薄化加工前的第二晶圓31貼合於第一晶圓11，但也可將第二晶圓31薄化加工後再貼合於第一晶圓11。此變形例中，以與將第一晶圓11的正面11a側固定於第一支撐體21（第一固定步驟）之情形同樣的順序，將設有第二樹脂層39之第二晶圓31的正面31a側固定於第二支撐體（未圖示）（第二固定步驟）。
在將第一晶圓11固定於第一支撐體21後，將第一晶圓11從背面11b側薄化至相當於第一元件晶片25的完工厚度之厚度，使設於第一槽17之第一樹脂層19在第一晶圓11的背面側露出（第一晶圓加工步驟）。
然後，在將第二晶圓31固定於第二支撐體後，將第二晶圓31從背面31b側薄化至相當於第二元件晶片45的完工厚度之厚度，使設於第二槽37之第二樹脂層39在第二晶圓31的背面側露出（第二晶圓加工步驟）。
在將第一晶圓11與第二晶圓31薄化後，例如，在從第二晶圓31分離第二支撐體後，將第一晶圓11的背面側與第二晶圓31的正面31a側進行貼合（貼合步驟）。更具體而言，以在第一晶圓11的背面側露出之第一樹脂層19與在第二晶圓31的正面31a側露出之第二樹脂層39從與第一晶圓11的背面垂直之方向觀看為重疊之方式，將第一晶圓11的背面側與第二晶圓31的正面31a側進行貼合。
此外，在從第二晶圓31分離第二支撐體之際，可在第二晶圓31的背面側黏貼切割膠膜，並透過切割膠膜而支撐第二晶圓31。使用於貼合第一晶圓11與第二晶圓31之接著層係與上述之實施方式的接著層27同樣。
在將第一晶圓11與第二晶圓31進行貼合後，視需要形成貫通電極（貫通電極形成步驟）。然後，藉由沿著第一槽17切斷第一樹脂層19且沿著第二槽37切斷第二樹脂層39，而製造具有重疊第一元件晶片25與第二元件晶片45而成之構造之層積元件晶片（樹脂層切斷步驟）。
此外，在此變形例中，雖在將第一晶圓11與第二晶圓31薄化後，從第二晶圓31分離第二支撐體，之後將第一晶圓11的背面側與第二晶圓31的正面31a側進行貼合，但亦可不從第二晶圓31分離第二支撐體而將第一晶圓11與第二晶圓31進行貼合。
在此情形中，以在第一晶圓11的背面側露出之第一樹脂層19與在第二晶圓31的背面側露出之第二樹脂層39從與第一晶圓11的背面垂直之方向觀看為重疊之方式，將第一晶圓11的背面側與第二晶圓31的背面側進行貼合（貼合步驟）。
而且，其後只要在從第二晶圓31分離第二支撐體後，沿著第一槽17切斷第一樹脂層19且沿著第二槽37切斷第二樹脂層39即可（樹脂層切斷步驟）。此情形中，亦同樣地能獲得具有重疊第一元件晶片25與第二元件晶片45而成之構造之層積元件晶片，其中，所述第一元件晶片25的側面被第一樹脂層19覆蓋，所述第二元件晶片45的側面被第二樹脂層39覆蓋。
並且，上述之實施方式及變形例中，雖在第一晶圓11（及第二晶圓31）固定於第一支撐體21之狀態下切斷第一樹脂層19與第二樹脂層39，但亦可在從第一晶圓11分離第一支撐體21後，切斷第一樹脂層19與第二樹脂層39。
並且，上述之實施方式及變形例中，雖形成連接元件15與元件35之貫通電極47，但也可不形成此貫通電極47。例如，在預先設置有用於連接元件15與元件35之電極等之情形中，可省略形成貫通電極47之步驟。
並且，上述之實施方式及變形例中，雖藉由貼合兩個晶圓而形成重疊兩個元件晶片而成之構造的層積元件晶片，但亦可藉由以相同方法貼合三個以上的晶圓，而形成重疊三個以上的元件晶片而成之構造的層積元件晶片。
另外，上述的實施方式及變形例之構造、方法等，只要不超出本發明之目的範圍，即可進行適當變更並實施。
11:第一晶圓 11a:正面 11b:背面 13:分割預定線 15:元件 17:第一槽 19:第一樹脂層 21:第一支撐體 21a:正面 21b:背面 23:接著層 25:第一元件晶片 25a:背面 27:接著層 31:第二晶圓 31a:正面 31b:背面 35:元件 37:第二槽 39:第二樹脂層 45:第二元件晶片 45a:背面 47:貫通電極 49:切口 51:層積元件晶片
圖1係示意地表示第一晶圓之立體圖。 圖2係示意地表示第一晶圓之剖面圖。 圖3係示意地表示形成有第一槽之第一晶圓之剖面圖。 圖4係示意地表示在第一槽設有第一樹脂層之第一晶圓之剖面圖。 圖5係表示將第一晶圓固定於板狀的第一支撐體之狀況之剖面圖。 圖6係示意地表示第一支撐體與固定於第一支撐體之第一晶圓之剖面圖。 圖7係示意地表示第一支撐體與經薄化之第一晶圓之剖面圖。 圖8係示意地表示將第二晶圓貼合於第一晶圓之狀況之剖面圖。 圖9係示意地表示第一支撐體、第一晶圓及貼合於第一晶圓之第二晶圓之剖面圖。 圖10係示意地表示第一支撐體、第一晶圓及經薄化之第二晶圓之剖面圖。 圖11係示意地表示第一支撐體與形成有貫通電極之第一晶圓及第二晶圓之剖面圖。 圖12係示意地表示第一支撐體與多個層積元件晶片之剖面圖。
11:第一晶圓
11a:正面
15:元件
17:第一槽
19:第一樹脂層
21:第一支撐體
21a:正面
21b:背面
23:接著層
25:第一元件晶片
27:接著層
31:第二晶圓
31a:正面
31b:背面
35:元件
37:第二槽
39:第二樹脂層

Claims (5)

  1. 一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，該層積元件晶片的製造方法包含： 第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，該第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度； 第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層； 第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，該第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度； 第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層； 固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體； 第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出； 貼合步驟，其以在該第一晶圓的背面側露出之該第一樹脂層與設於該第二晶圓的該第二槽之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的正面側進行貼合； 第二晶圓加工步驟，其將貼合於該第一晶圓之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出；以及 樹脂層切斷步驟，其藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造具有重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
  2. 一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，該層積元件晶片的製造方法包含： 第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，該第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度； 第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層； 第一固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體； 第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出； 第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，該第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度； 第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層； 第二固定步驟，其將該第二晶圓的正面側固定於板狀的第二支撐體； 第二晶圓加工步驟，其將固定於該第二支撐體之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出； 貼合步驟，其在從該第二晶圓分離該第二支撐體後，以在該第一晶圓的背面側露出之該第一樹脂層與在該第二晶圓的正面側露出之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的正面側進行貼合；以及 樹脂層切斷步驟，其藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造具有重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
  3. 一種層積元件晶片的製造方法，其使用在藉由多條分割預定線所劃分之正面的多個區域分別設有元件之晶圓，而製造具有重疊多個元件晶片而成之構造之層積元件晶片，該層積元件晶片的製造方法包含： 第一槽形成步驟，其沿著第一晶圓的多條分割預定線而從該第一晶圓的正面形成第一槽，該第一槽的深度相當於分割該第一晶圓所獲得之第一元件晶片的完工厚度； 第一樹脂層形成步驟，其在該第一晶圓的該第一槽形成第一樹脂層； 第一固定步驟，其將該第一晶圓的正面側固定於板狀的第一支撐體； 第一晶圓加工步驟，其將固定於該第一支撐體之該第一晶圓從背面側薄化至相當於該第一元件晶片的完工厚度之厚度，使設於該第一槽之該第一樹脂層在該第一晶圓的背面側露出； 第二槽形成步驟，其沿著第二晶圓的多條分割預定線而從該第二晶圓的正面形成第二槽，該第二槽的深度相當於分割該第二晶圓所獲得之第二元件晶片的完工厚度； 第二樹脂層形成步驟，其在該第二晶圓的該第二槽形成第二樹脂層； 第二固定步驟，其將該第二晶圓的正面側固定於板狀的第二支撐體； 第二晶圓加工步驟，其將固定於該第二支撐體之該第二晶圓從背面側薄化至相當於該第二元件晶片的完工厚度之厚度，使設於該第二槽之該第二樹脂層在該第二晶圓的背面側露出； 貼合步驟，其以在該第一晶圓的背面側露出之該第一樹脂層與在該第二晶圓的背面側露出之該第二樹脂層從與該第一晶圓的背面垂直之方向觀看為重疊之方式，將該第一晶圓的背面側與該第二晶圓的背面側進行貼合；以及 樹脂層切斷步驟，其在從該第二晶圓分離該第二支撐體後，藉由沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層，而製造具有重疊該第一元件晶片與該第二元件晶片而成之構造之層積元件晶片，其中，該第一元件晶片的側面被該第一樹脂層覆蓋，該第二元件晶片的側面被該第二樹脂層覆蓋。
  4. 如請求項1至3中任一項之層積元件晶片的製造方法，其中，進一步包含： 貫通電極形成步驟，其形成貫通電極，該貫通電極連接該第一晶圓的元件與貼合於該第一晶圓之該第二晶圓的元件。
  5. 如請求項1至3中任一項之層積元件晶片的製造方法，其中，在樹脂層切斷步驟中，在從該第一晶圓分離該第一支撐體後，沿著該第一槽切斷該第一樹脂層且沿著該第二槽切斷該第二樹脂層。
TW111113822A 2021-04-16 2022-04-12 層積元件晶片的製造方法 TW202242976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021069658A JP2022164271A (ja) 2021-04-16 2021-04-16 積層デバイスチップの製造方法
JP2021-069658 2021-04-16

Publications (1)

Publication Number Publication Date
TW202242976A true TW202242976A (zh) 2022-11-01

Family

ID=83601676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113822A TW202242976A (zh) 2021-04-16 2022-04-12 層積元件晶片的製造方法

Country Status (5)

Country Link
US (1) US20220336409A1 (zh)
JP (1) JP2022164271A (zh)
KR (1) KR20220143574A (zh)
CN (1) CN115223931A (zh)
TW (1) TW202242976A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024070356A (ja) * 2022-11-11 2024-05-23 タツモ株式会社 積層デバイスの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153499A (ja) 2006-12-19 2008-07-03 Sharp Corp 半導体装置の製造方法
JP6341554B2 (ja) 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20220143574A (ko) 2022-10-25
CN115223931A (zh) 2022-10-21
JP2022164271A (ja) 2022-10-27
US20220336409A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
TWI479553B (zh) 半導體晶粒分離方法及半導體晶粒區塊或半導體晶粒列的陣列
US11688639B2 (en) Semiconductor device and method
TW201906022A (zh) 不同厚度晶粒之晶圓接合的方法
WO2020094095A1 (zh) 超薄来料封装方法及封装结构
TWI767022B (zh) 基板處理方法及基板處理系統
US10933618B2 (en) Carrier plate removing method
US10804131B2 (en) Carrier plate removing method
TW202044369A (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TW202242976A (zh) 層積元件晶片的製造方法
US11538710B2 (en) Carrier plate removing method
TW201916149A (zh) 層積晶圓的製造方法
TWI805872B (zh) 晶圓的加工方法
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
TWI782189B (zh) 剝離方法
US11222808B2 (en) Method of removing carrier plate
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
TW202314791A (zh) 層積元件晶片的製造方法
JP2023018321A (ja) キャリア板の除去方法
TW202238861A (zh) 封裝元件的製造方法
TW202238941A (zh) 半導體裝置的製造方法、及半導體裝置
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
KR20230050240A (ko) 디바이스 칩의 제조 방법
KR20230132694A (ko) 패키지 디바이스의 제조 방법
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法