JP2005166807A - 半導体素子の製造方法および基板の個片化方法 - Google Patents

Abstract

【課題】 回路素子の形成された面と反対側の表面が高い平坦性を有する半導体素子を得ることのできる半導体素子の製造方法を提供する。
【解決手段】 半導体ウエハ１１の一方の表面１１ａに複数の回路素子および突起電極１２を形成し、回路素子および突起電極１２で構成される集積回路を１つ含んで成る領域を画するように、半導体ウエハ１１の一方の表面１１ａから深さが半導体ウエハ１１の内部に達するダイシング溝１４を形成する。ダイシング溝１４に充填材を充填して充填層１５を形成し、充填層１５が露出するまで半導体ウエハ１１の他方の表面１１ｂを研磨した後、充填層１５を除去して半導体ウエハ１１を個片化し、半導体素子１を製造する。半導体ウエハ１１の他方の表面１１ｂを研磨する際には、ダイシング溝１４は充填層１５で充填されているので、研磨によるうねりの発生を防止し、研磨後における半導体ウエハ１１の他方の表面１１ｂの平坦性を確保することができる。
【選択図】 図７

Description

本発明は、１枚の半導体基板から複数の半導体素子を製造する半導体素子の製造方法、および半導体基板などの基板を予め定められる領域毎に個片化する基板の個片化方法に関する。

携帯電話機および集積回路（Integrated Circuit：略称：ＩＣ）カードなどの電子機器に搭載される半導体装置は、配線などが形成された配線基板上に、種々の回路素子で構成される電子回路を有する半導体素子が複数個実装されて成る。

半導体装置の製造工程は、半導体ウエハの一方の表面に複数の電子回路のパターンを形成する工程と、電子回路のパターン毎に半導体ウエハを個片化して複数の半導体素子を製造し、得られた半導体素子を直接またはパッケージ化して配線基板上に実装する工程とに大別される。

携帯電話機およびＩＣカードなどの電子機器に対する薄型化の要請から、これらの電子機器に搭載される半導体装置に対しても薄型化が要求されている。半導体装置を薄型化するためには、半導体素子の厚みを薄くすることが必要である。半導体素子の厚みを薄くする場合、通常は、半導体ウエハの他方の表面すなわち電子回路のパターンの形成された面と反対側の表面を、研磨用砥石などを用いて研磨して半導体ウエハ全体の厚みを薄くする。その後、半導体ウエハは、切断によって個片化され、半導体素子に製造される。

近年の携帯電話機およびＩＣカードなどの電子機器に対する薄型化の要求の高まりによって、半導体素子の更なる薄型化が要求されている。また、半導体素子の生産効率を向上させるために、半導体ウエハの大口径化が進められている。しかしながら、口径の大きい半導体ウエハから薄型の半導体素子を製造する場合に、前述の半導体ウエハを研磨して薄くした後に半導体ウエハを切断する方法を用いると、半導体ウエハの抗折強度は、研磨されて薄くなることによって低下するので、製造工程の途中、たとえば研磨後の半導体ウエハを切断に用いられる装置まで搬送する過程で、半導体ウエハが損壊するという問題が生じる。

また、半導体ウエハを研磨する際には、半導体ウエハの研磨によって露出する面すなわち研磨面に細かな亀裂が入る。また、半導体ウエハを切断する際にも、半導体ウエハの切断によって形成される切断面には細かな亀裂が入る。この細かな亀裂の入った部分は、破砕層と呼ばれ、外的な応力が加わった際に半導体ウエハが損壊する原因となる。この研磨および切断によって生じる破砕層は、半導体ウエハの切断後に得られる各半導体素子に残存する。したがって、前述の方法で半導体素子を製造すると、半導体素子の抗折強度が低下し、半導体素子を配線基板上に実装する際に半導体素子が損壊するという問題が発生する。

このような問題を解決する技術として、半導体ウエハの一方の表面から深さが半導体基板の内部に達するダイシング溝を予め形成した後に、半導体ウエハの他方の表面をダイシング溝に至るまで研磨して半導体ウエハを個片化することによって半導体素子を製造する、先ダイシング法と呼ばれる方法が提案されている（たとえば、特許文献１参照）。

以下、従来の先ダイシング法による半導体素子の製造方法を説明する。図１３〜図１６は、従来の先ダイシング法による半導体素子の製造における各工程の状態を模式的に示す断面図である。

図１３は、半導体ウエハ５１の一方の表面５１ａに、突起電極５２を形成した状態を示す図である。半導体ウエハ５１の一方の表面５１ａに、図示しない回路素子と回路素子に電気的に接続される突起電極５２とを含む複数の電子回路のパターンを形成する。次いで、突起電極５２の形成された半導体ウエハ５１の一方の表面５１ａに、各電子回路を画するように図示しないスクライブラインを形成する。

図１４は、ダイシング溝５３を形成した状態を示す図である。形成されたスクライブラインに沿って半導体ウエハ５１を切削し、半導体ウエハ５１の一方の表面５１ａから深さが半導体ウエハ５１の内部に達するダイシング溝５３を形成する。

図１５は、保護部材５４を設けた状態を示す図である。突起電極５２の形成された半導体ウエハ５１の一方の表面５１ａに、突起電極５２および回路素子を覆うように保護部材５４を設ける。保護部材５４としては、取扱いの容易さから、基材上に粘着剤が塗布されて成る保護テープが多用される。保護テープは、接着剤が半導体ウエハ５１の一方の表面５１ａに接するように貼着される。

図１６は、半導体ウエハ５１の他方の表面５１ｂを研磨する様子を示す図である。半導体ウエハ５１の保護部材５４の設けられた一方の表面５１ａを研磨用チャックテーブル５５に対向させ、保護部材５４を介して半導体ウエハ５１を研磨用チャックテーブル５５に固定する。この状態で、半導体ウエハ５１の他方の表面５１ｂをダイシング溝５３に至るまで研磨して半導体ウエハ５１を個片化し、半導体素子５０を得る。半導体ウエハ５１の他方の表面５１ｂを研磨する際には、研磨用砥石５６を、砥石軸５７の軸線５８まわりに矢符７０方向に回転させながら、図１６の紙面に向かって下方向に下降させて半導体ウエハ５１の他方の表面５１ｂに押圧し、半導体ウエハ５１の他方の表面５１ｂを研磨する。

なお、半導体ウエハ５１の一方の表面５１ａに保護部材５４が設けられていない場合に、一方の表面５１ａが研磨用チャックテーブル５５に対向するように半導体ウエハ５１を載置して他方の表面５１ｂの研磨を行うと、突起電極５２の形成によって生じた半導体ウエハ５１の一方の表面５１ａの凹凸形状が半導体ウエハ５１の他方の表面５１ｂに転写されるという問題が生じる。これは、以下の理由による。

半導体ウエハ５１の一方の表面５１ａに保護部材５４が設けられていない場合、突起電極５２は露出した状態にあるので、半導体ウエハ５１は、突起電極５２が接するように研磨用チャックテーブル５５に載置される。この状態では、半導体ウエハ５１の他方の表面５１ｂに研磨用砥石５６が押圧される際に、研磨用砥石５６から半導体ウエハ５１に負荷される荷重は、突起電極５２を介して研磨用チャックテーブル５５に負荷される。

一方、研磨用チャックテーブル５５からは、負荷された荷重に対して抗力が作用する。この研磨用チャックテーブル５５からの抗力は、突起電極５２を介して半導体ウエハ５１に作用するので、半導体ウエハ５１から研磨用砥石５６に作用する抗力は、突起電極５２のある部分の方が、突起電極５２のない部分よりも大きくなる。すなわち、半導体ウエハ５１の他方の表面５１ｂは、研磨用砥石５６の半導体ウエハ５１を臨む面５６ａに対して、均一な力では当接されない。

したがって、研磨用砥石５６が半導体ウエハ５１の他方の表面５１ｂを押圧する力、すなわち半導体ウエハ５１の他方の表面５１ｂに負荷される研磨用砥石５６からの押圧力は、突起電極５２のある部分と突起電極５２のない部分とで異なり、突起電極５２のある部分の方が、突起電極５２のない部分よりも大きくなる。このため、半導体ウエハ５１の他方の表面５１ｂには、半導体ウエハ５１の一方の表面５１ａに形成された突起電極５２による凹凸形状が転写される。

研磨用砥石５６から半導体ウエハ５１の他方の表面５１ｂに負荷される押圧力を突起電極５２のある部分と突起電極５２のない部分とに拠らず一定にし、半導体ウエハ５１の一方の表面５１ａの凹凸形状が他方の表面５１ｂに転写されることを防ぐためには、半導体ウエハ５１の一方の表面５１ａ側を平坦にし、研磨用チャックテーブル５５からの抗力が均一に作用するようにしなければならない。

そこで、図１６に示すように半導体ウエハ５１の一方の表面５１ａに保護部材５４を設け、半導体ウエハ５１の一方の表面５１ａの凹凸を保護部材５４で覆うことによって、半導体ウエハ５１の一方の表面５１ａ側を平坦にし、研磨用チャックテーブル５５からの抗力が半導体ウエハ５１の一方の表面５１ａ側全体に均一に加わるようにしている。このことによって、半導体ウエハ５１に作用する研磨用チャックテーブル５５からの抗力を、突起電極５２のある部分と突起電極５２のない部分とでほぼ等しくすることができるので、研磨用砥石５６が押圧された状態において、研磨用砥石５６から半導体ウエハ５１の他方の表面５１ｂに負荷される押圧力を、他方の表面５１ｂ全体に渡ってほぼ均一にすることができる。

以上のように、特許文献１などに記載の先ダイシング法では、図１４に示す工程においてダイシング溝５３を形成した後、図１６に示す工程において半導体ウエハ５１を研磨して薄くする。このようにすることによって、薄くなった半導体ウエハ５１を取扱う工程を減少させ、製造工程の途中における半導体ウエハ５１の損壊を抑制している。また、特許文献１に記載の技術では、図１６に示す研磨工程の後に、半導体ウエハ５１の研磨された他方の表面５１ｂを化学的にエッチングし、研磨面の破砕層を除去することによって、抗折強度が高く、かつ薄型の半導体素子を製造している。

特開２００２−１６０２１号公報（第３−４頁，第１−６図）

前述の特許文献１などに記載の先ダイシング法では、図１６に示す工程において半導体ウエハ５１の他方の表面５１ｂを研磨する際には、ダイシング溝５３は空洞となっているので、半導体ウエハ５１は、ダイシング溝５３によって画された半導体素子５０となる部分５９で保護部材５４に接する。このため、前述の保護部材５４が設けられていない場合に研磨用砥石５６から半導体ウエハ５１の他方の表面５１ｂに負荷される押圧力が突起電極５２のある部分と突起電極５２のない部分とで異なるのと同様に、研磨用砥石５６から半導体ウエハ５１の他方の表面５１ｂに負荷される押圧力は、ダイシング溝５３の形成された部分５３ａとダイシング溝５３によって画された部分５９とで異なる。したがって、半導体ウエハ５１の他方の表面５１ｂは、保護部材５４が設けられていても、研磨用砥石５６が押圧された状態では、研磨用砥石５６の半導体ウエハ５１を臨む表面５６ａに対して均一な力では当接されない。

また、半導体ウエハ５１のダイシング溝５３によって画された各部分５９は、研磨用砥石５６の軸線５８まわりの回転に基づき、研磨用砥石５６から研磨用砥石５６の半導体ウエハ５１を臨む表面５６ａに平行な方向に作用する力によってダイシング溝５３の内部側に傾く。

したがって、前述の特許文献１などに記載の先ダイシング法を用いて半導体素子５０を製造すると、半導体ウエハ５１の研磨された他方の表面５１ｂに、図１６に示すようにうねりが生じるという問題がある。

このうねりは、保護部材５４として、保護テープのように半導体ウエハ５１に接する部分の柔らかいものを用いた場合には、さらに発生しやすくなる。これは、研磨用砥石５６からの荷重によって半導体ウエハ５１が保護部材５４に沈み込み、半導体ウエハ５１のダイシング溝５３によって画された各部分５９がダイシング溝５３の内部側に傾きやすくなるためである。特に、保護テープの基材および接着剤の厚みを、半導体ウエハ５１の一方の表面５１ａの凹凸が確実に覆われるように厚くする場合には、うねりの発生が顕著になる。

また、半導体素子は、前述のように直接またはパッケージ化されて配線基板上に実装され、半導体装置に用いられる。前述の半導体装置に対する薄型化の要求を満足するためには、半導体素子と配線基板との接続方法として、フリップチップ接続法を用いる必要がある。また半導体素子をパッケージ化する場合にも、パッケージの厚みを薄くするために、半導体素子とパッケージの配線基板との接続には、フリップチップ接続法を用いる必要がある。

図１７は、フリップチップ接続法によって半導体素子５０と配線基板６０とを接続する様子を模式的に示す断面図である。フリップチップ接続法によって半導体素子５０と配線基板６０とを接続する場合には、図１７に示すように、半導体素子５０の表面に設けられた突起電極５２と配線基板６０の表面に設けられた配線用電極６１とを直接対向させて密着させ、半導体素子５０の上方からボンディングツール６２で荷重を加えるとともに加熱することによって、突起電極５２と配線用電極６１とを電気的に接続する。

フリップチップ接続法によって半導体素子５０と配線基板６０とを接続する場合に、半導体素子５０の突起電極５２の形成された面と反対側のボンディングツール６２に接する面、すなわち半導体素子５０を構成する半導体ウエハ５１の他方の表面５１ｂに、前述の図１６に示すようにうねりが生じていると、以下の問題が生じる。半導体ウエハ５１の他方の表面５１ｂにうねりが生じている半導体素子５０は、他方の表面５１ｂ全体をボンディングツール６２に接触させることができないので、ボンディングツール６２に対して傾いて固定される。このため、半導体素子５０の突起電極５２の形成された面である半導体ウエハ５１の一方の表面５１ａを、配線基板６０の半導体素子５０を臨む表面６０ａに対して平行に対向させることはできない。したがって、半導体素子５０に設けられる２つの突起電極５２のうち、一方の突起電極５２と配線用電極６１とは良好に接続することができるけれども、他方の突起電極５２と配線用電極６１とは良好に接続することができないという問題が生じる。

本発明の目的は、抗折強度が高く、薄型であるとともに、回路素子の形成された面と反対側の表面が高い平坦性を有する半導体素子を得ることのできる半導体素子の製造方法、および個片化された基板表面の平坦性を確保することのできる基板の個片化方法を提供することである。

本発明は、半導体基板の一方の表面に、複数の回路素子を形成する工程と、
予め定められる領域であって、前記回路素子を少なくとも１つ含んで成る領域を画するように、前記半導体基板の一方の表面から深さが前記半導体基板の内部に達するダイシング溝を形成する工程と、
前記ダイシング溝に充填材を充填する工程と、
前記半導体基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程と、
前記ダイシング溝に充填された充填材を除去し、前記半導体基板を個片化する工程とを含むことを特徴とする半導体素子の製造方法である。

また本発明は、前記ダイシング溝に充填材を充填する工程の後であって、前記半導体基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程の前に、
前記半導体基板の一方の表面に、前記回路素子を覆うように保護部材を設ける工程をさらに含むことを特徴とする。

さらに本発明は、前記ダイシング溝に充填された充填材を除去し、前記半導体基板を個片化する工程の後に、
前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程をさらに含むことを特徴とする。

さらに本発明は、前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面から、それぞれ１μｍ以上１０μｍ以下の部分をエッチングによって除去することを特徴とする。

さらに本発明は、前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面から、それぞれ３０μｍ以上５０μｍ以下の部分をエッチングによって除去することを特徴とする。

さらに本発明は、前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
エッチングが、エッチング液を用いる化学的エッチングによって行われることを特徴とする。

さらに本発明は、前記ダイシング溝に充填材を充填する工程では、
前記充填材が前記ダイシング溝に充填されて形成される充填層の厚みＤ１と、前記ダイシング溝の深さＤ２との比Ｒ（Ｄ１／Ｄ２）が、０．８以上１．０以下であることを特徴とする。

さらに本発明は、前記充填材は、樹脂であることを特徴とする。
さらに本発明は、前記樹脂は、光硬化性樹脂であり、前記ダイシング溝に充填された後、硬化されることを特徴とする。

また本発明は、基板を予め定められる領域毎に個片化する基板の個片化方法であって、
予め定められる領域を画するように、基板の一方の表面から深さが前記基板の内部に達するダイシング溝を形成する工程と、
前記ダイシング溝に充填材を充填する工程と、
前記基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程と、
前記ダイシング溝に充填された充填材を除去する工程とを含むことを特徴とする基板の個片化方法である。

本発明によれば、半導体素子は、半導体基板の一方の表面に複数の回路素子を形成し、予め定められる領域であって回路素子を少なくとも１つ含んで成る領域を画するように、半導体基板の一方の表面から深さが半導体基板の内部に達するダイシング溝を形成し、ダイシング溝に充填材を充填し、少なくともダイシング溝に充填された充填材が露出するまで半導体基板の他方の表面を研磨した後、ダイシング溝に充填された充填材を除去して半導体基板を個片化することによって製造される。ここで、半導体素子とは、回路素子を１つだけ有するもの、回路素子を複数個有するもの、複数の回路素子で構成される回路を１つだけ有するもの、および複数の回路素子で構成される回路を複数個有するもののいずれをも含む。半導体基板の他方の表面を研磨する際には、ダイシング溝は充填材で充填されている。このことによって、砥石によって半導体基板に荷重をかけて半導体基板の他方の表面を研磨する場合に、砥石から半導体基板のダイシング溝の形成された部分に負荷される押圧力と、砥石から半導体基板のダイシング溝によって画された部分に負荷される押圧力との差を小さくすることができる。また研磨に用いられる砥石から砥石の半導体基板を臨む表面に平行な方向に力が作用する際に、半導体基板のダイシング溝によって画された各部分がダイシング溝の内部側に傾くことを防ぐことができる。したがって、研磨による半導体基板の他方の表面におけるうねりの発生を防止することができるので、研磨後における半導体基板の他方の表面の平坦性を確保することができる。

また、前述のようにダイシング溝を形成した後に、半導体基板の他方の表面を研磨して半導体基板を薄くすることによって、薄くなった半導体基板を取扱う工程を減少させ、製造工程の途中における半導体基板の損壊を抑制することができるので、薄型の半導体素子を歩留良く製造することができる。したがって、薄型であるとともに、半導体基板の他方の表面、すなわち回路素子の形成された面と反対側の表面が高い平坦性を有する半導体素子を得ることができる。

また本発明によれば、ダイシング溝に充填材が充填された半導体基板は、一方の表面に回路素子を覆うように保護部材が設けられた後、他方の表面が研磨される。前述のように、半導体基板の他方の表面を研磨する際にはダイシング溝は充填材で充填されているので、このように半導体基板の一方の表面に保護部材が設けられる場合に、一方の表面が支持基板に対向するように保護部材を介して半導体基板を支持基板に載置し、この状態で半導体基板の他方の表面を研磨しても、砥石から砥石の半導体基板を臨む表面に平行な方向に力が作用する際に、半導体基板のダイシング溝によって画された各部分がダイシング溝の内部側へ傾くことを防ぐことができる。また、回路素子の電極または回路素子に電気的に接続される電極が半導体基板の一方の表面から突出する突起電極として設けられ、半導体基板の一方の表面が凹凸を有する場合であっても、この凹凸は保護部材で覆われるので、半導体基板の一方の表面側を平坦にすることができる。このことによって、一方の表面が支持基板に対向するように半導体基板を載置した状態で半導体基板の他方の表面を研磨する際に、支持基板からの抗力が半導体基板の一方の表面側全体に均一に加わるようにすることができる。このようにして、砥石から半導体基板の他方の表面に負荷される押圧力を突起電極のある部分と突起電極のない部分とに拠らず一定にすることができるので、半導体基板の一方の表面に形成された突起電極による凹凸形状が半導体基板の他方の表面に転写されることを防ぐことができる。したがって、回路素子の形成された面と反対側の表面がさらに高い平坦性を有する半導体素子を製造することができる。

また、ダイシング溝に充填された充填材を除去し、半導体基板を個片化する際には、半導体基板の一方の表面には保護部材が設けられているので、半導体基板は保護部材を介して連なった状態で個片化される。したがって、半導体基板を個片化する工程の後に、個片化された半導体基板に対してエッチングなどの処理を同時に施すことができるので、生産効率を向上させることができる。

また本発明によれば、ダイシング溝に充填された充填材が除去されて個片化された半導体基板は、研磨によって露出した面すなわち研磨面および充填材の除去によって露出した面のうちの少なくともいずれか一方がエッチングされる。このことによって、研磨の際に半導体基板の研磨面に形成される破砕層とダイシング溝を形成する際に半導体基板のダイシング溝に臨む表面に形成される破砕層との両方またはいずれか一方を、エッチングによって除去することができる。したがって、損壊の原因となる破砕層を低減することができるので、抗折強度の高い半導体素子を製造することができる。

また本発明によれば、半導体基板の研磨面から１μｍ以上１０μｍ以下の部分および充填材の除去によって露出した面から１μｍ以上１０μｍ以下の部分は、エッチングによって除去される。したがって、研磨の際に半導体基板の研磨面に形成される破砕層を確実に除去するとともに、ダイシング溝を形成する際に半導体基板のダイシング溝に臨む表面に形成される破砕層を低減することができるので、抗折強度のさらに高い半導体素子を製造することができる。

また本発明によれば、半導体基板の研磨面から３０μｍ以上５０μｍ以下の部分および充填材の除去によって露出した面から３０μｍ以上５０μｍ以下の部分は、エッチングによって除去される。したがって、研磨の際に半導体基板の研磨面に形成される破砕層とダイシング溝を形成する際に半導体基板のダイシング溝に臨む表面に形成される破砕層との両方を確実に除去することができるので、抗折強度の特に高い半導体素子を製造することができる。

また本発明によれば、半導体基板の研磨面および充填材の除去によって露出した面のエッチングは、エッチング液を用いる化学的エッチングによって行われる。このことによって、個片化された半導体基板の角を丸くして曲率を持たせ、いわゆるコーナーＲを形成することができるので、半導体素子の抗折強度を向上させることができる。また、このようにエッチング液を用いる化学的エッチングを施す場合に、半導体基板の一方の表面に保護部材を設けることによって、エッチングの際にエッチング液が半導体基板の一方の表面に接触することを防ぐことができるので、半導体基板の一方の表面に設けられる回路素子をエッチング液で汚染することなく、化学的エッチングを施すことができる。

また本発明によれば、充填材がダイシング溝に充填されて形成される充填層の厚みＤ１と、ダイシング溝の深さＤ２との比Ｒ（Ｄ１／Ｄ２）は、０．８以上１．０以下である。ここで、前記比Ｒ（Ｄ１／Ｄ２）とは、半導体基板の一方の表面を含む仮想平面αに略垂直な直線であって充填層の露出する面およびダイシング溝の底面に交差する仮想直線Ｌ上において、前記仮想直線Ｌと充填層の露出する面との交点Ａから前記仮想直線Ｌとダイシング溝の底面との交点Ｂまでの距離を充填層の厚みＤ１とし、前記仮想直線Ｌと前記仮想平面αとの交点Ｃから前記仮想直線Ｌとダイシング溝の底面との交点Ｂまでの距離をダイシング溝の深さＤ２としたときの値である。前記比Ｒを０．８以上にすることによって、充填層中への空所の発生を抑え、半導体基板の他方の表面を研磨する際の砥石による押圧力に対する充填層の強度を充分に確保することができる。したがって、砥石から半導体基板のダイシング溝の形成された部分に負荷される押圧力と、砥石から半導体基板のダイシング溝によって画された部分に負荷される押圧力とをほぼ等しくすることができる。また砥石から砥石の半導体基板を臨む表面に平行な方向に力が作用する際に、半導体基板のダイシング溝によって画された各部分がダイシング溝の内部側へ傾くことを確実に防ぐことができる。また、前記比Ｒを１．０以下にする、すなわちダイシング溝に充填される以外の余剰の充填材が半導体基板の一方の表面にはみ出さないように充填層を形成することによって、半導体基板の一方の表面に設けられる回路素子が充填材で汚染されることを防ぐことができる。

また本発明によれば、ダイシング溝に充填される充填材は樹脂であるので、ダイシング溝の底部まで容易に充填することができるとともに、剥離液によって容易に除去することができる。また、このように充填材に樹脂を用い、充填材を剥離液によって除去する場合に、半導体基板の一方の表面に保護部材を設けることによって、充填材を除去する際に剥離液が半導体基板の一方の表面に接触することを防ぐことができるので、半導体基板の一方の表面に設けられる回路素子を剥離液で汚染することなく、充填材を除去することができる。

また本発明によれば、ダイシング溝に充填される充填材は、光硬化性樹脂たとえばレジストであり、ダイシング溝に充填された後、硬化されるので、ダイシング溝に充填材が充填されて形成される充填層は硬い。したがって、半導体基板の他方の表面を研磨する際の砥石による押圧力に対する充填層の強度を充分に確保することができるので、砥石から半導体基板のダイシング溝の形成された部分に負荷される押圧力と、砥石から半導体基板のダイシング溝によって画された部分に負荷される押圧力とをほぼ等しくすることができる。また砥石から砥石の半導体基板を臨む表面に平行な方向に力が作用する際に、半導体基板のダイシング溝によって画された各部分がダイシング溝の内部側へ傾くことを確実に防ぐことができる。

また本発明によれば、基板は、予め定められる領域を画するように、基板の一方の表面から深さが基板の内部に達するダイシング溝を形成し、ダイシング溝に充填材を充填し、少なくともダイシング溝に充填された充填材が露出するまで基板の他方の表面を研磨した後、ダイシング溝に充填された充填材を除去することによって個片化される。基板の他方の表面を研磨する際には、ダイシング溝は充填材で充填されている。このことによって、砥石によって基板に荷重をかけて基板の他方の表面を研磨する場合に、砥石から基板のダイシング溝の形成された部分に負荷される押圧力と、砥石から基板のダイシング溝によって画された部分に負荷される押圧力との差を小さくすることができる。また研磨に用いられる砥石から砥石の基板を臨む表面に平行な方向に力が作用する際に、基板のダイシング溝によって画された各部分がダイシング溝の内部側に傾くことを防ぐことができる。したがって、研磨による基板の他方の表面におけるうねりの発生を防止することができるので、個片化された基板の他方の表面の平坦性を確保することができる。

以下、図面を参照して本発明の実施の形態を説明するけれども、本発明はこれに限定されるものではない。

本発明の実施の一形態である半導体素子の製造方法として、以下では複数の回路素子が集積して形成されて成る集積回路を有する半導体素子１の製造方法について説明する。図１〜図１２は、半導体素子１の製造における各工程の状態を模式的に示す図である。

図１（ａ）は、半導体ウエハ１１の一方の表面１１ａに、突起電極１２およびスクライブライン１３を形成した状態を示す断面図である。図１（ｂ）は、図１（ａ）に示す突起電極１２およびスクライブライン１３の形成された半導体ウエハ１１を、一方の表面１１ａ側から見て示す平面図であり、図１（ａ）は、図１（ｂ）に示す切断面線Ｉ−Ｉから見て示す断面図に相当する。なお、図１（ｂ）では、図が錯綜して理解が困難になるので、図１（ａ）に示す突起電極１２の一部のみを記載し、スクライブライン１３を直線で表す。

半導体基板である半導体ウエハ１１の一方の表面１１ａに、図示しない複数の回路素子を形成する。回路素子は、数個ずつが集積して形成され、図示しない電気配線によって電気的に接続されて複数の集積回路を構成する。集積回路を構成する回路素子としては、ダイオードおよびトランジスタなどの能動素子、ならびにコンデンサおよび抵抗などの受動素子が挙げられる。半導体ウエハ１１の一方の表面１１ａに設けられた各集積回路の予め定められる位置に、回路素子に直接または電気配線を介して電気的に接続される突起電極１２をそれぞれ形成する。突起電極１２は、半導体ウエハ１１の一方の表面１１ａから突出するように形成される。このように突起電極１２が半導体ウエハ１１の一方の表面１１ａから突出して設けられることによって、半導体ウエハ１１の一方の表面１１ａは、凹凸を有する状態になる。

半導体ウエハ１１は、シリコンなどの半導体材料から成る基板である。突起電極１２は、鉛（化学式：Ｐｂ）−錫（化学式：Ｓｎ）系はんだ、または金（化学式：Ａｕ）などの導電性材料で形成される。本実施形態では、半導体ウエハ１１として、一方の表面１１ａから他方の表面１１ｂまでの距離である厚みＴ１が７２５μｍであるものを用い、突起電極１２として、半導体ウエハ１１の一方の表面１１ａからの高さＨが２０μｍであるものを形成する。

半導体ウエハ１１の突起電極１２の形成された一方の表面１１ａに、予め定められる領域であって、複数の回路素子および突起電極１２で構成される集積回路を１つ含んで成る領域を画するようにダイヤモンドカッタなどによって切込みを入れ、スクライブライン１３を形成する。本実施形態では、スクライブライン１３は、図１（ｂ）の紙面に向かって上下方向に直線的に延びて、また左右方向に直線的に延びて格子状に形成され、スクライブライン１３によって画される各領域には、２つの突起電極１２が設けられた１つの集積回路が含まれる。

図２（ａ）は、ダイシング溝１４を形成した状態を示す断面図である。図２（ｂ）は、図２（ａ）に示すダイシング溝１４の形成された半導体ウエハ１１を、一方の表面１１ａ側から見て示す平面図であり、図２（ａ）は、図２（ｂ）に示す切断面線Ｉ−Ｉから見て示す断面図に相当する。なお、図２（ｂ）では、図２（ａ）に示す突起電極１２は、図が錯綜して理解が困難になるので、一部のみを記載する。

形成されたスクライブライン１３に沿って、半導体ウエハ１１を一方の表面１１ａからダイヤモンドブレードなどによって切削し、他方の表面１１ｂに達しない溝を形成する。これによって、半導体ウエハ１１の一方の表面１１ａから深さが半導体ウエハ１１の内部に達するダイシング溝１４が形成される。ダイシング溝１４は、スクライブライン１３と同様に、予め定められる領域であって、複数の回路素子および突起電極１２で構成される集積回路を１つ含んで成る領域を画するように、図２（ｂ）の紙面に向かって上下方向に直線的に延びて、また左右方向に直線的に延びて、半導体ウエハ１１の端部まで形成される。

本実施形態では、ダイシング溝１４は、図２（ｂ）に示す切断面線Ｉ−Ｉから見て示す断面形状および切断面線ＩＩ−ＩＩから見て示す断面形状が、いずれも図２（ａ）に示すように凹字型になるように形成される。すなわち、本実施形態によるダイシング溝１４は、底面１４ａが半導体ウエハ１１の一方の表面１１ａに対して略平行になっており、壁面１４ｂが半導体ウエハ１１の一方の表面１１ａに対して略垂直になっている。

ダイシング溝１４の深さＤ２は、後述する図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨することによって半導体素子１となる部分毎に半導体ウエハ１１を切断するためには、図９に示す半導体素子１の厚みＴ２の少なくとも１．０倍以上である必要があり、前記厚みＴ２の１．０〜１．２倍程度であることが好ましい。ここで、ダイシング溝１４の深さＤ２とは、半導体ウエハ１１の一方の表面１１ａを含む仮想平面αからダイシング溝１４の底面１４ａまでの距離のことである。また図９に示す半導体素子１の厚みＴ２とは、半導体素子１を構成する半導体ウエハ１１の一方の表面１１ａから他方の表面１１ｂまでの距離のことである。

ただし、本実施の形態のように、後述する図９に示す工程において、半導体ウエハ１１の研磨された面１１ｂに対してエッチングを施す場合には、ダイシング溝１４の深さＤ２は、エッチングによって除去される部分の厚みの分だけ前記厚みＴ２よりも大きいことが必要であり、前記厚みＴ２の１．２倍程度であることが好ましい。本実施形態では、半導体素子１として、前記厚みＴ２が１００μｍであるものを製造することとし、ダイシング溝１４を深さＤ２が１２０μｍ程度になるように形成する。

なお、ダイシング溝１４は、底面１４ａが半導体ウエハ１１の一方の表面１１ａを含む仮想平面αに対して略平行になるように形成される必要はなく、たとえば、図３に示すように、図２（ｂ）に示す切断面線Ｉ−Ｉから見て示す断面形状および切断面線ＩＩ−ＩＩから見て示す断面形状がいずれもＵ字型になるように、すなわち底面１４ａが曲率を有するように形成されてもよい。

このように、ダイシング溝１４の底面１４ａが半導体ウエハ１１の一方の表面１１ａを含む仮想平面αに対して略平行でない場合には、前記仮想平面αからダイシング溝１４の底面１４ａまでの距離である前述のダイシング溝１４の深さＤ２は、ダイシング溝１４の各所において異なる。このような場合には、ダイシング溝１４の深さＤ２の最小値、すなわち前記仮想平面αからダイシング溝１４の底面１４ａまでの最短距離Ｄ２ｍｉｎが、半導体素子１の前記厚みＴ２の１．０〜１．２倍程度であることが好ましい。たとえば、図３に示すようにダイシング溝１４の底面１４ａが曲率を有するように構成される場合には、前記仮想平面αから底面１４ａの曲率開始点Ｐまでの距離が前記最小値Ｄ２ｍｉｎであり、この値が半導体素子１の前記厚みＴ２の１．０〜１．２倍程度になるようにダイシング溝１４を形成することが好ましい。

図４（ａ）は、充填層１５を形成した状態を示す断面図である。図４（ｂ）は、ダイシング溝１４に充填材を充填する様子を示す図であり、図４（ａ）は、図４（ｂ）に示す切断面線Ｉ−Ｉから見て示す断面図に相当する。なお、図４（ｂ）では、図４（ａ）に示す突起電極１２は、図が錯綜して理解が困難になるので、一部のみを記載する。

形成されたダイシング溝１４に充填材を充填し、充填層１５を形成する。ダイシング溝１４は、前述のように半導体ウエハ１１の端部まで形成されているので、ダイシング溝１４に充填材を充填する際には、図４（ｂ）に示すように、半導体ウエハ１１の外縁に樹脂などから成る充填材充填用枠１６を設置した状態で、ディスペンサ１７によってダイシング溝１４に充填材を供給することが好ましい。このようにすることによって、半導体ウエハ１１の端部に形成されたダイシング溝１４から充填材が流出することを防ぐことができる。

本実施の形態では、ディスペンサ１７を図４（ｂ）の紙面に向かって上下方向または左右方向に直線的に移動させながら、ダイシング溝１４に充填材を供給する。このとき、図４（ｂ）の紙面に向かって上下方向に延びて形成されたダイシング溝１４と左右方向に延びて形成されたダイシング溝１４とが交差する部分では、供給量を少なくしてダイシング溝１４に充填される充填材の量を調整し、充填材が半導体ウエハ１１の一方の表面１１ａにはみ出さないようにする。

充填材には、後述する図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨する際の研磨用砥石２５による押圧力に対して充分な強度を有する充填層１５を形成することのできるものであれば、どのような材料を用いてもよいけれども、樹脂を用いることが好ましい。充填材として樹脂を用いることによって、充填材をダイシング溝１４の底部まで容易に充填することができるとともに、後述する図８に示す工程において、充填層１５を剥離液で容易に除去することができる。

充填材に用いられる樹脂としては、エポキシ樹脂またはウレタン樹脂などが挙げられる。これらの樹脂の中でも、レジストなどの光硬化性樹脂が好適に用いられる。ここで、光硬化性樹脂とは、光照射によって樹脂自体が硬化するもの、および光照射による架橋剤との架橋反応によって硬化するもののいずれをも含む。充填材として光硬化性樹脂を用いる場合には、光硬化性樹脂をダイシング溝１４に充填した後、硬化させることによって充填層１５を形成する。したがって、充填材として光硬化性樹脂を用いることによって、硬い充填層１５を形成することができるので、後述する図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨する際の研磨用砥石２５による押圧力に対する充填層１５の強度を充分に確保することができる。

充填材がダイシング溝１４に充填されて形成される充填層１５の厚みＤ１と、ダイシング溝１４の深さＤ２との比Ｒ（Ｄ１／Ｄ２）は、０．８以上１．０以下であることが好ましい。ここで、前記比Ｒ（Ｄ１／Ｄ２）とは、半導体ウエハ１１の一方の表面１１ａを含む仮想平面αに略垂直な直線であって充填層１５の露出する面１５ａおよびダイシング溝１４の底面１４ａに交差する仮想直線Ｌ上において、前記仮想直線Ｌと充填層１５の露出する面１５ａとの交点Ａから前記仮想直線Ｌとダイシング溝１４の底面１４ａとの交点Ｂまでの距離を充填層１５の厚みＤ１とし、前記仮想直線Ｌと前記仮想平面αとの交点Ｃから前記仮想直線Ｌとダイシング溝１４の底面１４ａとの交点Ｂまでの距離をダイシング溝１４の深さＤ２としたときの値である。すなわち、前記比Ｒは、同一の仮想直線Ｌ上におけるＤ１とＤ２との比であり、前記仮想直線Ｌの位置に依存して変化する。

前記比Ｒを０．８以上にすることによって、充填層１５中への空所の発生を抑え、後述する図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨する際の研磨用砥石２５による押圧力に対する充填層１５の強度を充分に確保することができる。また、前記比Ｒを１．０以下にする、すなわちダイシング溝１４に充填される以外の余剰の充填材が半導体ウエハ１１の一方の表面１１ａにはみ出さないように充填層１５を形成することによって、半導体ウエハ１１の一方の表面１１ａに設けられる複数の回路素子および突起電極１２で構成される集積回路が充填材で汚染されることを防ぐことができる。

なお、充填材にレジストなどの光硬化性樹脂を用いる場合には、ダイシング溝１４に充填された光硬化性樹脂が硬化された後の充填層１５において、前記比Ｒが０．８以上１．０以下であることが好ましい。

図５は、半導体ウエハ１１の一方の表面１１ａに保護部材１８を設けた状態を示す断面図である。充填層１５の形成された半導体ウエハ１１の一方の表面１１ａに、複数の回路素子および突起電極１２で構成される集積回路を覆うように、保護部材１８を設ける。このとき、充填層１５も保護部材１８で覆われる。このように、半導体ウエハ１１の一方の表面１１ａに保護部材１８を設けることによって、半導体ウエハ１１の一方の表面１１ａに形成された突起電極１２による凹凸を保護部材１８で覆い、半導体ウエハ１１の一方の表面１１ａ側を平坦にすることができる。

保護部材１８としては、突起電極１２によって形成された半導体ウエハ１１の一方の表面１１ａの凹凸を覆うことのできる構造を有するものであれば、どのような材料を用いてもよい。保護部材１８には、取扱いの容易さから、基材の一方の表面に粘着剤が塗布されて成る保護テープが好適に用いられる。保護テープの基材としては、有機物、たとえばポリエステルまたはポリイミドなどの樹脂が用いられる。基材に塗布される粘着剤としては、たとえばアクリル系樹脂などが用いられる。本実施の形態では、突起電極１２として、前述のように半導体ウエハ１１の一方の表面１１ａからの高さＨが２０μｍであるものを形成するので、保護テープとしては、たとえば、基材の厚みが１００〜３００μｍであり、基材の一方の表面に粘着剤が塗布されて形成される粘着剤層の厚みが３０〜６０μｍであるものが用いられる。保護部材１８として保護テープを用いる場合には、以下のようにして半導体ウエハ１１の一方の表面１１ａに保護部材１８を設けることができる。

図６は、半導体ウエハ１１の一方の表面１１ａに、保護テープ１８ａを貼付ける様子を示す図である。半導体ウエハ１１の他方の表面１１ｂ、すなわち突起電極１２の形成された面１１ａと反対側の表面１１ｂを貼付け用テーブル１９に固定する。この状態で、複数の回路素子および突起電極１２で構成される集積回路が保護テープ１８ａで覆われるように、保護テープ１８ａを半導体ウエハ１１の一方の表面１１ａに供給する。保護テープ１８ａは、粘着剤層が半導体ウエハ１１の一方の表面１１ａに接するように供給される。貼付けローラ２０を、保護テープ１８ａの半導体ウエハ１１を臨む面と反対側の表面に押圧した状態で、軸線２１まわりに矢符２２で示される反時計回り方向に回転させながら、半導体ウエハ１１の一方の表面１１ａに平行な矢符２３で示される方向に移動させる。貼付けローラ２０による押圧力によって、保護テープ１８ａは、半導体ウエハ１１の一方の表面１１ａに貼着される。

図７（ａ）は、半導体ウエハ１１の他方の表面１１ｂを研磨した状態を示す断面図である。図７（ｂ）は、研磨用砥石２５によって半導体ウエハ１１の他方の表面１１ｂを研磨する様子を示す図である。

半導体ウエハ１１の他方の表面１１ｂ、すなわち保護部材１８の設けられた面１１ａと反対側の表面１１ｂを、少なくともダイシング溝１４に充填された充填材である充填層１５が露出するまで研磨する。これによって、半導体ウエハ１１は、半導体素子１となる部分３０毎に切断される。半導体ウエハ１１の半導体素子１となる部分３０は、図７（ａ）に示すように充填層１５によって接着された状態になっており、半導体ウエハ１１は、後述する図８に示す工程において充填層１５が除去されることによって個片化される。

半導体ウエハ１１の他方の表面１１ｂの研磨には、研磨用砥石２５を用いて研削する方法が好適に用いられる。研磨用砥石２５を用いて半導体ウエハ１１の他方の表面１１ｂを研磨する場合には、図７（ｂ）に示すように、半導体ウエハ１１の保護部材１８の設けられた一方の表面１１ａを研磨用チャックテーブル２４に対向させ、保護部材１８を介して半導体ウエハ１１を研磨用チャックテーブル２４に固定する。この状態で、研磨用砥石２５を、砥石軸２６の軸線２７まわりに矢符２８方向に回転させながら、図７（ｂ）の紙面に向かって下方向に下降させて半導体ウエハ１１の他方の表面１１ｂに押圧し、半導体ウエハ１１の他方の表面１１ｂを研磨する。すなわち、研磨用砥石２５によって半導体ウエハ１１に荷重をかけて半導体ウエハ１１の他方の表面１１ｂを研磨する。研磨用砥石２５の軸線２７方向の位置を調整することによって、研磨用砥石２５による半導体ウエハ１１の他方の表面１１ｂの研磨量を制御し、半導体ウエハ１１を所望の厚みにすることができる。

本実施の形態では、図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨する際に、ダイシング溝１４には充填材が充填され、充填層１５が形成されている。したがって、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４の形成された部分２９に負荷される押圧力と、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４によって画された部分３０に負荷される押圧力との差は小さい。また、半導体ウエハ１１のダイシング溝１４によって画された各部分３０は、研磨用砥石２５から研磨用砥石２５の半導体ウエハ１１を臨む表面２５ａに平行な方向に力が作用する場合においても、ダイシング溝１４の内部側に傾くことがない。

特に、前述の図４に示す工程において、充填層１５の厚みＤ１とダイシング溝１４の深さＤ２との比Ｒ（Ｄ１／Ｄ２）が０．８以上になるように充填層１５を形成することによって、半導体ウエハ１１の他方の表面１１ｂを研磨する際の研磨用砥石２５による押圧力に対する充填層１５の強度を充分に確保することができるので、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４の形成された部分２９に負荷される押圧力と、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４によって画された部分３０に負荷される押圧力とをほぼ等しくすることができる。また研磨用砥石２５から研磨用砥石２５の半導体ウエハ１１を臨む表面２５ａに平行な方向に力が作用する際に、半導体ウエハ１１のダイシング溝１４によって画された各部分３０がダイシング溝１４の内部側へ傾くことを確実に防ぐことができる。

また、前述のように充填層１５を光硬化性樹脂で形成することによって、硬い充填層１５を形成し、半導体ウエハ１１の他方の表面１１ｂを研磨する際の研磨用砥石２５による押圧力に対する充填層１５の強度を充分に確保することができる。このことによって、前記比Ｒ（Ｄ１／Ｄ２）が０．８以上になるように充填層１５を形成する場合と同様に、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４の形成された部分２９に負荷される押圧力と、研磨用砥石２５から半導体ウエハ１１のダイシング溝１４によって画された部分３０に負荷される押圧力とをほぼ等しくすることができる。また研磨用砥石２５から研磨用砥石２５の半導体ウエハ１１を臨む表面２５ａに平行な方向に力が作用する際に、半導体ウエハ１１のダイシング溝１４によって画された各部分３０がダイシング溝１４の内部側へ傾くことを確実に防ぐことができる。

したがって、本実施の形態では、研磨による半導体ウエハ１１の他方の表面１１ｂにおけるうねりの発生を防止することができるので、研磨後における半導体ウエハ１１の他方の表面１１ｂの平坦性を確保することができる。

図８は、充填層１５を除去した状態を示す断面図である。露出した充填層１５をダイシング溝１４から除去し、半導体ウエハ１１をダイシング溝１４によって画された部分３０毎に個片化する。充填層１５を除去する際、半導体ウエハ１１の一方の表面１１ａには保護部材１８が設けられているので、半導体ウエハ１１は保護部材１８を介して連なった状態で個片化される。したがって、後述する図９に示す工程において、個片化された半導体ウエハ１１に対して同時にエッチング処理を施すことができるので、生産効率を向上させることができる。

充填層１５は、樹脂で形成される場合には、前述のように剥離液によって容易に除去することができる。剥離液としては、ＯＭＲ（商品名；東京応化工業株式会社製）などが用いられる。本実施の形態では、半導体ウエハ１１の一方の表面１１ａは保護部材１８で覆われているので、充填層１５を剥離液によって除去する際に、剥離液が半導体ウエハ１１の一方の表面１１ａに接触することはない。したがって、半導体ウエハ１１の一方の表面１１ａに設けられる回路素子および突起電極１２を剥離液で汚染することなく、充填層１５を除去することができる。

図９は、半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２をエッチングした状態を示す断面図である。半導体ウエハ１１の研磨面４１すなわち前述の図７に示す工程における他方の表面１１ｂの研磨によって露出した面４１と、図８に示す工程における充填層１５の除去によって露出した面４２とをエッチングする。これによって、半導体素子１を得る。

図１０は、エッチング前の半導体ウエハ１１とエッチング後の半導体ウエハ１１とを対比して示す図である。図１０（ａ）は、図８に示す充填層１５が除去された状態に相当し、図１０（ｂ）は、図９に示す半導体ウエハ１１の研磨面４１と充填層１５の除去によって露出した面４２とがエッチングされた状態に相当する。

図１０（ａ）に示すように、エッチング前の半導体ウエハ１１には、半導体ウエハ１１の研磨面４１に破砕層３１が存在し、充填層１５の除去によって露出した面４２に破砕層３２が存在する。半導体ウエハ１１の研磨面４１に存在する破砕層３１は、前述の図７に示す工程における研磨の際に形成されたものである。充填層１５の除去によって露出した面４２に存在する破砕層３２は、前述の図２に示す工程においてダイシング溝１４を形成する際に、半導体ウエハ１１のダイシング溝１４に臨む表面に形成されたものである。

図１０（ａ）に示す破砕層３１，３２の存在する半導体ウエハ１１に対して、前述の図９に示す工程においてエッチングを施すことによって、図１０（ｂ）に示すように研磨の際に半導体ウエハ１１の研磨面４１に形成される破砕層３１およびダイシング溝１４を形成する際に半導体ウエハ１１のダイシング溝１４に臨む表面に形成され、充填層１５の除去によって露出する破砕層３２を除去することができる。したがって、損壊の原因となる破砕層を低減することができるので、抗折強度の高い半導体素子１を製造することができる。

なお、図１０（ｂ）では、図９に示すエッチング工程においてエッチングされる半導体ウエハ１１の量すなわちエッチング量が、図１０（ａ）に示す半導体ウエハ１１の研磨面４１に存在する破砕層３１の厚みｓ１および充填層１５の除去によって露出した面４２に存在する破砕層３２の厚みｓ２のいずれよりも大きく、破砕層３１と破砕層３２との両方が除去される場合を示している。エッチング量が破砕層３１の厚みｓ１よりも小さいと、破砕層３１の一部は除去されない。エッチング量が破砕層３２の厚みｓ２よりも小さいと、破砕層３２の一部は除去されない。したがって、半導体素子１の抗折強度を向上させるためには、図９に示すエッチング工程におけるエッチング量は、破砕層３１の厚みｓ１および破砕層３２の厚みｓ２の少なくともいずれか一方よりも大きいことが好ましく、破砕層３１の厚みｓ１および破砕層３２の厚みｓ２のいずれよりも大きいことがさらに好ましい。

半導体ウエハ１１の研磨面４１に形成される破砕層３１の厚みｓ１は、たとえば図７に示す研磨工程において用いられる研磨用砥石２５の番手が２０００番相当である場合には、１μｍ程度である。また、図２に示すダイシング工程において半導体ウエハ１１のダイシング溝１４に臨む表面に形成され、図８に示す工程における充填層１５の除去によって露出する破砕層３２の厚みｓ２は、３０μｍ程度である。したがって、図９に示すエッチング工程におけるエッチング量は、半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２からそれぞれ１μｍ以上１０μｍ以下であることが好ましく、３０μｍ以上５０μｍ以下であることがさらに好ましい。

エッチング量を１μｍ以上１０μｍ以下とし、半導体ウエハ１１の研磨面４１から１μｍ以上１０μｍ以下の部分および充填層１５の除去によって露出した面４２から１μｍ以上１０μｍ以下の部分をエッチングによって除去することによって、研磨の際に半導体ウエハ１１の研磨面４１に形成される破砕層３１を確実に除去するとともに、ダイシング溝１４を形成する際に半導体ウエハ１１のダイシング溝１４に臨む表面に形成され、充填層１５の除去によって露出する破砕層３２を低減することができる。したがって、抗折強度のさらに高い半導体素子１を製造することができる。

また、エッチング量を３０μｍ以上５０μｍ以下とし、半導体ウエハ１１の研磨面４１から３０μｍ以上５０μｍ以下の部分および充填層１５の除去によって露出した面４２から３０μｍ以上５０μｍ以下の部分をエッチングによって除去することによって、図１０（ｂ）に示すように半導体ウエハ１１の研磨面４１の破砕層３１と充填層１５の除去によって露出した面４２の破砕層３２との両方を確実に除去することができる。したがって、抗折強度の特に高い半導体素子１を製造することができる。

半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２のエッチングは、ドライエッチングおよびウエットエッチングのいずれで行われてもよく、エッチング液を用いる化学的エッチングによって行われることが好ましい。エッチング液としては、ふっ酸（ＨＦ）などが用いられる。半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２をエッチング液によって化学的にエッチングすることによって、個片化された半導体ウエハ１１の角を丸くして曲率を持たせ、いわゆるコーナーＲを形成することができるので、半導体素子１の抗折強度を向上させることができる。

本実施の形態では、半導体ウエハ１１の一方の表面１１ａには保護部材１８が設けられているので、エッチング液による化学的エッチングの際に、エッチング液が半導体ウエハ１１の一方の表面１１ａに接触することはない。したがって、半導体ウエハ１１の一方の表面１１ａに設けられる回路素子および突起電極１２をエッチング液で汚染することなく、半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２に対して化学的エッチングを施すことができる。

図１１は、ダイシングテープ３３を貼着した状態を示す断面図である。半導体素子１を構成する半導体ウエハ１１の他方の表面１１ｂ、すなわち保護部材１８が設けられた面１１ａと反対側の表面１１ｂに、粘着性のテープであるダイシングテープ３３を貼付ける。これによって、半導体素子１は、保護部材１８とダイシングテープ３３との両方を介して連なった状態になる。

ダイシングテープ３３としては、基材の一方の表面上に粘着剤が塗布されて成るテープ状のものが好適に用いられる。ダイシングテープ３３の基材としては、たとえばポリエステルまたはポリオレフィンなどの樹脂が用いられる。基材に塗布される粘着剤としては、たとえばアクリル系樹脂などが用いられる。本実施の形態では、ダイシングテープ３３として、たとえば、基材の厚みが１００〜２００μｍであり、基材の一方の表面に粘着剤が塗布されて形成される粘着剤層の厚みが２０〜５０μｍであるものが用いられる。

図１２は、保護部材１８を除去した状態を示す断面図である。半導体素子１を構成する半導体ウエハ１１の一方の表面１１ａに設けられた保護部材１８を除去する。保護部材１８として、図６に示す保護テープ１８ａを用いる場合には、剥離用のテープによって保護テープ１８ａを剥離することができる。保護部材１８を除去することによって、半導体素子１は、半導体ウエハ１１の他方の表面１１ｂに貼着されたダイシングテープ３３を介して連なった状態になる。半導体素子１は、この状態で保持され、必要に応じてダイシングテープ３３から個別に取外され、半導体装置の配線基板またはパッケージの配線基板と接続される。

以上のように、本実施形態の半導体素子１の製造方法では、図７に示す研磨工程において、研磨用砥石２５によって荷重をかけて半導体ウエハ１１の他方の表面１１ｂを研磨する際には、ダイシング溝１４は充填材で充填され、充填層１５が形成されている。このことによって、前述のように、研磨による半導体ウエハ１１の他方の表面１１ｂにおけるうねりの発生を防止し、研磨後における半導体ウエハ１１の他方の表面１１ｂの平坦性を確保することができる。

すなわち、図９に示す本実施の形態による半導体素子１は、半導体ウエハ１１の他方の表面１１ｂである、回路素子および突起電極１２の形成された面１１ａと反対側の表面１１ｂが高い平坦性を有する。このことによって、半導体素子１を半導体装置の配線基板またはパッケージの配線基板とフリップチップ接続法によって接続する際に、半導体素子１を構成する半導体ウエハ１１の他方の表面１１ｂ全体をボンディングツールに接触させ、ボンディングツールに対して平行に固定することができるので、半導体素子１の突起電極１２の形成された面である半導体ウエハ１１の一方の表面１１ａを、配線基板の半導体素子１を臨む表面に対して平行に対向させることができる。したがって、半導体素子１に設けられる突起電極１２と配線基板に設けられる配線用電極とを良好に接続することができる。

また、本実施形態の半導体素子１の製造方法では、図２に示す工程においてダイシング溝１４を形成した後に、図７に示す工程において半導体ウエハ１１の他方の表面１１ｂを研磨して半導体ウエハ１１を薄くする。このことによって、薄くなった半導体ウエハ１１を取扱う工程を減少させ、製造工程の途中における半導体ウエハ１１の損壊を抑制することができるので、薄型の半導体素子１を歩留良く製造することができる。したがって、薄型であるとともに、半導体ウエハ１１の他方の表面１１ｂ、すなわち回路素子および突起電極１２の形成された面１１ａと反対側の表面１１ｂが高い平坦性を有する半導体素子１を得ることができる。

また、本実施の形態では、前述のように、半導体ウエハ１１の一方の表面１１ａには、保護部材１８が設けられるので、半導体ウエハ１１の一方の表面１１ａに形成された突起電極１２による凹凸は保護部材１８で覆われ、半導体ウエハ１１の一方の表面１１ａ側は平坦である。このことによって、図７（ｂ）に示すように一方の表面１１ａが支持基板である研磨用チャックテーブル２４に対向するように半導体ウエハ１１を載置した状態で、半導体ウエハ１１の他方の表面１１ｂを研磨する際に、研磨用チャックテーブル２４からの抗力が半導体ウエハ１１の一方の表面１１ａ側全体に均一に加わるようにすることができる。このようにして、研磨用砥石２５から半導体ウエハ１１の他方の表面１１ｂに負荷される押圧力を突起電極１２のある部分と突起電極１２のない部分とに拠らず一定にすることができるので、半導体ウエハ１１の一方の表面１１ａに形成された突起電極１２による凹凸形状が半導体ウエハ１１の他方の表面１１ｂに転写されることを防ぐことができる。したがって、半導体ウエハ１１の一方の表面１１ａに保護部材１８が設けられない場合に比べ、半導体ウエハ１１の他方の表面１１ｂ、すなわち回路素子および突起電極１２の形成された面１１ａと反対側の表面１１ｂがさらに高い平坦性を有する半導体素子１を製造することができる。

以上に述べたように、本実施の形態では、半導体素子１は、複数の回路素子で構成される集積回路を１つ有するけれども、これに限定されることなく、複数の回路素子で構成される集積回路を複数個有してもよい。また、半導体素子１は、回路素子を１つだけ有するものであってもよく、また電気配線によって相互に接続されない複数の回路素子を有するものであってもよい。

本発明の実施の他の形態である基板の個片化方法は、半導体材料から成る半導体基板または樹脂などの絶縁性材料から成る絶縁性基板などの種々の基板を、予め定められる領域毎に個片化する方法であり、実施の第１形態の半導体素子１の製造方法のうち、図２に示すダイシング溝１４を形成する工程と、図４に示す充填層１５を形成する工程と、図７に示す半導体ウエハ１１の他方の表面１１ｂを少なくとも充填層１５が露出するまで研磨する工程と、図８に示す充填層１５を除去する工程とを少なくとも含む。

すなわち、本発明の実施の他の形態である基板の個片化方法では、図２に示す工程と同様にして、予め定められる領域を画するように、基板の一方の表面から深さが基板の内部に達するダイシング溝を形成する。ダイシング溝は、実施の第１形態と同様に、図１に示す工程と同様にして予め定められる領域を画するようにスクライブラインを形成した後に形成されてもよい。

形成されたダイシング溝に、図４に示す工程と同様にして充填材を充填し、充填層を形成した後、図７に示す工程と同様にして、基板の他方の表面を、少なくともダイシング溝に充填された充填材すなわち充填層が露出するまで研磨する。基板の他方の表面は、実施の第１形態と同様に、図５に示す工程と同様にして基板の一方の表面に保護部材を設けた後に研磨されることが好ましい。

露出した充填層を、図８に示す工程と同様にしてダイシング溝１４から除去する。これによって、基板は、予め定められる領域毎に個片化される。

本実施形態の基板の個片化方法では、実施の第１形態の半導体素子１の製造方法と同様に、基板の他方の表面を研磨する際には、ダイシング溝は充填材で充填され、充填層が形成されている。このことによって、図７に示す工程と同様に研磨用砥石によって基板に荷重をかけて基板の他方の表面を研磨する場合に、砥石から基板のダイシング溝の形成された部分に負荷される押圧力と、砥石から基板のダイシング溝によって画された部分に負荷される押圧力との差は小さい。また基板のダイシング溝によって画された各部分は、研磨に用いられる砥石から砥石の基板を臨む表面に平行な方向に力が作用する場合においても、ダイシング溝の内部側に傾くことがない。したがって、研磨による基板の他方の表面におけるうねりの発生を防止することができるので、個片化された基板の他方の表面の平坦性を確保することができる。

図１（ａ）は、半導体ウエハ１１の一方の表面１１ａに、突起電極１２およびスクライブライン１３を形成した状態を示す断面図である。図１（ｂ）は、図１（ａ）に示す突起電極１２およびスクライブライン１３の形成された半導体ウエハ１１を、一方の表面１１ａ側から見て示す平面図である。 図２（ａ）は、ダイシング溝１４を形成した状態を示す断面図である。図２（ｂ）は、図２（ａ）に示すダイシング溝１４の形成された半導体ウエハ１１を、一方の表面１１ａ側から見て示す平面図である。 ダイシング溝１４の他の形状を模式的に示す断面図である。 図４（ａ）は、充填層１５を形成した状態を示す断面図である。図４（ｂ）は、ダイシング溝１４に充填材を充填する様子を示す図である。 半導体ウエハ１１の一方の表面１１ａに保護部材１８を設けた状態を示す断面図である。 半導体ウエハ１１の一方の表面１１ａに、保護テープ１８ａを貼付ける様子を示す図である。 図７（ａ）は、半導体ウエハ１１の他方の表面１１ｂを研磨した状態を示す断面図である。図７（ｂ）は、研磨用砥石２５によって半導体ウエハ１１の他方の表面１１ｂを研磨する様子を示す図である。 充填層１５を除去した状態を示す断面図である。 半導体ウエハ１１の研磨面４１および充填層１５の除去によって露出した面４２をエッチングした状態を示す断面図である。 エッチング前の半導体ウエハ１１とエッチング後の半導体ウエハ１１とを対比して示す図である。 ダイシングテープ３３を貼着した状態を示す断面図である。 保護部材１８を除去した状態を示す断面図である。 半導体ウエハ５１の一方の表面５１ａに、突起電極５２を形成した状態を示す図である。 ダイシング溝５３を形成した状態を示す図である。 保護部材５４を設けた状態を示す図である。 半導体ウエハ５１の他方の表面５１ｂを研磨する様子を示す図である。 フリップチップ接続法によって半導体素子５０と配線基板６０とを接続する様子を模式的に示す断面図である。

符号の説明

１ 半導体素子
１１ 半導体ウエハ
１１ａ 半導体ウエハ１１の一方の表面
１１ｂ 半導体ウエハ１１の他方の表面
１２ 突起電極
１３ スクライブライン
１４ ダイシング溝
１５ 充填層
１８ 保護部材
２４ 研磨用チャックテーブル
２５ 研磨用砥石
２６ 砥石軸

Claims (10)

1. 半導体基板の一方の表面に、複数の回路素子を形成する工程と、
   予め定められる領域であって、前記回路素子を少なくとも１つ含んで成る領域を画するように、前記半導体基板の一方の表面から深さが前記半導体基板の内部に達するダイシング溝を形成する工程と、
   前記ダイシング溝に充填材を充填する工程と、
   前記半導体基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程と、
   前記ダイシング溝に充填された充填材を除去し、前記半導体基板を個片化する工程とを含むことを特徴とする半導体素子の製造方法。
2. 前記ダイシング溝に充填材を充填する工程の後であって、前記半導体基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程の前に、
   前記半導体基板の一方の表面に、前記回路素子を覆うように保護部材を設ける工程をさらに含むことを特徴とする請求項１記載の半導体素子の製造方法。
3. 前記ダイシング溝に充填された充填材を除去し、前記半導体基板を個片化する工程の後に、
   前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程をさらに含むことを特徴とする請求項１または２記載の半導体素子の製造方法。
4. 前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
   前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面から、それぞれ１μｍ以上１０μｍ以下の部分をエッチングによって除去することを特徴とする請求項３記載の半導体素子の製造方法。
5. 前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
   前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面から、それぞれ３０μｍ以上５０μｍ以下の部分をエッチングによって除去することを特徴とする請求項３記載の半導体素子の製造方法。
6. 前記半導体基板の前記研磨によって露出した面および前記充填材の除去によって露出した面のうちの少なくともいずれか一方をエッチングする工程では、
   エッチングが、エッチング液を用いる化学的エッチングによって行われることを特徴とする請求項３〜５のうちのいずれか１つに記載の半導体素子の製造方法。
7. 前記ダイシング溝に充填材を充填する工程では、
   前記充填材が前記ダイシング溝に充填されて形成される充填層の厚みＤ１と、前記ダイシング溝の深さＤ２との比Ｒ（Ｄ１／Ｄ２）が、０．８以上１．０以下であることを特徴とする請求項１〜６のうちのいずれか１つに記載の半導体素子の製造方法。
8. 前記充填材は、樹脂であることを特徴とする請求項１〜７のうちのいずれか１つに記載の半導体素子の製造方法。
9. 前記樹脂は、光硬化性樹脂であり、前記ダイシング溝に充填された後、硬化されることを特徴とする請求項８記載の半導体素子の製造方法。
10. 基板を予め定められる領域毎に個片化する基板の個片化方法であって、
    予め定められる領域を画するように、基板の一方の表面から深さが前記基板の内部に達するダイシング溝を形成する工程と、
    前記ダイシング溝に充填材を充填する工程と、
    前記基板の他方の表面を、少なくとも前記ダイシング溝に充填された充填材が露出するまで研磨する工程と、
    前記ダイシング溝に充填された充填材を除去する工程とを含むことを特徴とする基板の個片化方法。

Images