JP2006108254A - 半導体チップの製造方法および半導体装置の製造方法 - Google Patents

半導体チップの製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006108254A
JP2006108254A JP2004290516A JP2004290516A JP2006108254A JP 2006108254 A JP2006108254 A JP 2006108254A JP 2004290516 A JP2004290516 A JP 2004290516A JP 2004290516 A JP2004290516 A JP 2004290516A JP 2006108254 A JP2006108254 A JP 2006108254A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor chip
chip
semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004290516A
Other languages
English (en)
Inventor
Seiji Ishihara
誠治 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004290516A priority Critical patent/JP2006108254A/ja
Publication of JP2006108254A publication Critical patent/JP2006108254A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供する。
【解決手段】（ｂ）の（１）・（２）のように、ウェハ１の回路形成面２側に、ダイシングラインまたはチップ分割ラインに沿って、傾斜側面３ａ・４ａを有する切り込み３・４を形成する。（ｂ）の（３）のように回路形成面２側に保護テープ７を貼り、（ｂ）の（４）のようにウェハ１の裏面１２を研磨する。（ｂ）の（５）のように、ウェハ１が所定の厚みになるまで研磨し、複数の半導体チップ１３を分離する。
【選択図】図１

Description

この発明は半導体チップを製造するにあたり、特に半導体チップ形成の歩留り向上に有効な形状とその製造方法とを提供するもので、例えば、各種ＩＣカード、１チップのチップサイズパッケージ（ＣＳＰ）、２チップ以上の積層体を実装したスタックドチップサイズパッケージ（Ｓ−ＣＳＰ）、２チップ以上を横置きに並べて実装したマルチチップサイズパッケージ（Ｍ−ＣＳＰ）に有効な技術に関するものである。
一般に、半導体チップの製造工程では、半導体ウェハ表面に回路素子を形成した後、回路形成面の反対側を所定の厚さに研磨し、次にダイシングにより個々の半導体チップに分割する。分割した半導体チップは、配線基板等に実装し、金線やバンプなどで接続し、更に樹脂で封止して、ＩＣカードやＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップサイズパッケージ）に代表される種々の半導体パッケージとして形成する。しかし、近年の小型・薄型化の要求により、半導体チップの厚みを１００μｍ以下まで薄くする工程が行われている。
しかしながら、従来の半導体チップの製造方法では、ダイシング工程において半導体チップの裏面にチッピングが生じたり、側面にダイシングブレードによるキズ（破砕層）で多数のダメージが形成されたりする。特に１００μｍ以下の厚みを要求される半導体チップにおいては、パッケージ製造中に受けるハンドリング時の衝撃、もしくはパッケージ完成後の熱ストレスで受ける、半導体チップと封止材やダイボンド材との熱膨張特性の差異により生じる応力によって、上記裏面のチッピングや側面のダメージが起点となって半導体チップが割れやすくなってくる。
そこで、チッピングを低減させる半導体チップの製造方法において、先ダイシング法が提案されている（例えば、特許文献１）。この技術は、半導体ウェハの回路素子形成面に、ダイシングラインまたはチップ分割ラインに沿って所定のチップ厚よりも深く切り込みを形成し、上記半導体ウェハの回路素子形成面に保護テープを貼り付け、半導体ウェハの回路素子形成面の反対側から研磨して半導体チップを形成することで、半導体チップの裏面エッジに発生するチッピングを大幅に低減し、チップ強度を向上する方法である。場合によっては、裏面研磨の後、ドライポリッシュやＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）によって、研磨面を鏡面化することもある。または、プラズマエッチングにより、研磨面を鏡面化するだけでなく、ダイシングなどで切り込みを形成する時に生じたチップ側面のダメージをも軽減し、更なるチップ強度の向上を図ったりしている。
特開昭６１−１１２３４５号公報（昭和６１（１９８６）年５月３０日公開） 特開２００３−２２９３８４号公報（平成１５（２００３）年８月１５日公開）
前記特許文献１の先ダイシング法は、従来のような裏面研磨後に半導体ウェハの回路素子形成面からダイシングを行うものより、半導体チップの裏面チッピングは大幅に低減する。しかし、裏面研磨工程において、保護テープの種類や裏面研磨条件によっては、チップ厚が予め形成した切り込み深さに到達し、チップが分割する瞬間や、切り込み深さに到達してから所定のチップ厚まで研磨するまでに、隣接する分割されたチップ同士の接触や研磨中の機械的応力・衝撃により、チップエッジに新たなチッピングやチップコーナーの欠けが発生し、歩留りが低減することがあった。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法、および半導体装置の製造方法を提供することにある。
本発明の半導体チップの製造方法は、上記課題を解決するために、ウェハ上で半導体素子または回路が形成された表面側の内部領域に、所定のダイシングラインまたはチップ分割ラインから当該ダイシングラインまたはチップ分割ラインに沿って、かつ上記ウェハの上記表面から上記ウェハの仕上げ厚よりも深く、かつ上記ウェハの厚みの途中で止まる深さで、厚み方向に進むにつれて互いに離れていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを、形成する工程と、上記ウェハの上記表面に保護テープを貼り付ける工程と、上記ウェハの裏面を研磨して、上記ウェハの厚みを上記仕上げ厚まで薄くすることにより上記ウェハの複数の半導体チップ同士を分離する工程とを有することを特徴としている。
上記の発明によれば、ウェハに形成された切り込みの幅は、回路形成面から深くなるに従って広がっている（この広がりをΔＤとする）ため、半導体チップが分離する瞬間や切り込み深さに到達してから所定の厚みまで研磨されるまでに、隣接する分離されたチップの裏面エッジ間の隙間（クリアランス）がΔＤだけ増加している。従って、保護テープの伸縮、研磨中の機械的応力・衝撃に対し、隣接する半導体チップ同士の接触が軽減される。更に、ウェハの研磨面従って半導体チップの裏面に対し、半導体チップの側面が鈍角をなすため、半導体チップの裏面のエッジの応力が分散し、研磨中の機械的応力・衝撃があっても半導体チップ裏面のエッジに新たなチッピングやチップコーナーの欠けが発生するのを大幅に低減することができる。
以上により、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供することができるという効果を奏する。
本発明の半導体チップの製造方法は、上記課題を解決するために、半導体素子または回路が形成された表面側の内部領域にダイシングラインまたはチップ分割ラインが形成されたウェハの上記表面に保護テープを貼り付ける工程と、上記ウェハの裏面を研磨して、上記ウェハの厚みを仕上げ厚まで薄くする工程と、上記ウェハの所定のダイシングラインまたはチップ分割ラインに沿って、上記ウェハの上記研磨後の研磨面からダイシングにより、厚み方向に進むにつれて互いにかつ当該ダイシングラインまたはチップ分割ラインに近づいていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを形成することにより上記ウェハの複数の半導体チップ同士を分離する工程とを有することを特徴としている。
上記の発明によれば、ウェハの裏面を研磨してから、研磨面からダイシングにより切り込みを形成して半導体チップを分離するので、研磨時にチッピングやチップコーナーの欠けが発生することがない。
また、ウェハに形成された切り込みの幅は、回路形成面から深くなるに従って広がっている。従って、切り込み形成後に裏面からプラズマエッチングを行えば、反応性イオンの運動方向が半導体チップの裏面に対し垂直（異方性エッチング）であっても、半導体チップの裏面を効率良くエッチングできる一方、従来に比べ半導体チップの側面への反応性イオンの到達効率が向上し、切り込みを形成する時に生じたチップの側面へのダメージをも効率的に除去することができ、チップ強度を向上することができる。
以上により、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供することができるという効果を奏する。
また、ウェハの裏面からダイシングするので、刃先の先端に角度を設けたダイシングブレードを用いることにより、１回のダイシングで半導体チップの側面に傾斜をつけることが容易であるという効果を奏する。
本発明の半導体チップの製造方法は、上記課題を解決するために、各半導体チップを互いに分離した後、上記半導体チップの裏面側からプラズマエッチングを実施することを特徴としている。
従来の先ダイシング法で半導体ウェハを裏面研磨した後、分割した半導体チップの裏面に対し、特に異方性プラズマエッチングをする場合においては、反応性イオンの運動方向が半導体チップの裏面に対し垂直であり、半導体チップの裏面は効率良くエッチングできる一方、半導体チップの側面には反応性イオンが僅かしか到達せず、エッチングの効率が悪かった。
上記の発明によれば、プラズマエッチングの反応性イオンの運動方向が半導体チップの裏面に対し垂直であっても、半導体チップの裏面が効率良くエッチングできるだけでなく、半導体チップの側面が傾斜しているため、半導体チップの側面にも反応性イオンの到達効率が向上する。従って、切り込みを形成する時、ダイシングブレードのダイヤモンド粒などで生じた半導体チップの側面へのダメージをも除去することができるという効果を奏する。
本発明の半導体チップの製造方法は、上記課題を解決するために、分離後の上記半導体チップの上記表面と、上記切り込みの上記側面により形成された当該半導体チップの側面とのなす角度が４５°以上８９°以下となるように上記切り込みを形成することを特徴としている。
上記の発明によれば、上記角度が４５°以上であることから半導体チップ表面の十分なエッジ強度を確保することができるとともに、上記角度が８９°以下であることからプラズマの反応性イオンの半導体チップの側面への到達効率が向上するため、半導体チップの側面へのダメージを除去することができるという効果を奏する。
本発明の半導体装置の製造方法は、上記課題を解決するために、上記半導体チップの製造方法により半導体チップを製造し、一または複数の上記半導体チップの積層体を配線基板上に実装し、上記半導体チップ上の外部端子と上記配線基板上の端子とを電気的に接続し、封止材で封止することにより半導体装置を製造することを特徴としている。
従来、配線基板上へ半導体チップを固着するためにペーストまたはフィルムなどを用いて第一の半導体チップを実装したり、上記第一の半導体チップ上へペーストまたはフィルムなどを用いて更に第二、第三の複数の半導体チップを実装したりする時に、ペーストまたはフィルムの塗布量や材料特性によっては、半導体チップからはみ出して半導体チップ表面や配線基板端子を汚染し、それが原因となってダイボンディングのコレットにペーストまたはフィルムのカスが付着する事態を誘発したり、次のワイヤボンディング工程でボンディングミスを誘発したりして歩留りが低下する問題があった。
上記の発明によれば、半導体チップの側面が傾斜を有し、半導体チップの裏面が表面の直下に隠れるような形状であるので、ペーストまたはフィルムのはみ出し量が低減し、安定して半導体チップを実装することができるという効果を奏する。
本発明の半導体装置の製造方法は、上記課題を解決するために、上記半導体チップの厚みを１００μｍ以下とすることを特徴としている。
上記の発明によれば、チッピングやチップコーナーの欠け、および、ペーストまたはフィルムのはみ出しが従来特に問題となっていた厚みの半導体チップを、問題なくウェハから分離して装置に実装することができるという効果を奏する。
本発明の半導体チップの製造方法は、以上のように、ウェハ上で半導体素子または回路が形成された表面側の内部領域に、所定のダイシングラインまたはチップ分割ラインから当該ダイシングラインまたはチップ分割ラインに沿って、かつ上記ウェハの上記表面から上記ウェハの仕上げ厚よりも深く、かつ上記ウェハの厚みの途中で止まる深さで、厚み方向に進むにつれて互いに離れていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを、形成する工程と、上記ウェハの上記表面に保護テープを貼り付ける工程と、上記ウェハの裏面を研磨して、上記ウェハの厚みを上記仕上げ厚まで薄くすることにより上記ウェハの複数の半導体チップ同士を分離する工程とを有する。
また、本発明の半導体チップの製造方法は、以上のように、半導体素子または回路が形成された表面側の内部領域にダイシングラインまたはチップ分割ラインが形成されたウェハの上記表面に保護テープを貼り付ける工程と、上記ウェハの裏面を研磨して、上記ウェハの厚みを仕上げ厚まで薄くする工程と、上記ウェハの所定のダイシングラインまたはチップ分割ラインに沿って、上記ウェハの上記研磨後の研磨面からダイシングにより、厚み方向に進むにつれて互いにかつ当該ダイシングラインまたはチップ分割ラインに近づいていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを形成することにより上記ウェハの複数の半導体チップ同士を分離する工程と有する。
それゆえ、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供することができるという効果を奏する。
以下、本発明を図示の実施の形態により詳細に説明する。
（第１実施形態）
本発明の一実施形態について図１及び図２を用いて説明すれば、以下の通りである。
図１（ａ）の（１）〜（７）は本実施形態の半導体チップの製造方法の工程フローを示し、図１（ｂ）の（１）〜（７）は図１（ａ）の（１）〜（７）に対応した工程断面を示している。
図１（ｂ）の（１）に示すように、ウェハ１で半導体素子または回路が形成された面である回路形成面２の内部領域に、各ダイシングラインまたは各チップ分割ラインから当該ダイシングラインまたはチップ分割ラインに沿って、上記ウェハの表面から上記ウェハの仕上げ厚よりも深く、かつ上記ウェハの厚みの途中で止まる深さで、かつ上記切り込み３の側面が傾斜を有する切り込み３を形成する。この切り込み３を形成する工程を傾斜ダイシングＡの工程とする（図１（ａ）の（１））。
次に、図１（ｂ）の（２）に示すように、上記傾斜ダイシングＡの切り込み３の形成に対し、元来のウェハ上の回路形成された内部領域にダイシングラインまたはチップ分割ラインの中心に対しミラー反転するように、傾斜ダイシングＢの切り込み４を形成する（図１（ａ）の（２））。
上記傾斜ダイシングＡ及びＢの工程により、互いに分離されるべき隣接する半導体チップ１３（後述）同士の間に、切り込み３と切り込み４とを併せた切り込みが形成される。この２つを併せた切り込みは、各ダイシングラインまたは各チップ分割ラインから厚み方向に進むにつれて互いに離れていくようにウェハ１の厚み方向に対して互いに反対側に傾斜する２つの側面３ａ・４ａを有する切り込みとなる。側面３ａ・４ａは切り込み３・４の外側の２つの側面であって、後の半導体チップ１３の分離に使用されるものである。切り込み３・４の内側の２つの側面３ｂ・４ｂはなくてもよい。従って、切り込み３と切り込み４とを併せた切り込みは、側面３ａ・４ａを有するように一度に形成されてもよい。
次に、図１（ｂ）の（３）に示すように、ウェハ１の回路形成面２を覆うように粘着材５と基材６とから構成される保護テープ７を貼り付ける（図１（ａ）の（３））。次に、図１（ｂ）の（４）に示すように、ウェハ１の裏面１２に対して回転砥石８による裏面研磨を実施し（図１（ａ）の（４））、図１（ｂ）の（５）に示すように複数の半導体チップ１３同士が分離して所定の厚みとなる状態を形成したら裏面研磨を完了する（図１（ａ）の（５））。
次に、図１（ｂ）の（６）に示すように、金属製キャリアフレーム１０に張られたダイシングテープ１１にウェハ１の裏面となる半導体チップ１３の裏面１３ａを貼り付けるウェハマウントを行う（図１（ａ）の（６））。次に、図１（ｂ）の（７）に示すように、表面保護テープ７を剥がし、次工程に移送する（図１（ａ）の（７））。
本実施形態に示す方法によって形成した半導体チップ１３の断面である、図１（ｂ）の（５）のＺ部拡大図を図２（ａ）に示す。併せて、従来の半導体チップ１３’の断面を図２（ｂ）に示す。隣接する半導体チップ１３同士および半導体チップ１３’同士の隙間を、チップの回路形成面２側で距離Ｄ１、チップの裏面側で距離Ｄ２とすると、従来はＤ１＝Ｄ２の形状で加工されていた。本実施形態では、Ｄ１＜Ｄ２の形状になるように加工していることが特徴となっている。図１（ｂ）の（２）に示す切り込み３・４はチップの分離すべき全ての方向に形成されてもよいが、特定の方向にのみ形成されても従来に対して少なくとも下記の効果は得られる。Ｄ１＜Ｄ２としたことで、半導体チップ１３の回路形成面２側の面と切り込み３・４の側面３ａ・４ａにより形成された傾斜面とのなす角度θは９０°より小さくなる。これにより、半導体チップ１３の回路形成面２側を表面として、半導体チップ１３は少なくとも一対の傾斜側面を有し、裏面１３ａが表面の直下に隠れるメサ形状となる。
本実施形態に示す形状に加工する効果は、保護テープ７の貼り付け時の張力や回転砥石８の発熱などによって生じる保護テープ７の伸縮や研磨中の機械的応力・衝撃に対し、Ｄ１＜Ｄ２の形状であるため、隣接するチップ１３の裏面同士の接触が起こりにくくなり、裏面チッピングやチップコーナー欠けの発生を低減できることである。
更に、半導体チップ１３の傾斜側面が半導体チップ１３の裏面１３ａと鈍角をなすように傾斜しているため、裏面研磨時に回転砥石８が回転しながら各半導体チップ１３に分離しつつあるウェハ１の裏面１２（裏面１３ａと平行）に接触するときに、半導体チップ１３の裏面エッジの応力が分散し、機械的応力・衝撃に対し強くなる。従って、半導体チップ１３の裏面チッピングやチップコーナー欠けの発生を大幅に低減することができる。
以上により、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供することができる。
（第２実施形態）
本発明の他の実施形態について図３を用いて説明すれば、以下の通りである。
図３（ａ）の（１）〜（６）は本実施形態の半導体チップの製造方法の工程フローを示し、図３（ｂ）の（１）〜（６）は図３（ａ）の（１）〜（６）に対応した工程断面を示している。
図３（ｂ）の（１）に示すように、ウェハ１の回路形成面２を覆うように粘着材５と基材６とから構成される保護テープ７を貼り付ける（図３（ａ）の（１））。次に、図３（ｂ）の（２）に示すように、ウェハ１の裏面１２に対して回転砥石８によって裏面研磨を実施し（図３（ａ）の（２））、図３（ｂ）の（３）のようにウェハ１が規定の厚さに達したら裏面研磨が完了する（図３（ａ）の（３））。完了後のウェハ１の裏面を裏面２２とする。
次に、図３（ｂ）の（４）に示すように、ウェハ１の裏面２２側からウェハ１のダイシングラインやチップ分割ラインに沿って、赤外線透過によってウェハ１の回路形成面２のパターンを認識し、ウェハ１の裏面２２からダイシングにより、隣接する半導体チップ１３同士の間に切り込み２３を形成することにより複数の半導体チップ１３…に分離する（図３（ａ）の（４））。この時、ダイシングブレードの刃先の先端に鋭角の角度を設けることにより、分離された半導体チップ１３の側面に傾斜を設ける。この状態において、ウェハ１の裏面２２は半導体チップ１３の裏面１３ａとして残る。
切り込み２３は、ウェハ１の研磨面から厚み方向に進むにつれて互いにかつ当該ダイシングラインまたはチップ分割ラインに近づいていくようにウェハ１の厚み方向に対して互いに反対側に傾斜する２つの側面２３ａ・２３ｂを有する。
次に、図３（ｂ）の（５）に示すように、金属製キャリアフレーム１０に張られたダイシングテープ１１に半導体チップ１３の裏面１３ａを貼り付ける（図３（ａ）の（５））。次に、図３（ｂ）の（６）に示すように、表面保護テープ７を剥がし、次工程に移送する（図３（ａ）の（６））。
本実施の形態では、ウェハ１の裏面を研磨してから、研磨面からダイシングにより切り込み２３を形成して半導体チップ１３を分離するので、研磨時にチッピングやチップコーナーの欠けが発生することがない。
また、図３（ｂ）の（４）により切り込み２３を形成した後、プラズマエッチングを行えば、反応性イオンの運動方向９（図中の実線矢印）が半導体チップ１３の裏面１３ａに対し垂直（異方性エッチング）であっても、半導体チップ１３の裏面１３ａを効率良くエッチングできる一方、従来に比べ半導体チップ１３の側面に反応性イオンの到達効率が向上し、切り込み２３を形成する時にダイシングブレードのダイヤモンド粒で生じたチップの側面へのダメージをも効率的に除去することができ、チップ強度を向上することができる。
以上により、従来の先ダイシング法で形成する半導体チップの製造方法の問題点であったチッピングやチップコーナー欠けを低減し、歩留り向上が可能な半導体チップの製造方法を提供することができる。
また、ウェハ１の裏面からダイシングするので、刃先の先端に角度を設けたダイシングブレードを用いることにより、１回のダイシングで半導体チップ１３の側面に傾斜をつけることが容易である。
（第３実施形態）
本発明の他の実施形態について図１ないし図３を用いて説明すれば、以下の通りである。
本実施形態は、第１実施形態の図１（ａ）の（５）および第２実施形態の図３（ａ）の（４）の次工程に、プラズマエッチング工程を追加したものである。上記以外の工程の説明は、同一なので省略する。本実施形態によれば、図２（ａ）に図示するように、半導体チップ１３はＤ１＜Ｄ２のメサ形状をなし、裏面１３ａの傾斜側面と隣接するエッジより、回路形成面２の傾斜側面と隣接するエッジの方が、半導体チップ１３の中心部から厚み方向に垂直な方向に見て外側となる。従って、プラズマエッチングの反応性イオンの運動方向９（図中の実線矢印）が半導体チップ１３の裏面１３ａに対し垂直（異方性エッチング）であっても、半導体チップ１３の裏面１３ａを効率良くエッチングできる一方、従来に比べ半導体チップ１３の側面に反応性イオンの到達効率が向上し、切り込みを形成する時にダイシングブレードのダイヤモンド粒で生じたチップの側面へのダメージをも効率的に除去することができ、チップ強度を向上することができる。ここで、反応性イオンの運動方向９の強度をＳ、半導体チップ１３の側面に到達するの反応性イオンの強度をＳ’（図中の点線矢印）とすると、Ｓ‘≒Ｓ・ｃｏｓθにほぼ従う。
また、先ダイシング法を用いる第１実施形態に比べ、通常ダイシング法を用いる第２実施形態は、半導体チップ１３の裏面１３ａのエッジのチッピング量が増加する場合があり得るが、プラズマエッチング工程を追加することで、チッピングを除去することが可能である。
（第４実施形態）
本発明の他の実施形態について図４を用いて説明すれば、以下の通りである。
図４（ａ）は、本実施形態の半導体装置の断面図である。本実施形態における半導体装置は、上記第１〜３実施形態で説明したいずれかの半導体チップの製造方法を用いて製造した半導体チップ１３を２段積層した２チップスタックドＣＳＰの例である。同図では２つの半導体チップ１３のうち下段に配置されるものを半導体チップ１１３、上段に配置されるものを半導体チップ２１３とする。半導体チップ１１３は、その上方に半導体チップ２１３が積層される分、厚み方向に垂直な方向の面の面積が大きくなっている。なお、半導体装置としては、一般に一または複数の半導体チップ１３の積層体が実装されるものが考えられる。
１つの半導体チップ１３の厚さは、チップ積層数、封止樹脂の厚みによって、種々に変更することが可能であり、例えば、封止樹脂１４の厚みが８００μｍの場合、一般的に２チップ積層した場合で２００μｍ、３チップ積層した場合で１５０μｍ、４チップ積層した場合で１００μｍ、５チップ積層した場合で７０μｍ、６チップ積層した場合で５０μｍ程度とすることが必要となる。
特に、チップ厚が１００μｍ以下になると、チップ強度が著しく低下するので、上記第１〜３実施形態で説明した半導体チップ１３によれば、チッピングやチップコーナー欠けのないものを使用することができるので、安定して厚み１００μｍ以下の半導体チップ１３を実装することができる。
更に、従来は図４（ｂ）に示すように、配線基板１７の半田ボール１８が形成されている面と反対側の面上へ半導体チップ１１３’を固着するために、エポキシ系樹脂、ポリイミド系樹脂、エポキシ／ポリイミド系混合樹脂のペーストまたはフィルム１６などを用いて第一の半導体チップ１１３’を実装、または前記第一の半導体チップ１１３’上へペーストまたはフィルム１６を用いて更に第二の半導体チップ２１３’（同様に、第三・第四・…の半導体チップも考えられる）を順次実装する。この時に、ペーストまたはフィルム１６の塗布量や材料特性によっては、同図に示すように、半導体チップ１１３’または２１３’からのペーストまたはフィルム１６のはみ出し距離Ｘが大きくなって半導体チップ１１３’・２１３’・…の表面や配線基板端子を汚染し、それが原因となって、半導体チップ１１３’・２１３’・…上の外部端子と配線基板１７上の端子とを電気的に接続する際に、ダイボンディングのコレットにペーストまたはフィルム１６のカスが付着する事態を誘発したり、次のワイヤボンディング工程で金線１５のボンディングミスを誘発したりして歩留りが低下する。図４（ｂ）のはみ出し距離Ｘは、一般的なダイボンドペーストを例にすれば、０．５ｍｍ〜０．８ｍｍ程度である。
一方、図４（ａ）に示すように、配線基板１７の半田ボール１８が形成されている面と反対側の面上へ半導体チップを固着する場合に、第１〜第３実施形態の半導体チップ１３を半導体チップ１１３・２１３に用いる。そして、半導体チップ１１３・２１３上の外部端子と配線基板１７上の端子とをダイボンディングやワイヤボンディングなどで電気的に接続し、封止材の封止樹脂１４で封止して半導体装置を製造する。各半導体チップ１３は傾斜側面を有するメサ形状をなし、裏面１３ａの傾斜側面と隣接するエッジより、回路形成面２の傾斜側面と隣接するエッジの方が、半導体チップ１３の中心部から厚み方向に垂直な方向に見て外側となる形状である（裏面１３ａが表面の直下に隠れる）ので、図２（ａ）の角度θが小さいほどペーストまたはフィルム１６のはみ出し距離Ｘは縮小され、安定して厚み１００μｍ以下の半導体チップ１１３・２１３を実装することができる。このような小さなはみ出し距離Ｘを実現するという観点からは、半導体チップ１３には、ペーストまたはフィルム１６のはみ出し距離Ｘを小さくしたい方向の全てに傾斜側面を形成するのが好ましい。
はみ出し距離Ｘを縮小するのに、半導体チップ１３の前記角度θが小さい程効果は大きくなるが、４５°未満にすると角度θが鋭利になり過ぎて、応力集中などにより半導体チップ１３の回路形成面２側の表面のエッジチッピングが増大する可能性があるので、少なくとも４５°以上は確保しておくことが望ましい。一方、角度θが大きくなるとはみ出し距離Ｘの縮小効果が小さくなるが、７０°を超えるとはみ出し距離Ｘは半導体チップ１３の側面に傾斜がない（θ＝９０°）場合と実質上同等になる。従って、半導体チップ１３の回路形成面２側の表面のエッジ強度を十分に確保しながら、はみ出し距離Ｘを縮小するには、角度θが４５°以上７０°以下であることが望ましい。
しかしながら、ダイシングによる半導体チップ１３の側面のダメージ層をプラズマエッチングにより除去する目的であれば、その好ましい角度θの範囲は広がる。具体的には、８９°からそれ以下に小さくなるにつれてプラズマの反応性イオンが半導体チップ１３の側面へ到達する効率が向上するため、角度θが４５°以上８９°以下であれば上記目的は達成し、かつ、半導体チップ表面の十分なエッジ強度も確保することができる。これは、図２（ａ）においてＳ＝１とすると、
θ＝９０°のとき Ｓ‘≒Ｓ・ｃｏｓθ≒０
θ＝８９°のとき Ｓ‘≒Ｓ・ｃｏｓθ≒０．０１７５（１．７５％）
となって、８９°以下でθが小さい程プラズマエネルギーの到達効率が増加することによる。θ＝９０°でも、実際はガスの散乱により、プラズマエネルギーは若干到達するが、ｃｏｓθの変化でプラズマエネルギーの到達効率が向上するので、９０°と８９°との間では変化が大きく、８９°では上記数値のようにプラズマエネルギーの到達効率が大きくなる。従って、８９°以下の角度ではさらにダメージ層の除去が可能になる。
以上より明らかなように、各実施の形態に係る半導体チップの製造方法および半導体装置の製造方法によれば、特にチップの厚みが１００μｍ以下というような薄型であっても、半導体チップの裏面のチッピングやチップコーナーの欠けを防止し、半導体チップの側面のダメージ層を除去することができるので、ＩＣカード、ＣＳＰ、スタックドＣＳＰ、マルチＣＳＰなどの各種半導体装置の歩留りを向上させ、安定的に生産することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、ＩＣカード、ＣＳＰ、スタックドＣＳＰ、マルチＣＳＰなどの各種半導体装置のための半導体チップおよびそのアッセンブリに好適に使用できる。
（ａ）は本発明の実施形態の半導体チップの製造方法による工程を示すフローチャートであり、（ｂ）は同図（ａ）に対応した工程断面図である。 （ａ）は本発明の実施形態の半導体チップの加工形状を示す断面図であり、（ｂ）は従来のチップの加工形状を示す断面図である。 （ａ）は本発明の実施形態の半導体チップの製造方法による他の工程を示すフローチャートであり、（ｂ）は同図（ａ）に対応した工程断面図である。 （ａ）は本発明の実施形態による加工形状の半導体チップを用いた半導体装置の断面図であり、（ｂ）は従来の加工形状の半導体チップを用いた半導体装置の断面図である。
符号の説明
１ ウェハ
２ 回路形成面
３ 切り込み
３ａ 側面
４ 切り込み
４ａ 側面
５ 粘着材
６ 基材
７ 保護テープ
８ 回転砥石
９ 異方性プラズマエッチングの反応性イオンの運動方向
１０ 金属製キャリア
１１ ダイシングテープ
１２ 裏面
１３ 半導体チップ
１３ａ 裏面
１４ 封止材
１５ 金線
１６ ペーストまたはフィルム
１７ 配線基板
１８ 半田ボール
２２ 裏面
２３ａ 側面
２３ｂ 側面

Claims (6)

  1. ウェハ上で半導体素子または回路が形成された表面側の内部領域に、所定のダイシングラインまたはチップ分割ラインから当該ダイシングラインまたはチップ分割ラインに沿って、かつ上記ウェハの上記表面から上記ウェハの仕上げ厚よりも深く、かつ上記ウェハの厚みの途中で止まる深さで、厚み方向に進むにつれて互いに離れていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを、形成する工程と、
    上記ウェハの上記表面に保護テープを貼り付ける工程と、
    上記ウェハの裏面を研磨して、上記ウェハの厚みを上記仕上げ厚まで薄くすることにより上記ウェハの複数の半導体チップ同士を分離する工程とを有することを特徴とする半導体チップの製造方法。
  2. 半導体素子または回路が形成された表面側の内部領域にダイシングラインまたはチップ分割ラインが形成されたウェハの上記表面に保護テープを貼り付ける工程と、
    上記ウェハの裏面を研磨して、上記ウェハの厚みを仕上げ厚まで薄くする工程と、
    上記ウェハの所定のダイシングラインまたはチップ分割ラインに沿って、上記ウェハの上記研磨後の研磨面からダイシングにより、厚み方向に進むにつれて互いにかつ当該ダイシングラインまたはチップ分割ラインに近づいていくように上記ウェハの厚み方向に対して互いに反対側に傾斜する２つの側面を有する切り込みを形成することにより上記ウェハの複数の半導体チップ同士を分離する工程とを有することを特徴とする半導体チップの製造方法。
  3. 各半導体チップを互いに分離した後、上記半導体チップの裏面側からプラズマエッチングを実施することを特徴とする請求項１または２に記載の半導体チップの製造方法。
  4. 分離後の上記半導体チップの上記表面と、上記切り込みの上記側面により形成された当該半導体チップの側面とのなす角度が４５°以上８９°以下となるように上記切り込みを形成することを特徴とする請求項１ないし３のいずれかに記載の半導体チップの製造方法。
  5. 請求項１ないし４のいずれかに記載の半導体チップの製造方法により半導体チップを製造し、一または複数の上記半導体チップの積層体を配線基板上に実装し、上記半導体チップ上の外部端子と上記配線基板上の端子とを電気的に接続し、封止材で封止することにより半導体装置を製造することを特徴とする半導体装置の製造方法。
  6. 上記半導体チップの厚みを１００μｍ以下とすることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2004290516A 2004-10-01 2004-10-01 半導体チップの製造方法および半導体装置の製造方法 Pending JP2006108254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004290516A JP2006108254A (ja) 2004-10-01 2004-10-01 半導体チップの製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290516A JP2006108254A (ja) 2004-10-01 2004-10-01 半導体チップの製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006108254A true JP2006108254A (ja) 2006-04-20

Family

ID=36377645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290516A Pending JP2006108254A (ja) 2004-10-01 2004-10-01 半導体チップの製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006108254A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073821A (ja) * 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd ウェーハ分割方法
JP2010245287A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
JP2010245286A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073821A (ja) * 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd ウェーハ分割方法
JP2010245287A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
JP2010245286A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
US7833836B2 (en) Stack MCP and manufacturing method thereof
US6753238B2 (en) Semiconductor device and manufacturing method thereof
US8546244B2 (en) Method of manufacturing semiconductor device
JPH03204954A (ja) 半導体装置の製造方法
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
US6507092B1 (en) Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
JP2008028325A (ja) 半導体装置の製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2003086762A (ja) 半導体装置及びその製造方法
JP2009135348A (ja) 半導体チップと半導体装置およびそれらの製造方法
JP2013120767A (ja) 半導体装置の製造方法
JP2002270720A (ja) 半導体装置およびその製造方法
CN106531638B (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP2004343088A (ja) 半導体装置及びその製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
KR20110017728A (ko) 본드패드 산화를 방지하는 웨이퍼 소잉방법
US20170179101A1 (en) Bridge structure for embedding semiconductor die
JP2010135565A (ja) 半導体装置及びその製造方法
US20060125060A1 (en) Semiconductor chip, and manufacturing method and application of the chip
CN112117186A (zh) 晶圆切割方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
WO2007049356A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302