KR102251003B1 - 유기발광표시장치 및 그 제조방법 - Google Patents

Abstract

패드부의 손상을 방지할 수 있는 본 발명의 일 측면에 따른 유기발광표시장치는, 표시영역 및 비표시영역이 정의되어 있는 기판; 상기 표시영역에 형성되고, 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 비표시영역에 형성된 패드부; 상기 박막 트랜지스터 및 상기 패드부 상에 형성되고, 상기 드레인 전극의 일부를 노출시키기 위한 콘택홀 및 상기 패드부의 일부를 노출시키기 위한 제1 홀이 형성되어 있는 보호층; 상기 표시영역의 보호층 상에 상기 콘택홀을 통해 상기 드레인 전극의 일부가 노출되도록 패턴 형성된 평탄화층; 상기 평탄화층 상에 형성되고, 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 제1 전극; 및 상기 제1 전극 상에 순차적으로 형성된 유기발광층 및 제2 전극을 포함하고, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드부는, 소스/드레인 전극층 및 베리어층(Barrier Layer)이 순차적으로 적층된 구조로 형성되어 있는 것을 특징으로 한다.

Description

유기발광표시장치 및 그 제조방법{Organic Light Emitting Display Device and Method for Manufacturing The Same}

본 발명은 유기발광표시장치 및 그 제조 방법에 관한 것이다.

멀티미디어의 발달과 함께 평판표시장치(FPD: Flat Panel Display)의 중요성이 증대되고 있고, 이에 따라 액정표시장치(Liquid Crystal Display: LCD)를 비롯하여 전계방출표시장치(Field Emission Display: FED)나 유기발광표시장치(Organic Light Emitting Device) 등과 같은 다양한 종류의 평판표시장치가 실용화되고 있다.

이와 같은 평판표시장치 중에서 유기발광표시장치는 자발광소자로서, 비발광소자인 액정표시장치에 비해 백라이트가 필요하지 않기 때문에 경량 박형이 가능할 뿐만 아니라 시야각 및 대비비가 우수하고, 소비전력 측면에서도 유리하며, 응답속도가 빠르다는 장점이 있어 액정표시장치를 대신할 표시장치로 급부상하고 있다.

이하, 도 1을 참조하여 종래기술에 따른 유기발광표시장치의 구성에 대해 간략히 설명한다.

도 1은 종래기술에 따른 유기발광표시장치의 구성을 개략적으로 보여주는 단면도이다.

도 1을 참조하면, 종래기술에 따른 유기발광표시장치(10)의 기판(100) 상에는 영상이 표시되는 표시영역(100a) 및 영상이 표시되지 않는 비표시영역(100b)이 정의되어 있다.

게이트 전극(110)은 기판(100)의 표시영역(100a)에 형성되어 있고, 게이트 절연막(120)은 게이트 전극(110)을 포함하는 기판(100)의 전체면에 형성되어 있다.

액티브층(130)은 표시영역(100a)에서 게이트 절연막(120) 상에 형성되어 있고, 소스 전극(140a) 및 드레인 전극(140b)은 소정 거리만큼 이격되도록 액티브층(130) 상에 패턴 형성되어 있다. 패드부(140c)는 비표시영역(100b)에서 게이트 절연막(120) 상에 형성되어 있다.

제1 보호층(150)은 소스 전극(140a), 드레인 전극(140b), 및 패드부(140c)를 포함하는 기판(100)의 전체면에 형성되어 있다. 제1 보호층(150)에는 드레인 전극(140b)의 적어도 일부를 노출시키기 위한 콘택홀(CH) 및 패드부(140c)의 적어도 일부를 노출시키기 위한 홀(H)이 형성되어 있다.

평탄화층(160)은 표시영역(100a)에서 제1 보호층(150) 상에 형성되어, 유기발광표시장치(10)의 표면 단차를 줄이는 역할을 한다. 평탄화층(160)은 콘택홀(CH)을 통해 드레인 전극(140b)이 노출되도록 패터닝되어 있다.

제1 전극(170)은 평탄화층(160) 상에 패턴 형성되어 있다. 제1 전극(170)은 콘택홀(CH)을 통해서 노출되는 드레인 전극(140b)과 전기적으로 연결되어 있다. 제1 전극(170)은 유기발광표시장치에서 애노드(Anode) 전극으로써 동작한다.

뱅크층(180)은 평탄화층(160) 상에 형성되어 있다. 뱅크층(180)에 의해서 유기발광소자(E)가 형성되는 유기발광소자 영역이 정의된다.

유기 발광층(190)은 제1 전극(170) 상에 형성되어 있고, 제2 전극(195)은 유기 발광층(190) 상에 형성되어 있다. 제2 전극(195)은 유기발광표시장치에서 캐소드(Cathode) 전극으로써 동작한다.

상술한 바와 같은 제1 전극(170), 유기 발광층(190), 및 제2 전극(195)이 유기발광소자(E)를 구성하게 된다.

하지만, 도 1에 도시된 유기발광표시장치(10)의 경우, 패드부(140c)가 외부로 노출된 상태에서 제1 전극(170)이 패턴 형성되기 때문에, 외부로 노출된 패드부(140c)가 제1 전극(170)의 패턴 형성을 위한 식각액(Etchant)에 의해 손상될 수 있고, 이로 인해 유기발광표시장치의 신뢰성이 저하된다는 문제점이 있다.

본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 패드부의 손상을 방지할 수 있는 유기발광표시장치 및 그 제조방법을 제공하는 것을 그 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 유기발광표시장치는, 표시영역 및 비표시영역이 정의되어 있는 기판; 상기 표시영역에 형성되고, 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 비표시영역에 형성된 패드부; 상기 박막 트랜지스터 및 상기 패드부 상에 형성되고, 상기 드레인 전극의 일부를 노출시키기 위한 콘택홀 및 상기 패드부의 일부를 노출시키기 위한 제1 홀이 형성되어 있는 보호층; 상기 표시영역의 보호층 상에 상기 콘택홀을 통해 상기 드레인 전극의 일부가 노출되도록 패턴 형성된 평탄화층; 상기 평탄화층 상에 형성되고, 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 제1 전극; 및 상기 제1 전극 상에 순차적으로 형성된 유기발광층 및 제2 전극을 포함하고, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드부는, 소스/드레인 전극층 및 베리어층(Barrier Layer)이 순차적으로 적층된 구조로 형성되어 있는 것을 특징으로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따른 유기발광표시장치의 제조방법은, 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 패턴 형성된 반도체층을 포함하는 기판 상에 소스/드레인 전극층 및 베리어층을 순차 형성하는 단계; 상기 소스/드레인 전극층 및 상기 베리어층을 패터닝하여 상기 반도체층 상에 소스전극 및 드레인 전극을 형성하고, 상기 게이트 절연막 상에 패드부를 형성하는 단계; 상기 소스전극, 드레인 전극, 및 패드부를 포함하는 기판 상에 보호층을 형성하는 단계; 상기 패드부를 제외한 상기 보호층 상에 평탄화층을 패턴 형성하는 단계; 상기 보호층을 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 상기 평탄화층 상에 제1 전극을 패턴 형성하는 단계; 상기 보호층을 식각하여 상기 패드부의 일부를 노출시키는 제1 홀을 형성하는 단계; 및 상기 제1 전극 상에 유기발광층 및 제2 전극을 순차 형성하는 단계를 포함하는 것을 특징으로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명의 또 다른 측면에 따른 유기발광표시장치의 제조방법은, 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 패턴 형성된 반도체층을 포함하는 기판 상에 소스/드레인 전극층 및 베리어층을 순차 형성하는 단계; 상기 소스/드레인 전극층 및 상기 베리어층을 패터닝하여 상기 반도체층 상에 소스전극 및 드레인 전극을 형성하고, 상기 게이트 절연막 상에 패드부를 형성하는 단계; 상기 소스전극, 드레인 전극, 및 패드부를 포함하는 기판 상에 보호층을 형성하는 단계; 상기 패드부를 제외한 상기 보호층 상에 평탄화층을 패턴 형성하는 단계; 상기 보호층을 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀 및 상기 패드부의 일부를 노출시키는 제1 홀을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 상기 평탄화층 상에 제1 전극을 패턴 형성하는 단계; 및 상기 제1 전극 상에 유기발광층 및 제2 전극을 순차 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 패드부를 구성하는 금속층 상에 베리어층을 추가 형성함으로써 애노드 전극으로써의 동작하는 제1 전극의 패턴 형성시 패드부를 구성하는 금속층이 손상되는 것을 방지할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 베리어층을 패드부를 구성하는 금속층과 함께 형성함으로써 베리어층 형성을 위해 별도의 마스크가 요구되지 않아 제조비용의 증가 없이도 유기발광표시장치의 신뢰성을 확보할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 애노드 전극으로써 동작하는 제1 전극의 패턴 형성시 베리어층이 외부로 노출되지 않도록 함으로써 베리어 층이 손상되는 것을 방지할 수 있다는 효과가 있다.

도 1은 종래기술에 따른 유기발광표시장치를 개략적으로 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 개략적으로 도시한 공정 단면도.
도 4a 내지 도 4e는 본 발명의 변형된 실시예에 따른 유기발광표시장치의 제조방법을 개략적으로 도시한 공정 단면도.
도 5는 본 발명의 다른 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 유기발광표시장치의 제조방법을 개략적으로 도시한 공정 단면도.
도 7a 내지 도 7f는 본 발명의 변형된 실시예에 따른 유기발광표시장치의 제조방법을 개략적으로 도시한 공정 단면도.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

어떤 구조물이 다른 구조물 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다. 다만, "바로 위에" 또는 "바로 아래에"라는 용어가 사용될 경우에는, 이 구조물들이 서로 접촉되어 있는 것으로 제한되어 해석되어야 한다.

이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.

일 실시예

유기발광표시장치

도 2는 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도이다.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기발광표시장치(20)는 표시영역(200a) 및 비표시영역(200b)이 정의되어 있는 기판(200)을 포함한다.

기판(200) 상에서 표시영역(200a)에는 유기발광소자(E) 및 유기발광소자(E)의 구동을 위한 구동소자(DTr)가 형성된다. 일 실시예에 있어서, 구동소자는 하나 이상의 박막 트랜지스터(Thin Film Transistor: TFT)로 구현될 수 있다. 이러한 유기발광소자(E) 및 구동소자(DTr)의 조합에 하나의 화소(P)가 정의될 수 있다.

보다 구체적으로 설명하면, 본 발명의 일 실시예에 따른 유기발광표시장치(20)는, 기판(200), 게이트 전극(210), 게이트 절연막(220), 액티브층(230), 소스 전극(240a), 드레인 전극(240b), 패드부(240c), 보호층(250), 평탄화층(260), 제1 전극(270), 보조전극(278), 뱅크층(280), 유기 발광층(290), 및 제2 전극(300)을 포함한다.

기판(200)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드(Polyimide)가 이용될 수 있다. 폴리이미드를 기판(200)의 재료로 이용할 경우에는, 기판(200) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.

게이트 전극(210)은 기판(200) 상에 패턴 형성되어 있다. 즉, 게이트 전극(210)은 기판(200) 상에서 표시영역(200a)에 형성되어 있다. 게이트 전극(210)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.

게이트 절연막(220)은 게이트 전극(210)을 포함하는 기판(200)의 전체면에 형성되어 있고, 게이트 전극(210)을 액티브층(230)으로부터 절연시킨다. 게이트 절연막(220)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.

액티브층(230)은 게이트 절연막(220) 상에 패턴 형성되어 있다. 액티브층(230)은 게이트 전극(210)과 오버랩되도록 형성되어 있다. 액티브층(230)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘계 반도체로 이루어질 수도 있다.

소스 전극(240a) 및 드레인 전극(240b)은 서로 마주하면서 액티브층(230) 상에 패턴 형성되어 있다. 일 실시예에 있어서, 소스 전극(240a) 및 드레인 전극(240b)은 도 2a에서 알 수 있는 바와 같이 MoTi 또는 ITO(Indium-Tin-Oxide)를 이용하여 형성된 접착층(Adhesion Layer, 242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성된 소스/드레인 전극층(242), 및 소스/드레인 전극층(242) 상에 형성된 베리어층(Barrier Layer, 244)으로 구성될 수 있다. 이때, 접착층(242a)은 Cu를 이용하여 형성된 금속층(242b)의 결합을 견고히 하기 위한 것이다.

본 발명에서 소스전극(240a) 및 드레인 전극(240b)을 Cu를 이용하여 형성하는 이유는 대면적 제품에서 배선의 저항을 감소시키기 위한 것이다.

패드부(240c)는 연결배선(미도시)을 통하여 게이트 전극(210), 소스전극(240a), 및 드레인 전극(240b) 중 적어도 하나와 연결되어, 외부로부터 인가되는 전기적 신호를 게이트 전극(210), 소스전극(240a), 및 드레인 전극(240b)에 전달한다.

이러한 패드부(240c)는 소스전극(240a) 및 드레인 전극(240b)과 동일한 물질을 이용하여 동시에 형성되기 때문에, 패드부(240a) 또한 MoTi 또는 ITO(Indium-Tin-Oxide)를 이용하여 형성된 접착층(242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성된 소스/드레인 전극층(242)과 소스/드레인 전극층(242) 상에 형성된 베리어층(244)으로 구성된다.

일 실시예에 있어서, 베리어층(244)은 투명 전도막(Transparent Conductive Oxide: TCO) 또는 MoTi와 같은 물질을 이용하여 형성할 수 있다.

이와 같이, 본 발명은 패드부(240c)를 구성하는 소스/드레인 전극층(242) 상에 베리어층(244)을 추가 형성함으로써 제1 전극(270)의 패턴 형성시 금속층(242b)이 노출되지 않아, 제1 전극(270)의 패턴 형성을 위한 식각액(Ethcant)에 의해 금속층(242b)이 손상되거나 부식되는 것을 방지할 수 있다.

도 2에 도시하지는 않았지만, 액티브층(230)과 소스전극(240a)/드레인 전극(240b) 사이에는 에치 스톱퍼(미도시)가 개재될 수 있다. 에치 스톱퍼는 소스 전극(240a) 및 드레인 전극(240b)의 패터닝을 위한 에칭 공정시 액티브층(230)의 채널영역이 에칭되는 것을 방지하는 역할을 한다. 에치 스톱퍼는 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.

보호층(250)은 소스 전극(240a), 드레인 전극(240b), 및 패드부(240c) 상에 형성되어 있고, 드레인 전극의 일부를 노출시키기 위한 콘택홀(CH) 및 패드부(240c)의 일부를 노출시키기 위한 홀(H)이 형성되어 있다. 보호층(250)은 실리콘 산화물(Silicon Oxide) 또는 실리콘 질화물(Silicon Nitride)과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.

평탄화층(260)은 콘택홀(CH)을 통해 드레인 전극(240b)의 일부가 노출되도록 표시영역(200a)의 보호층(250) 상에 패턴 형성되어 있다. 평탄화층(260)은 유기발광표시장치(20)의 표면 단차를 줄이는 역할을 한다. 이와 같은 평탄화층(260)은 포토아크릴(Photo acryl: PAC) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다.

제1 전극(270)은 평탄화층(260) 상에 패턴 형성되어 있다. 제1 전극(270)은 콘택홀(CH)을 통해서 드레인 전극(240b)과 전기적으로 연결되어 있다. 제1 전극(270)은 유기발광표시장치(20)의 애노드(Anode) 전극으로써 동작함과 동시에 유기발광층(280)에서 발생된 광을 제2 전극(300) 방향으로 반사시키는 반사판으로써 동작한다.

일 실시예에 있어서, 제1 전극(270)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다.

다른 실시예에 있어서, 제1 전극(270)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 복수개의 층으로 구성될 수 있다.

제1 전극(270)이 복수개의 층으로 구성되는 경우, 도 2에 도시된 바와 같이, 제1 전극(270)은 ITO를 이용하여 형성된 제1 투명 전극(272), 제1 투명 전극(272)상에 반사율이 높은 물질, 예컨대 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274), 제1 금속전극(274) 상에 ITO를 이용하여 형성된 제2 투명 전극(276)으로 구성될 수 있다. 이와 같이, 본 발명은 제1 전극(270)이 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274) 및 ITO를 이용하여 형성된 제1 및 제2 투명전극(272, 274)으로 구성되기 때문에 유기발광표시장치(20)의 휘도를 향상시킬 수 있게 된다.

상술한 예에서는 제1 전극(270)이 3층 구조로 형성되는 것으로 설명하였지만, 다른 예에 있어서 제1 전극(270)은, ITO를 이용하여 형성된 투명전극층 및 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 금속전극이 순차적으로 형성된 2층구조로 형성될 수도 있다.

보조전극(278)은 평탄화층(260) 상에 제2 전극(300)과 전기적으로 연결되도록 패턴 형성된다. 보조전극(2780은 제2 전극(300)과 전기적으로 연결되어 제2 전극(300)의 저항값을 감소시키는 역할을 한다. 이는 제2 전극(300)은 저항값이 큰 물질로 형성되기 때문에 일정한 전류를 균일하게 인가함에 있어 효율적이지 못하며, 보조전극(278)을 제2 전극(300)과 전기적으로 연결시킴으로써 제2 전극(300)의 저항값을 낮출 수 있게 된다. 도시되어 있지는 않지만, 보조전극(278)은 제2 전극(300)에 전원을 인가하기 위한 배선(미도시)과 전기적으로 연결된다.

일 실시예에 있어서, 보조전극(278)은 제1 전극(270)과 동일한 물질을 이용하여 제1 전극(270) 형성시 함께 형성될 수 있다. 따라서, 보조전극(278)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성되거나, 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 복수개의 층으로 구성될 수 있다.

예컨대, 보조전극(278)은 도 2에 도시된 바와 같이 ITO를 이용하여 형성된 제1 투명 전극(272), 제1 투명 전극(272)상에 반사율이 높은 물질, 예컨대 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274), 및 제1 금속전극(274) 상에 ITO를 이용하여 형성된 제2 투명 전극(276)으로 구성될 수 있다.

다른 예로, 보조전극(278)은 ITO를 이용하여 형성된 투명전극층 및 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 금속전극이 순차적으로 형성된 2층구조로 형성될 수도 있다.

뱅크층(280)은 평탄화층(260) 상에 형성되어 있다. 구체적으로, 뱅크층(280)은 구동소자(DTr)와 오버랩되도록 패턴 형성되어 있으며, 이와 같은 뱅크층(280)에 의해서 유기발광소자(E)가 형성되는 유기발광소자 영역이 정의된다. 뱅크층(280)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.

유기 발광층(290)은 제1 전극(270) 상에 형성되어 있다. 도시하지는 않았지만, 유기 발광층(290)은 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 유기 발광층(280)은 화소 별로 동일한 색, 예로서 화이트(White)의 광을 발광하도록 형성될 수도 있고, 화소 별로 상이한 색, 예로서, 적색, 녹색, 청색, 또는 백색의 광을 발광하도록 형성될 수도 있다.

제2 전극(300)은 보조전극(278)과 전기적으로 연결되도록 유기 발광층(290) 상에 형성되어 있다. 제2 전극(300)은 화소 별로 구분되지 않고 전체 화소에 공통되는 전극 형태로 형성될 수 있다. 즉, 제2 전극(300)은 유기 발광층(290) 뿐만 아니라 뱅크층(280) 및 보조전극(278) 상에도 형성될 수 있다. 제2 전극(300)은 유기발광표시장치(20)에서 캐소드(Cathode) 전극 및 반투과막 역할을 수행한다.

상술한 바와 같이 본 발명은, 제2 전극(300)을 보조전극(278)과 전기적으로 연결시킴으로써, 제2 전극(300)의 저항값을 낮출 수 있게 된다.

상술한 바와 같은 제1 전극(270), 유기 발광층(280), 및 제2 전극(280)이 유기발광소자(E)를 구성하게 된다.

유기발광표시장치의 제조 방법

이하, 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법에 대해 구체적으로 설명한다.

도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 개략적인 제조 공정 단면도로서, 이는 전술한 도 2에 따른 유기발광표시장치의 제조공정에 관한 것이다.

도 3a에서 알 수 있듯이, 게이트 전극(210), 게이트 전극(210) 상에 형성된 게이트 절연막(220), 및 게이트 절연막(220) 상에 패턴 형성된 반도체층(230)을 포함하는 기판 상에 소스/드레인 전극층(미도시) 및 베리어층(미도시)을 형성한 후 소스/드레인 전극층 및 베리어층을 패터닝하여 반도체층(230) 상에 소스전극(240a) 및 드레인 전극(240b)을 형성하고, 게이트 절연막(220) 상에 패드부(240c)를 형성한다.

게이트 전극(210)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금이나, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있고, 게이트 절연막(220)은 실리콘 산화물이나 실리콘 질화물과 같은 무기계 절연물질, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다. 액티브층(230)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체나 실리콘계 반도체로 이루어질 수 있다.

일 실시예에 있어서, 소스 전극(240a), 드레인 전극(240b), 및 패드부(240c)는 도 3a에 도시된 바와 같이, MoTi 또는 ITO(Indium-Tin-Oxide)를 이용하여 형성된 접착층(242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성된 소스/드레인 전극층(242)과 소스/드레인 전극층(242) 상에 형성된 베리어층(244)으로 구성된다. 일 실시예에 있어서, 금속층(242b)을 Cu를 이용하여 형성하는 이유는 대면적 제품에서 배선의 저항을 감소시키기 위한 것이고, 접착층(242a)은 금속층(242b)의 결합을 곤고히 하기 위한 것이다.

베리어층(244)은 투명 전도막(Transparent Conductive Oxide: TCO) 또는 MoTi와 같은 물질을 이용하여 형성할 수 있다.

이와 같이, 본 발명은 패드부(240c)를 구성하는 소스/드레인 전극층(242) 상에 베리어층(244)을 추가 형성함으로써 제1 전극(270)의 패턴 형성시 금속층(242b)이 노출되지 않아, 제1 전극(270)의 패턴 형성을 위한 식각액(Ethcant)에 의해 금속층(242b)이 손상되거나 부식되는 것을 방지할 수 있다.

또한, 본 발명은 소스/드레인 전극층(242) 및 베리어층(244)을 하나의 마스크 공정을 통해 동시에 형성하기 때문에 소스/드레인 전극층(242)의 보호를 위해 공정 추가가 요구되지 않아 제조 공정의 단순화는 물론 제조비용을 절감할 수 있게 된다.

다음, 도 3b에 도시된 바와 같이, 소스전극(240a), 드레인 전극(240b), 및 패드부(240c)를 포함하는 기판(200)의 전체면에 보호층(250)을 형성하고, 패드부(240c)를 제외한 보호층(250), 즉 표시영역(200a)의 보호층(250) 상에 평탄화층(260)을 패턴 형성한다. 평탄화층(260)은 드레인 전극(240b)에 상응하는 보호층(250) 영역이 노출될 수 있도록 패턴 형성된다.

보호층(250)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질이나 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있고, 평탄화층(260)은 포토아크릴(Photo acryl: PAC) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다.

다음, 도 3c에 도시된 바와 같이, 평탄화층(260)을 통해 노출되는 보호층(250)을 패터닝하여 보호층(250)에 콘택홀(CH)을 형성한다.

다음, 도 3d에 도시된 바와 같이, 콘택홀(CH)을 통해 드레인 전극(240b)과 전기적으로 연결되도록 평탄화층(260) 상에 제1 전극(270)을 패턴 형성하고, 제1 전극(270)과 소정 간격 이격되도록 보조전극(278)을 패턴 형성한다.

제1 전극(270)은 유기발광표시장치의 애노드(Anode) 전극으로써 동작함과 동시에 유기발광층(280)에서 발생된 광을 제2 전극(300) 방향으로 반사시키는 반사판으로써 동작하게 된다.

보조전극(278)은 후속하는 공정에 의해 형성되는 제2 전극(300)과 전기적으로 연결되어 제2 전극(300)의 저항값을 감소시키는 역할을 한다. 이는 제2 전극(300)은 저항값이 큰 물질로 형성되기 때문에 일정한 전류를 균일하게 인가함에 있어 효율적이지 못하며, 보조전극(278)을 제2 전극(300)과 전기적으로 연결시킴으로써 제2 전극(300)의 저항값을 낮출 수 있게 되기 때문이다. 도시되어 있지는 않지만, 보조전극(278)은 제2 전극(300)에 전원을 인가하기 위한 배선(미도시)과 전기적으로 연결된다.

일 실시예에 있어서, 제1 전극(270) 및 보조전극(278)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다.

다른 실시예에 있어서, 제1 전극(270) 및 보조전극(278)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 복수개의 층으로 구성될 수 있다.

도 3d에 도시된 바와 같이 제1 전극(270) 및 보조전극(278)이 복수개의 층으로 구성되는 경우, 제1 전극(270) 및 보조전극(278)은 평탄화층(260)을 포함하는 기판(200)의 전체면에 ITO를 이용하여 형성된 제1 투명 전도성 물질층(미도시), 반사율이 높은 물질, 예컨대 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속 물질층(미도시), 및 ITO를 이용하여 형성된 제2 투명 전도성 물질층(미도시)을 순차적으로 형성한 후, 제1 투명 전도성 물질층, 금속 물질층, 및 제2 투명 전도성 물질층을 패터닝함으로써 형성될 수 있다. 제1 투명 전도성 물질층, 금속 물질층, 및 제2 투명 전도성 물질층의 패터닝을 통해 제1 투명 전도성 물질층은 제1 투명 전극(272)을 형성하게 되고, 제1 금속 물질층은 제1 금속전극(274)을 형성하게 되며, 제2 투명 전도성 물질층은 제2 투명 전극(276)을 형성하게 된다.

이와 같이, 본 발명은 제1 전극(270) 및 보조전극(278)이 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274) 및 ITO를 이용하여 형성된 제1 및 제2 투명전극(272, 274)으로 구성되기 때문에 유기발광표시장치(20)의 휘도를 향상시킬 수 있게 된다.

다음, 도 3e에 도시된 바와 같이, 패드부(240c)의 일부를 노출시키기 위해 패드부(240c) 상에 형성된 보호층(250)을 식각하여 보호층(250)에 홀(H)을 형성한다. 홀(H)을 통해 패드부(240c)를 구성하는 베리어층(244)이 외부로 노출된다.

이와 같이, 본 발명에 따르면, 패드부(240c)를 구성하는 베리어층(244)은 제1 전극(270)의 패턴 형성이 완료될 때까지 보호층(250)에 의해 보호되어 외부로 노출되지 않고, 제1 전극(270)의 패턴 형성이 완료된 이후에야 외부로 노출되기 때문에, 제1 전극(270)의 패턴 형성과정에서 베리어층(244)이 손상 또는 부식되는 것을 방지할 수 있게 된다.

다음, 도 3f에 도시된 바와 같이, 평탄화층(260) 상에 뱅크층(280)을 패턴형성한 후, 뱅크층(280) 및 제1 전극(270) 상에 유기발광층(290) 및 제2 전극(300)을 순차 형성하여 유기발광소자(E)를 완성한다.

뱅크층(280)은 구동소자(DTr)와 오버랩되도록 패턴 형성되어 있으며, 뱅크층(280)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있다.

유기 발광층(290)은 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 유기 발광층(280)은 화소 별로 동일한 색, 예로서 화이트(White)의 광을 발광하도록 형성될 수도 있고, 화소 별로 상이한 색, 예로서, 적색, 녹색, 청색, 또는 백색의 광을 발광하도록 형성될 수도 있다.

제2 전극(300)은 유기발광표시장치(20)에서 캐소드(Cathode) 전극 및 반투과막 역할을 수행하는 것으로서, 본 발명은 제2 전극(300)의 저항값을 감소시키기 위해 도 3f에 도시된 바와 같이 제2 전극(300)이 보조전극(278)과 전기적으로 연결되도록 제2 전극(300)을 보조전극(278) 상에도 형성한다.

도 4a 내지 도 4e는 본 발명의 변형된 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 개략적인 제조 공정 단면도로서, 이는 전술한 도 2에 따른 유기발광표시장치의 제조공정에 관한 것이다.

도 4a 및 도 4b에 도시된 제조공정은 전술한 도 3a 및 도 3b에 도시된 제조공정과 동일하므로 구체적인 설명은 생략한다.

도 4b에 도시된 제조공정 이후, 도 4c에 도시된 바와 같이, 평탄화층(260)을 통해 노출되는 보호층(250)을 패터닝하여 보호층(250)에 콘택홀(CH)을 형성함과 동시에, 패드부(240c)의 일부를 노출시키기 위해 패드부(240c) 상에 형성된 보호층(250)을 패터닝하여 보호층(250)에 홀(H)을 형성한다. 홀(H)을 통해 패드부(240c)를 구성하는 베리어층(244)이 외부로 노출된다.

이와 같이, 본 발명에 따르면, 패드부(240c)를 구성하는 베리어층(244)을 노출시키기 위한 홀(H)과 드레인 전극(240c)을 노출시키기 위한 콘택홀(CH)을 동시에 형성함으로써 홀(H) 및 콘택홀(CH)형성을 위해 요구되는 마스크 개수를 감소시킬 수 있어, 제조 공정의 단순화는 물론 제조비용을 절감할 수 있게 된다.

다음, 도 4d에 도시된 바와 같이, 콘택홀(CH)을 통해 드레인 전극(240b)과 전기적으로 연결되도록 평탄화층(260) 상에 제1 전극(270)을 패턴 형성하고, 제1 전극(270)과 소정 간격 이격되도록 보조전극(278)을 패턴 형성한다.

제1 전극(270) 및 보조전극(278)의 형성 공정은 상술한 도 3e에 도시된 것과 동일하므로 구체적인 설명은 생략하기로 한다.

다음, 도 4e에 도시된 바와 같이, 평탄화층(260) 상에 뱅크층(280)을 패턴 형성한 후, 뱅크층(280) 및 제1 전극(270) 상에 유기발광층(290) 및 제2 전극(300)을 순차 형성하여 유기발광소자(E)를 완성한다.

뱅크층(280), 유기 발광층(290), 및 제2 전극(300)의 형성 공정은 상술한 도 3f에 도시된 것과 동일하므로 구체적인 설명은 생략하기로 한다.

다른 실시예

유기발광표시장치

도 5는 본 발명의 다른 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도이다. 도 5에서 도시된 유기발광표시장치(50)의 경우, 도 2에 도시된 유기발광표시장치(20)와 비교할 때, 보조전극(278)의 구성이 상이하고, 나머지 구성들은 동일하기 때문에, 이하에서는 보조전극(278)의 구성에 대해서만 설명하기로 한다.

도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 보조전극(278)은 평탄화층(260) 상에 형성된 제1 보조전극층(400) 및 제1 보조전극층(400) 상에 형성된 제2 보조전극층(410)을 포함한다.

제1 보조전극층(400)은 평탄화층(260) 상에서 제1 전극(270)과 소정 간격 이격되도록 형성된다. 제1 보조전극층(400)은 금속물질로 형성된다. 일 실시예에 있어서, 제1 보조전극층(400)은 도 5에 도시된 바와 같이 MoTi또는 ITO를 이용하여 형성된 접착층(242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성될 수 있다.

제2 보조전극층(410)은 제1 보조전극층(400) 상에 제1 전극(270)과 동일한 물질을 이용하여 제1 전극(270)과 함께 형성된다.

따라서, 제2 보조전극층(410)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성되거나, 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 복수개의 층으로 구성될 수 있다.

예컨대, 제2 보조전극층(410)은 도 5에 도시된 바와 같이 ITO를 이용하여 형성된 제1 투명 전극(272), 제1 투명 전극(272)상에 반사율이 높은 물질, 예컨대 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274), 및 제1 금속전극(274) 상에 ITO를 이용하여 형성된 제2 투명 전극(276)으로 구성될 수 있다.

다른 예로, 제2 보조전극층(410)은 ITO를 이용하여 형성된 투명전극층 및 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 금속전극이 순차적으로 형성된 2층구조로 형성될 수도 있다.

일 실시예에 있어서, 제2 보조전극층(410)은 제1 보조전극층(400)을 커버하도록 형성될 수 있다.

이와 같이, 본 발명은 제2 보조전극층(410) 하부에 금속물질로 형성된 제1 보조전극층(400)을 추가 형성함으로써 보조전극(278)과 전기적으로 연결되는 제2 전극(300)의 저항값을 더욱 감소시킬 수 있게 된다.

유기발광표시장치의 제조 방법

이하, 도 6 및 도 7을 참조하여 본 발명의 다른 실시예에 따른 유기발광표시장치의 제조방법에 대해 구체적으로 설명한다.

도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 개략적인 제조 공정 단면도로서, 이는 전술한 도 5에 따른 유기발광표시장치의 제조공정에 관한 것이다.

도 6a에서 알 수 있듯이, 게이트 전극(210), 게이트 전극(210) 상에 형성된 게이트 절연막(220), 및 게이트 절연막(220) 상에 패턴 형성된 반도체층(230)을 포함하는 기판 상에 소스/드레인 전극층(미도시) 및 베리어층(미도시)을 형성한 후 소스/드레인 전극층 및 베리어층을 패터닝하여 반도체층(230) 상에 소스전극(240a) 및 드레인 전극(240b)을 형성하고, 게이트 절연막(220) 상에 패드부(240c)를 형성한다.

게이트 전극(210)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금이나, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있고, 게이트 절연막(220)은 실리콘 산화물이나 실리콘 질화물과 같은 무기계 절연물질, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다. 액티브층(230)은 In-Ga-Zn-O(IGZO)와 같은 산화물 반도체나 실리콘계 반도체로 이루어질 수 있다.

일 실시예에 있어서, 소스 전극(240a), 드레인 전극(240b), 및 패드부(240c)는 도 6a에 도시된 바와 같이, MoTi 또는 ITO(Indium-Tin-Oxide)를 이용하여 형성된 접착층(242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성된 소스/드레인 전극층(242)과 소스/드레인 전극층(242) 상에 형성된 베리어층(244)으로 구성된다. 일 실시예에 있어서, 금속층(242b)을 Cu를 이용하여 형성하는 이유는 대면적 제품에서 배선의 저항을 감소시키기 위한 것이고, 접착층(242a)은 금속층(242b)의 결합을 곤고히 하기 위한 것이다.

베리어층(244)은 투명 전도막(Transparent Conductive Oxide: TCO) 또는 MoTi와 같은 물질을 이용하여 형성할 수 있다.

이와 같이, 본 발명은 패드부(240c)를 구성하는 소스/드레인 전극층(242) 상에 베리어층(244)을 추가 형성함으로써 제1 전극(270)의 패턴 형성시 금속층(242b)이 노출되지 않아, 제1 전극(270)의 패턴 형성을 위한 식각액(Ethcant)에 의해 금속층(242b)이 손상되거나 부식되는 것을 방지할 수 있다.

또한, 본 발명은 소스/드레인 전극층(242) 및 베리어층(244)을 하나의 마스크 공정을 통해 동시에 형성하기 때문에 소스/드레인 전극층(242)의 보호를 위해 공정 추가가 요구되지 않아 제조 공정의 단순화는 물론 제조비용을 절감할 수 있게 된다.

다음, 도 6b에 도시된 바와 같이, 소스전극(240a), 드레인 전극(240b), 및 패드부(240c)를 포함하는 기판(200)의 전체면에 보호층(250)을 형성하고, 패드부(240c)를 제외한 보호층(250), 즉 표시영역(200a)의 보호층(250) 상에 평탄화층(260)을 패턴 형성한다. 평탄화층(260)은 드레인 전극(240b)에 상응하는 보호층(250) 영역이 노출될 수 있도록 패턴 형성된다.

보호층(250)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질이나 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있고, 평탄화층(260)은 포토아크릴(Photo acryl: PAC) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수 있다.

다음, 도 6c에 도시된 바와 같이, 평탄화층(260) 상에 제1 보조전극층(400)을 패턴 형성한다. 이러한 제1 보조전극층(400)은 보조전극(278)을 구성하는 것으로서, 후속하는 공정에 의해 형성되는 제2 전극(300)의 저항값을 감소시키기 위한 것이다.

일 실시예에 있어서, 제1 보조전극층(400)은 도 6c에 도시된 바와 같이, MoTi 또는 ITO(Indium-Tin-Oxide)를 이용하여 형성된 접착층(242a) 및 접착층(242a) 상에 Cu를 이용하여 형성된 금속층(242b)으로 구성된다. 일 실시예에 있어서, 금속층(242b)을 Cu를 이용하여 형성하는 이유는 대면적 제품에서 배선의 저항을 감소시키기 위한 것이고, 접착층(242a)은 금속층(242b)의 결합을 곤고히 하기 위한 것이다.

다음, 도 6d에 도시된 바와 같이, 평탄화층(260)을 통해 노출되는 보호층(250)을 패터닝하여 보호층(250)에 콘택홀(CH)을 형성한다.

다음, 도 6e에 도시된 바와 같이, 콘택홀(CH)을 통해 드레인 전극(240b)과 전기적으로 연결되도록 평탄화층(260) 상에 제1 전극(270)을 패턴 형성하고, 제1 보조전극층(400) 상에 제2 보조전극층(410)을 패턴 형성함으로써 보조전극(278)을 완성한다.

제1 전극(270)은 유기발광표시장치의 애노드(Anode) 전극으로써 동작함과 동시에 유기발광층(280)에서 발생된 광을 제2 전극(300) 방향으로 반사시키는 반사판으로써 동작하게 된다.

제2 보조전극층(410)은 상술한 제1 보조전극층(400)과 보조전극(278)을 구성함으로써 후속하는 공정에 의해 형성되는 제2 전극(300)과 전기적으로 연결되어 제2 전극(300)의 저항값을 감소시키는 역할을 한다. 이는 제2 전극(300)은 저항값이 큰 물질로 형성되기 때문에 일정한 전류를 균일하게 인가함에 있어 효율적이지 못하며, 보조전극(278)을 제2 전극(300)과 전기적으로 연결시킴으로써 제2 전극(300)의 저항값을 낮출 수 있게 되기 때문이다. 도시되어 있지는 않지만, 보조전극(278)은 제2 전극(300)에 전원을 인가하기 위한 배선(미도시)과 전기적으로 연결된다.

일 실시예에 있어서, 제1 전극(270) 및 제2 보조전극층(410)은 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 형성될 수 있다.

다른 실시예에 있어서, 제1 전극(270) 및 제2 보조전극층(410)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 복수개의 층으로 구성될 수 있다.

도 6e에 도시된 바와 같이 제1 전극(270) 및 제2 보조전극층(410)이 복수개의 층으로 구성되는 경우, 제1 전극(270) 및 제2 보조전극층(410)은 평탄화층(260)을 포함하는 기판(200)의 전체면에 ITO를 이용하여 형성된 제1 투명 전도성 물질층(미도시), 반사율이 높은 물질, 예컨대 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속 물질층(미도시), 및 ITO를 이용하여 형성된 제2 투명 전도성 물질층(미도시)을 순차적으로 형성한 후, 제1 투명 전도성 물질층, 금속 물질층, 및 제2 투명 전도성 물질층을 패터닝함으로써 형성될 수 있다. 제1 투명 전도성 물질층, 금속 물질층, 및 제2 투명 전도성 물질층의 패터닝을 통해 제1 투명 전도성 물질층은 제1 투명 전극(272)을 형성하게 되고, 제1 금속 물질층은 제1 금속전극(274)을 형성하게 되며, 제2 투명 전도성 물질층은 제2 투명 전극(276)을 형성하게 된다.

이와 같이, 본 발명은 제1 전극(270) 및 제2 보조전극층(410)이 Al, Ag, 또는 Ag를 포함하는 합금(APC(Ag;Pb;Cu))을 이용하여 형성된 제1 금속전극(274) 및 ITO를 이용하여 형성된 제1 및 제2 투명전극(272, 274)으로 구성되기 때문에 유기발광표시장치(20)의 휘도를 향상시킬 수 있게 된다.

다음, 도 6f에 도시된 바와 같이, 패드부(240c)의 일부를 노출시키기 위해 패드부(240c) 상에 형성된 보호층(250)을 식각하여 보호층(250)에 홀(H)을 형성한다. 홀(H)을 통해 패드부(240c)를 구성하는 베리어층(244)이 외부로 노출된다.

이와 같이, 본 발명에 따르면, 패드부(240c)를 구성하는 베리어층(244)은 제1 전극(270)의 패턴 형성이 완료될 때까지 보호층(250)에 의해 보호되어 외부로 노출되지 않고, 제1 전극(270)의 패턴 형성이 완료된 이후에야 외부로 노출되기 때문에, 제1 전극(270)의 패턴 형성과정에서 베리어층(244)이 손상 또는 부식되는 것을 방지할 수 있게 된다.

다음, 도 6g에 도시된 바와 같이, 평탄화층(260) 상에 뱅크층(280)을 패턴형성한 후, 뱅크층(280) 및 제1 전극(270) 상에 유기발광층(290) 및 제2 전극(300)을 순차 형성하여 유기발광소자(E)를 완성한다.

뱅크층(280)은 구동소자(DTr)와 오버랩되도록 패턴 형성되어 있으며, 뱅크층(280)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있다.

유기 발광층(290)은 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 상기 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 또는 둘 이상의 층은 생략이 가능하다. 유기 발광층(280)은 화소 별로 동일한 색, 예로서 화이트(White)의 광을 발광하도록 형성될 수도 있고, 화소 별로 상이한 색, 예로서, 적색, 녹색, 청색, 또는 백색의 광을 발광하도록 형성될 수도 있다.

제2 전극(300)은 유기발광표시장치(20)에서 캐소드(Cathode) 전극 및 반투과막 역할을 수행하는 것으로서, 본 발명은 제2 전극(300)의 저항값을 감소시키기 위해 도 6g에 도시된 바와 같이 제2 전극(300)이 보조전극(278)과 전기적으로 연결되도록 제2 전극(300)을 보조전극(278) 상에도 형성한다.

도 7a 내지 도 7f는 본 발명의 변형된 실시예에 따른 유기발광표시장치의 제조방법을 보여주는 개략적인 제조 공정 단면도로서, 이는 전술한 도 5에 따른 유기발광표시장치의 제조공정에 관한 것이다.

도 7a 내지 도 7c에 도시된 제조공정은 전술한 도 6a 내지 도 6c에 도시된 제조공정과 동일하므로 구체적인 설명은 생략한다.

도 7c에 도시된 제조공정 이후, 도 7d에 도시된 바와 같이, 평탄화층(260)을 통해 노출되는 보호층(250)을 패터닝하여 보호층(250)에 콘택홀(CH)을 형성함과 동시에, 패드부(240c)의 일부를 노출시키기 위해 패드부(240c) 상에 형성된 보호층(250)을 패터닝하여 보호층(250)에 홀(H)을 형성한다. 홀(H)을 통해 패드부(240c)를 구성하는 베리어층(244)이 외부로 노출된다.

이와 같이, 본 발명의 변형된 실시예에 따르면, 패드부(240c)를 구성하는 베리어층(244)을 노출시키기 위한 홀(H)과 드레인 전극(240c)을 노출시키기 위한 콘택홀(CH)을 동시에 형성함으로써 홀(H) 및 콘택홀(CH)형성을 위해 요구되는 마스크 개수를 감소시킬 수 있어, 제조 공정의 단순화는 물론 제조비용을 절감할 수 있게 된다.

다음, 도 7e에 도시된 바와 같이, 콘택홀(CH)을 통해 드레인 전극(240b)과 전기적으로 연결되도록 평탄화층(260) 상에 제1 전극(270)을 패턴 형성하고, 제1 전극(270)과 소정 간격 이격되도록 보조전극(278)을 패턴 형성한다.

제1 전극(270) 및 보조전극(278)의 형성 공정은 상술한 도 6f에 도시된 것과 동일하므로 구체적인 설명은 생략하기로 한다.

다음, 도 7f에 도시된 바와 같이, 평탄화층(260) 상에 뱅크층(280)을 패턴 형성한 후, 뱅크층(280) 및 제1 전극(270) 상에 유기발광층(290) 및 제2 전극(300)을 순차 형성하여 유기발광소자(E)를 완성한다.

뱅크층(280), 유기 발광층(290), 및 제2 전극(300)의 형성 공정은 상술한 도 6g에 도시된 것과 동일하므로 구체적인 설명은 생략하기로 한다.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

200: 기판 210: 게이트 전극
220: 게이트 절연막 230: 액티브층
240a: 소스전극 240b: 드레인 전극
240c: 패드부 250: 보호층
260: 평탄화층 270: 제1 전극
278: 보조전극 280: 뱅크층
290: 유기발광층 300: 제2 전극

Claims (12)

1. 표시영역 및 비표시영역이 정의되어 있는 기판;
   상기 표시영역에 형성되고, 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터;
   상기 비표시영역에 형성된 패드부;
   상기 박막 트랜지스터 및 상기 패드부 상에 형성되고, 상기 드레인 전극의 일부를 노출시키기 위한 콘택홀 및 상기 패드부의 일부를 노출시키기 위한 홀이 형성되어 있는 보호층;
   상기 표시영역의 보호층 상에 상기 콘택홀을 통해 상기 드레인 전극의 일부가 노출되도록 패턴 형성된 평탄화층;
   상기 평탄화층 상에 형성되고, 상기 콘택홀을 통해 상기 드레인 전극과 연결되는 제1 전극; 및
   상기 제1 전극 상에 순차적으로 형성된 유기발광층 및 제2 전극을 포함하고,
   상기 소스 전극, 상기 드레인 전극, 및 상기 패드부는, 소스/드레인 전극층 및 베리어층(Barrier Layer)이 순차적으로 적층된 구조로 형성되고,
   상기 평탄화층은 상기 표시영역의 보호층 상에만 형성되고,
   상기 패드부에 포함된 상기 베리어층은 외부로 노출되고,
   상기 패드부는 상기 베리어층을 통해 외부로부터 인가되는 전기적 신호를 연결배선을 통하여 상기 게이트 전극, 상기 소스전극, 및 상기 드레인 전극 중 적어도 하나에 전달하는 것을 특징으로 하는 유기발광표시장치.
2. 제1항에 있어서,
   상기 소스/드레인 전극층은,
   MoTi또는 ITO를 이용하여 형성된 접착층(Adhesion Layer); 및
   상기 접착층 상에 Cu를 이용하여 형성된 금속층으로 구성되는 것을 특징으로 하는 유기발광표시장치.
3. 제1항에 있어서,
   상기 베리어층은,
   투명 전도막(Transparent Conductive Oxide: TCO) 또는 MoTi를 이용하여 형성된 것을 특징으로 하는 유기발광표시장치.
4. 제1항에 있어서,
   상기 평탄화층 상에 상기 제2 전극과 전기적으로 연결되도록 형성된 보조전극을 더 포함하고,
   상기 보조전극은,
   금속물질로 형성된 제1 보조전극층; 및
   상기 제1 보조전극층 상에 제1 전극과 동일한 물질로 형성되고, 상기 제1 보조전극층을 커버하도록 형성된 제2 보조전극층을 포함하는 것을 특징으로 하는 유기발광표시장치.
5. 제4항에 있어서,
   상기 제1 보조전극층은,
   MoTi또는 ITO를 이용하여 형성된 접착층; 및
   상기 접착층 상에 Cu를 이용하여 형성된 금속층으로 구성되는 것을 특징으로 하는 유기발광표시장치.
6. 제1항에 있어서,
   상기 제1 전극은,
   ITO를 이용하여 형성된 제1 투명 전극;
   상기 제1 투명 전극상에 Al, Ag, 또는 Ag를 포함하는 합금을 이용하여 형성된 금속전극; 및
   상기 금속전극 상에 ITO를 이용하여 형성된 제2 투명 전극을 포함하는 것을 특징으로 하는 유기발광표시장치.
7. 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 패턴 형성된 반도체층을 포함하는 기판 상에 소스/드레인 전극층 및 베리어층을 순차 형성하는 단계;
   상기 소스/드레인 전극층 및 상기 베리어층을 패터닝하여 상기 반도체층 상에 소스전극 및 드레인 전극을 형성하고, 상기 게이트 절연막 상에 패드부를 형성하는 단계;
   상기 소스전극, 드레인 전극, 및 패드부를 포함하는 기판 상에 보호층을 형성하는 단계;
   상기 패드부를 제외한 상기 보호층 상에 평탄화층을 패턴 형성하는 단계;
   상기 보호층을 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 단계;
   상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 상기 평탄화층 상에 제1 전극을 패턴 형성하는 단계;
   상기 보호층을 식각하여 상기 패드부의 일부를 노출시키는 홀을 형성하는 단계; 및
   상기 제1 전극 상에 유기발광층 및 제2 전극을 순차 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광표시장치의 제조방법.
8. 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 및 상기 게이트 절연막 상에 패턴 형성된 반도체층을 포함하는 기판 상에 소스/드레인 전극층 및 베리어층을 순차 형성하는 단계;
   상기 소스/드레인 전극층 및 상기 베리어층을 패터닝하여 상기 반도체층 상에 소스전극 및 드레인 전극을 형성하고, 상기 게이트 절연막 상에 패드부를 형성하는 단계;
   상기 소스전극, 드레인 전극, 및 패드부를 포함하는 기판 상에 보호층을 형성하는 단계;
   상기 패드부를 제외한 상기 보호층 상에 평탄화층을 패턴 형성하는 단계;
   상기 보호층을 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀 및 상기 패드부의 일부를 노출시키는 홀을 형성하는 단계;
   상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되도록 상기 평탄화층 상에 제1 전극을 패턴 형성하는 단계; 및
   상기 제1 전극 상에 유기발광층 및 제2 전극을 순차 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광표시장치의 제조방법.
9. 제7항 또는 제8항에 있어서,
   상기 평탄화층을 패턴 형성하는 단계 이후에, 상기 평탄화층 상에 제1 보조전극층을 패턴 형성하는 단계를 더 포함하고,
   상기 제1 전극을 패턴 형성하는 단계에서, 상기 제1 전극의 패턴 형성 시 상기 제1 보조전극층 상에 상기 제1 전극과 동일한 물질로 제2 보조전극층을 패턴 형성하여 보조전극을 형성하는 것을 특징으로 하는 유기발광표시장치의 제조 방법.
10. 제7항 또는 제8항에 있어서,
    상기 베리어층은 투명 전도막 또는 MoTi를 이용하여 형성되는 것을 특징으로 하는 유기발광표시장치의 제조 방법.
11. 제7항 또는 제8항에 있어서,
    상기 소스/드레인 전극층은,
    MoTi또는 ITO를 이용하여 형성된 접착층; 및
    상기 접착층 상에 Cu를 이용하여 형성된 금속층으로 구성되는 것을 특징으로 하는 유기발광표시장치의 제조 방법.
12. 제7항 또는 제8항에 있어서,
    상기 제1 전극을 패턴 형성하는 단계는,
    상기 평탄화층을 포함하는 기판의 전체면에 ITO를 이용하여 제1 투명 전도성 물질층을 형성하는 단계;
    상기 제1 투명 전도성 물질층 상에 Al, Ag, 또는 Ag를 포함하는 합금을 이용하여 제1 금속 물질층을 형성하는 단계;
    상기 제1 금속 물질층 상에 ITO를 이용하여 제2 투명 전도성 물질층을 형성하는 단계; 및
    상기 제1 투명 전도성 물질층, 제1 금속 물질층, 및 제2 투명 전도성 물질층을 패터닝하여 상기 제1 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광표시장치의 제조방법.

Images