JPH0749363A - チップオンボード基板のショート検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構造，方法で確実にショートの検出を
行えるチップオンボード基板のショート検出方法を提供
する。 【構成】 ショートの有無を検査したい２本の信号線間
に同じレベルの信号を流し（Ｓ１）、そのときの電源電
流ＩＶ１を測定する（Ｓ２）。次に、このショートの有
無を検査したい２本の信号線間に異なるレベルの信号を
流し（Ｓ３）、そのときの電源電流ＩＶ２を測定する
（Ｓ４）。そして、（ＩＶ２−ＩＶ１）を求めて（Ｓ
５）、これが所定のスレッショルドα以上である場合
は、ショートが発生していると判断する（Ｓ６）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、印刷配線板に集積回路
等の半導体素子を複数個搭載し、この素子間がワイヤボ
ンディング等の電気的な接続手段によって接続されたチ
ップオンボード（ＣＯＢ）基板のショート検出方法に関
するものである。

【０００２】

【従来の技術】図５は半導体素子を搭載してなるＣＯＢ
基板の一例を示す説明図で、１は印刷配線板、２はこの
印刷配線板１上に形成された印刷配線パターン、３，４
はこの印刷配線板１上に搭載されるＩＣで、このＩＣ
３，４の端子と印刷配線パターン２との間は、信号入出
力線として、ボンディングワイヤ５により電気的に接続
されている。

【０００３】また、ＩＣ３とＩＣ４との間でも電気的な
接続を行うために、このＩＣ３，４の端子間を印刷配線
板１を介在させずにボンディングワイヤ５により直接接
続している。図６は半導体素子を搭載してなるＣＯＢ基
板の他の例を示す説明図で、６は印刷配線板、７はこの
印刷配線板６上に形成された印刷配線パターン、８はこ
の印刷配線板６上に搭載されるＩＣ、９はこのＩＣ８上
に搭載されるＩＣで、ＩＣ８の端子と印刷配線パターン
７との間は、信号入出力線として、ボンディングワイヤ
１０により電気的に接続されている。

【０００４】また、ＩＣ９をＩＣ８上に搭載して電気的
な接続を行うために、該ＩＣ８，９の端子間をハンダボ
ール１１により搭載し、電気的かつ機械的に両者を接続
している。図７は、上記図５に示すＩＣ３，４間および
ＩＣ８，９間の接続部を示す等価回路である。なお、一
般に、ＩＣ同志の接続においては、一方のＩＣの入力端
子には他方のＩＣの出力端子が接続され、一方のＩＣの
出力端子には他方のＩＣの入力端子が接続される。

【０００５】図において、１２はＩＣ３，８の出力バッ
ファ、１３はＩＣ４，９の入力バッファで、これら出力
バッファ１２と入力バッファ１３の間が信号線１４によ
り電気的に接続されている。なお、この信号線として
は、上記図５に示すようにＩＣの端子間をボンディング
ワイヤで接続したもの、あるいは、図６に示すように、
ＩＣの端子間をハンダボールで接続したもの等がある。

【０００６】同様に、１５はＩＣ３，８の入力バッフ
ァ、１６はＩＣ４，９の出力バッファで、これら入力バ
ッファ１５と出力バッファ１６の間が信号線１７により
電気的に接続されている。なお、ＩＣ同志を接続する信
号線として、入出力切替え可能なトライステートと呼ば
れる入出力線を使用する場合もある。

【０００７】ここで、上記のように印刷配線板にＩＣを
搭載した後、動作の確認を行うために、テストプログラ
ムが実行される。このテストプログラムは、所定の入力
信号と出力信号を組み合わせてなるテストデータを、テ
ストサイクルというあらかじめ定められている周期毎
に、順次入出力を繰り返すもので、これにより、期待通
りの動作をするかどうかを確認するためのテストが行わ
れる。

【０００８】そして、このテストにより、製造時の不
良，オープン，ショート，回路破壊等の原因によって不
良となったＣＯＢ基板は不合格となる。

【０００９】

【発明が解決しようとする課題】しかしながら、ＩＣ間
を直接接続する場合において、上述した従来のチップオ
ンボード基板の検査方法では、ＩＣ間での接続がオープ
ンとなっている場合は、信号が伝達されなくなるので、
すべての端子への入力をＬｏｗレベルとＨｉｇｈレベル
に切り換えることにより１００％検出が可能であるのに
対し、ショートの検出に関しては、これが不可能な場合
が存在するという問題がある。

【００１０】すなわち、図８は従来の問題点を示す説明
図で、２つの出力バッファ２１，２２のうち、出力バッ
ファ２１にＨｉｇｈレベルが入力され、出力バッファ２
２にＬｏｗレベルが入力される場合に、これら出力バッ
ファ２１，２２の出力がショートすると、信号の値がＨ
ｉｇｈレベルとＬｏｗレベルの中間の値をとる。このと
き、前記出力バッファ２１，２２と信号線２３，２４に
より接続されている２つの入力バッファ２５，２６のス
レッショルド（しきい値）のばらつきにより、入力バッ
ファ２５ではＨｉｇｈレベルとＬｏｗレベルの中間の値
の信号からＨｉｇｈレベルを出力し、入力バッファ２６
ではＨｉｇｈレベルとＬｏｗレベルの中間の値の信号か
らＬｏｗレベルを出力してしまい、結果として、正常な
場合と同じとなってしまう場合がある。このように、シ
ョートしている場合でも、入力されたテストデータに対
して偶然正しい結果が出る場合があり、この場合、ショ
ートが検出できないという問題がある。

【００１１】また、図９はその他の従来の問題点を示す
説明図で、２つの入力バッファ２７，２８の出力を選択
するセレクタ２９を備えて、２つの入力バッファ２７，
２８の出力を同時には検出できない回路構成となってい
る場合に、この入力バッファ２７，２８とそれぞれ信号
線３０，３１を介して接続されている２つの出力バッフ
ァ３２，３３の能力にばらつきがあり、例えば出力バッ
ファ３２の能力が低く、出力バッファ３３の能力が高い
場合に、出力バッファ３２にＨｉｇｈレベルが入力さ
れ、出力バッファ３３にＬｏｗレベルが入力され、この
とき、出力バッファ３２と出力バッファ３３の出力がシ
ョートすると、信号の値がＬｏｗレベルに近くなる。

【００１２】ここで、入力バッファ２７，２８のスレッ
ショルドが等しければ、入力バッファ２７，２８ともそ
の出力はＬｏｗレベルとなる。このとき、セレクタ２９
により、入力バッファ２８の出力を取り出すように選択
されていると、セレクタ２９からの出力はＬｏｗレベル
となるが、出力バッファ３３の入力がＬｏｗレベルであ
るので、信号線３０，３１がショートしていない場合で
も、入力バッファ２８の出力はＬｏｗレベルであり、セ
レクタ２９の状態によっては、結果として、正常な場合
と同じとなってしまう場合がある。このように、ショー
トしている場合でも、入力されたテストデータに対して
偶然正しい結果が出る場合があり、この場合、ショート
が検出できないという問題がある。

【００１３】したがって、ショート検出の場合、不良品
を出荷しないためにはテストデータを増やして多くの組
合せパターンについてテストを行って検出率を上げる必
要があり、これにより、テストサイクルが多くなり、テ
スト時間が長くなって、テスト効率が低下するという問
題がある。図１０はショート検出を確実に行うための従
来の対策例を示す説明図で、２つのＩＣ３４，３５間を
接続する信号線３６における信号をモニタするため、テ
スト端子を取り出す配線パターン３７を個々の信号線３
６に対応させて設け、この配線パターン３７を介して信
号線３６を接続したものであるが、テストのための配線
パターン３７を設けることで実装密度が低下してしまう
という問題が発生する。

【００１４】また、図１１は従来のその他の対策例を示
す等価回路で、３８は一方のＩＣの出力バッファ、３９
は他方のＩＣの入力バッファ、４０はその間を接続する
信号線であり、入力側のＩＣそのものにテスト端子４１
を設け、これをアナログスイッチ４２に接続して任意の
テスト端子４１から信号を取り出せるようすることで、
ショート時の中途半端なレベルも検出可能となるが、集
積回路上に特別な回路を設ける必要があるので、ＩＣが
高価になるという問題が発生する。

【００１５】本発明は、このように、チップオンボード
基板のＩＣ間における接続箇所のショートが確実に検出
できないという問題を解決するためになされたもので、
ＩＣやこれを搭載する印刷配線板に手を加えず、かつテ
ストプログラムも短いもので確実にショートの検出が可
能なチップオンボード基板のショート検出方法を提供す
ることを目的とする。

【００１６】

【課題を解決するための手段】この目的を達成するた
め、本発明は、印刷配線板に半導体素子を複数個搭載
し、この半導体素子間を複数本の信号線により電気的に
接続してなるチップオンボード基板のショート検出方法
において、チップオンボード基板の電源電流を検出して
これを測定する手段を設けるとともに、ショートの有無
を検査したい２本の信号線間に同じレベルの信号と異な
るレベルの信号を流し、それぞれの場合の電源電流を測
定して、異なったレベルの信号を流した場合の電源電流
と同じレベルの信号を流した場合の電源電流の差からこ
の２本の信号線間のショートを検出することを特徴とす
る。

【００１７】

【作用】上述した本発明は、まず、ショートの有無を検
査したい２本の信号線間に同じレベルの信号を流し、そ
の場合の電源電流を測定する。次に、この２本の信号線
間に異なるレベルの信号を流し、その場合の電源電流を
測定する。そして、異なったレベルの信号を流した場合
の電源電流と、同じレベルの信号を流した場合の電源電
流の差が大きい場合は、ショートが発生しているので、
これを不良品として除去することができる。

【００１８】

【実施例】以下に、図面を参照して実施例を説明する。
図１は本発明の一実施例におけるチップオンボード基板
のショート検出方法を示すフローチャート、図２は本実
施例におけるチップオンボードのショート検出方法を実
行するための構成を示す説明図であり、まず、図２を用
いて本実施例の構成から説明する。

【００１９】図において、５１は印刷配線板に複数のＩ
Ｃ等を搭載してなるチップオンボード（ＣＯＢ）基板
で、このＣＯＢ基板５１の構造は、上述した図５で説明
したもの、あるいは図６で説明したもの等と同じもので
ある。５２は前記ＣＯＢ基板５１の電源電流を測定しう
る端子等と着脱自在に接続可能なＣＯＢプローバ、５３
はこのＣＯＢプローバ５２と接続され、ロジックレベル
のみを入出力してこれを測定するパソコン等で構成され
る汎用ＩＣテスタ等のロジックテスタで、これらの構成
は、従来よりＣＯＢ基板の検査のために用いられてい
る。

【００２０】５４は前記ＣＯＢプローバ５２と接続さ
れ、電流を検出してその変化を測定可能な電源電流検出
回路で、この電源電流検出回路５４はＡ／Ｄコンバータ
等から構成され、ＣＯＢ基板５１上のＩＣに流れる電源
電流をＣＯＢプローバ５２を介して受けて、これを検出
し、その変化を測定することが可能である。なお、大型
の汎用テスタでは、このテスタ自身でロジックレベルの
測定に加えて、電源電流を検出，測定可能なものがあ
り、この場合は、この汎用テスタで上記ロジックテスタ
５３，電源電流検出回路５４の代わりとすることが可能
である。

【００２１】図３はＣＯＢ基板５１におけるＩＣ間の接
続部の等価回路であり、５５，５６はＩＣ、５７は一方
のＩＣ５５を構成する複数の出力バッファ、５８はもう
一方のＩＣ５６を構成する複数の入力バッファ、５９は
各出力バッファ５７の出力と各入力バッファ５８の入力
との間を接続する信号線で、各出力バッファ５７に＋５
Ｖ等の電源が供給される。なお、この信号線５９として
は、上記図５に示すようにＩＣの端子間をボンディング
ワイヤで接続したもの、あるいは、図６に示すように、
ＩＣの端子間をハンダボールで接続したもの等がある。

【００２２】ここで、例えば信号線５９ａと信号線５９
ｂがショートしている場合、これら信号線５９ａ，５９
ｂに信号を出力する出力バッファ５７ａ，５７ｂに入力
される信号のレベルが異なっていると、出力バッファ５
７ａ，５７ｂ間に異常に大きな電流が流れ、これは電源
電流に反映される。本実施例では、この電源電流の変化
を利用してショートを検出することとしている。

【００２３】図４は、本実施例で使用されるテストデー
タの一例を示す説明図で、このテストデータは、ショー
トの有無を検査したい２本の信号線５９間に同じレベル
の信号が流れるように各出力バッファ５７に同じレベル
の信号を入力するための組合せ１および２と、このショ
ートの有無を検査したい２本の信号線５９間に異なるレ
ベルの信号が流れるように各出力バッファ５７に異なる
レベルの信号を入力するための組合せ３および４からな
る。

【００２４】すなわち、組合せ１あるいは２では、ショ
ートの有無を検査したい２本の信号線５９間で同じレベ
ルの信号を流すために、例えば、組合せ１では、出力バ
ッファ５７ａにＬｏｗレベルの信号を入力することとす
ると、この出力バッファ５７ａの出力とショートする可
能性のある信号線５９ｂに信号を流す出力バッファ５７
ｂにもＬｏｗレベルの信号を入力し、この出力バッファ
５７ｂの出力とショートする可能性のある信号線５９ｃ
に信号を流す出力バッファ５７ｃにもＬｏｗレベルの信
号を入力するようになっている。

【００２５】また、組合せ２では、上記組合せ１とは反
対に、出力バッファ５７ａにＨｉｇｈレベルの信号を入
力することとして、出力バッファ５７ｂおよび出力バッ
ファ５７ｃにもＨｉｇｈレベルの信号を入力するように
なっている。また、組合せ３あるいは４では、ショート
の有無を検査したい２本の信号線５９間で異なるレベル
の信号を流すために、組合せ３では、出力バッファ５７
ａにＨｉｇｈレベルの信号を入力することとすると、こ
の出力バッファ５７ａの出力とショートする可能性のあ
る信号線５９ｂに信号を流す出力バッファ５７ｂにはＬ
ｏｗレベルの信号を入力し、この出力バッファ５７ｂの
出力とショートする可能性のある信号線５９ｃに信号を
流す出力バッファ５７ｃにはＨｉｇｈレベルの信号を入
力するようになっている。

【００２６】さらに、組合せ４では、上記組合せ３とは
反対に、出力バッファ５７ａにＬｏｗレベルの信号を入
力することとして、出力バッファ５７ｂにはＨｉｇｈレ
ベルの信号を入力し、出力バッファ５７ｃにはＬｏｗレ
ベルの信号を入力するようになっている。そして、これ
らを所定のタイミングで各出力バッファ５７に入力でき
るようなテストプログラムを作成して、このテストプロ
グラムにより本実施例のＣＯＢ基板のショート検出方法
が実行される。

【００２７】なお、テストデータは上記図４の組合せに
限らず、ショートの有無を検査したい２本の信号線間に
同じレベルの信号と異なったレベルの信号の両方を入力
できるようになっていればよい。以下に、図１を用いて
本実施例におけるＣＯＢ基板のショート検出方法の処理
手順を説明する。

【００２８】なお、本実施例では、上記図４で説明した
テストデータを使用するものとする。ショートの有無を
検査したい２本の信号線５９間に同じレベルの信号が流
れるように、各出力バッファ５７に上記図４で説明した
組合せ１および組合せ２のテストデータを入力し（Ｓ
１）、このときにＩＣ５５，５６に流れる電源電流を電
源電流検出回路５４で検出し、これを測定する（Ｓ
２）。

【００２９】次に、前記ショートの有無を検査したい２
本の信号線５９間に異なったレベルの信号が流れるよう
に、各出力バッファ５７に上記図４で説明した組合せ３
および組合せ４のテストデータを入力し（Ｓ３）、この
ときにＩＣ５５，５６に流れる電源電流を電源電流検出
回路５４で検出し、これを測定する（Ｓ４）。ここで、
上記Ｓ２で測定した、ショートの有無を検査したい２本
の信号線５９間に同じレベルの信号が流れるように、各
出力バッファ５７に同じレベルの信号を入力した際の電
源電流の測定値をＩＶ１、上記Ｓ４で測定した、ショー
トの有無を検査したい２本の信号線５９間に異なるレベ
ルの信号が流れるように、各出力バッファ５７に異なっ
たレベルの信号を入力した際の電源電流の測定値をＩＶ
２とすると、この異なったレベルの信号を入力した際の
電源電流の測定値と、同じレベルの信号を入力した際の
電源電流の測定値の差（ＩＶ２−ＩＶ１）を求めて、こ
の（ＩＶ２−ＩＶ１）があらかじめ設定されているスレ
ッショルドαより大きいかどうか判断する（Ｓ５）。

【００３０】なお、このスレッショルドαは、ＩＣのロ
ジックの動作による電源電流の変化量であり、ＩＣのイ
ンピーダンス等の違いに応じて設定されている。上記Ｓ
５で、（ＩＶ１−ＩＶ２）≧αであると、いずれかの信
号線がショートしてショート電流が流れていると判断
し、これを不合格とする（Ｓ６）。また、上記Ｓ５で、
（ＩＶ１−ＩＶ２）＜αであると、どこもショートして
いないと判断する（Ｓ７）。

【００３１】本実施例のショート検出方法では、どこか
一つでもショートがあればこれを検出できるため、一度
にＩＣ間の全ての接続箇所におけるショートの有無を検
査でき、テストデータの量も少なくて済み、従来のよう
に多くの組合せによるテストデータは不要である。この
ように、本実施例のＣＯＢ基板のショート検出方法で
は、電源電流の変化からショートを検出することとした
ので、従来のように信号レベルの変化でショートを検出
する方法であると、ショート時には信号レベルが中途半
端な値となってショート検出が困難であったプッシュプ
ルタイプのバッファであっても、確実にショートの検出
が可能である。

【００３２】

【発明の効果】以上説明したように、本発明は、ショー
トの有無を検査したい２本の信号線間に同じレベルの信
号と異なるレベルの信号を流し、それぞれの場合の電源
電流を測定して、異なったレベルの信号を流した場合の
電源電流と同じレベルの信号を流した場合の電源電流の
差からこの２本の信号線間のショートを検出することと
したので、実装密度を低下させるチップオンボード基板
の配線の変更、あるいはＩＣを高価なものとする該ＩＣ
の回路構成の変更を行うことなしに、確実にショートを
検出することができるという効果を有する。

【００３３】また、このように、同じ信号が流れる場合
と異なった信号が流れる場合の電源電流の変化からショ
ートを検出するので、テストプログラムのデータ量は少
なくともショートの検出率が向上し、テスト時間も短く
て済むので、テスト効率を向上させることができるとい
う効果を有する。したがって、テスト効率の向上により
チップオンボード基板の製造コストの低減が可能で、シ
ョート検出率の向上により品質も向上するという効果を
有する。

【図面の簡単な説明】

【図１】本発明の一実施例におけるショート検出方法の
流れを示すフローチャートである。

【図２】本実施例の構成を示す説明図である。

【図３】ＣＯＢ基板におけるＩＣ間の接続部の等価回路
である。

【図４】本実施例のテストデータの一例を示す説明図で
ある。

【図５】ＣＯＢ基板の一例を示す説明図である。

【図６】その他のＣＯＢ基板を示す説明図である。

【図７】ＣＯＢ基板におけるＩＣ間の接続部の等価回路
である。

【図８】従来の問題点を示す説明図である。

【図９】その他の従来の問題点を示す説明図である。

【図１０】従来の対策例を示す説明図である。

【図１１】その他の従来の対策例を示す等価回路であ
る。

【符号の説明】

５１ ＣＯＢ基板 ５４ 電源電流検出回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 印刷配線板に半導体素子を複数個搭載
   し、この半導体素子間を複数本の信号線により電気的に
   接続してなるチップオンボード基板のショート検出方法
   において、 チップオンボード基板の電源電流を検出してこれを測定
   する手段を設けるとともに、 ショートの有無を検査したい２本の信号線間に同じレベ
   ルの信号と異なるレベルの信号を流し、それぞれの場合
   の電源電流を測定して、異なったレベルの信号を流した
   場合の電源電流と同じレベルの信号を流した場合の電源
   電流の差からこの２本の信号線間のショートを検出する
   ことを特徴とするチップオンボード基板のショート検出
   方法。