TW201725675A - 引線架及其製造方法、半導體裝置 - Google Patents

引線架及其製造方法、半導體裝置 Download PDF

Info

Publication number
TW201725675A
TW201725675A TW105128875A TW105128875A TW201725675A TW 201725675 A TW201725675 A TW 201725675A TW 105128875 A TW105128875 A TW 105128875A TW 105128875 A TW105128875 A TW 105128875A TW 201725675 A TW201725675 A TW 201725675A
Authority
TW
Taiwan
Prior art keywords
lead frame
uneven portion
semiconductor device
lead
resin
Prior art date
Application number
TW105128875A
Other languages
English (en)
Other versions
TWI725051B (zh
Inventor
Shintaro Hayashi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW201725675A publication Critical patent/TW201725675A/zh
Application granted granted Critical
Publication of TWI725051B publication Critical patent/TWI725051B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

提供一種半導體裝置，其具有引線架、安裝在該引線架上的半導體芯片、及對該引線架和該半導體芯片進行覆蓋的密封樹脂。在該引線架的被該密封樹脂覆蓋的被覆區域形成凹凸部。該凹凸部的凹部的平面形狀係直徑為0．02mm以上且0．060mm以下的圓形或者係各頂點與直徑為0．02mm以上且0．060mm以下的外接圓相交的多邊形。在表面積為So的平坦面上形成凹凸部且該凹凸部的表面積為S的情況下的So和S的比率S/So為1．7以上。

Description

引線架及其製造方法、半導體裝置
本發明涉及一種引線架及其製造方法、半導體裝置。
在引線架上安裝半導體芯片並由樹脂進行密封的半導體裝置係眾所周知的。在這樣的半導體裝置中，工作時的發熱會導致反覆地發生膨脹和/或收縮，所以引線架和樹脂的界面可能會發生剝離。因此，為了提高引線架和樹脂的密著性，有時會在引線架的表面形成凹凸部(bump portion)。例如，藉由對引線架表面進行化學處理就可形成這樣的凹凸部。
【先行技術文獻】
[專利文獻]
[專利文獻1](日本)特開2004-349497號公報
然，在藉由對引線架表面進行化學處理以形成凹凸部的方法中，由於凹凸部比較微細，不能充分地擴大表面積，所以存在著難以獲得所期待的密著性的情況。又，例如還存在著對由銅所構成的引線架的表面進行化學處理以形成凹 凸部，並在該凹凸部上再形成鍍銀膜的情況，但此時也存在著微細的凹凸部會被鍍銀膜所填埋，導致出現表面積比形成鍍銀膜之前還減少了的情況。在此情況下也不能獲得所期待的密著性。
本發明係鑒於上述問題而提出的，其課題為提供一種半導體裝置，其引線架表面所形成的凹凸部的表面積大於以往，據此可提高與樹脂之間的密著性。
本半導體裝置具有：引線架；安裝在該引線架上的半導體芯片；和對該引線架和該半導體芯片進行覆蓋的密封樹脂。在該引線架的由該密封樹脂進行覆蓋的被覆區域形成包括多個(本申請中，多個係指兩個以上)凹部的凹凸部，該凹凸部的該凹部的平面形狀係直徑為0．020mm以上且0．060mm以下的圓形或者係各頂點都與直徑為0．020mm以上且0．060mm以下的外接圓相交的多邊形，在表面積為So的平坦面上形成該凹凸部並且該凹凸部的表面積為S的情況下的So和S的比率S/So為1．7以上。
根據所公開的技術，能夠提供一種半導體裝置，其引線架表面所形成的凹凸部的表面積大於以往，據此可提高與樹脂之間的密著性。
1、2‧‧‧半導體裝置
10、10S、50S‧‧‧引線架(lead frame)
13‧‧‧高密度凹凸部
11、51‧‧‧芯片墊(die pad)
11x、12x‧‧‧段差部(高低部)
12、52‧‧‧引線(lead)
15‧‧‧連接部
20‧‧‧半導體芯片
30‧‧‧金屬線
40‧‧‧樹脂部
52i‧‧‧內引線(inner lead)
52o‧‧‧外引線(outer lead)
54‧‧‧連接端子
151‧‧‧外框部
152、552‧‧‧阻隔條(dam bar)
153、553‧‧‧支撐條(support bar)
[第1圖]第1實施方式的半導體裝置的例示圖。
[第2圖]對S比(S ratio)進行說明的圖。
[第3圖]第1實施方式的半導體裝置製造步驟的示例圖(其1)。
[第4圖]第1實施方式的半導體裝置製造步驟的示例圖(其2)。
[第5圖]第1實施方式的半導體裝置製造步驟的示例圖(其3)。
[第6圖]第1實施方式的半導體裝置製造步驟的示例圖(其4)。
[第7圖]第1實施方式的半導體裝置製造步驟的示例圖(其5)。
[第8圖]第1實施方式的半導體裝置製造步驟的示例圖(其6)。
[第9圖]第2實施方式的半導體裝置的示例截面圖。
[第10圖]對第2實施方式的引線架進行例示的部分平面圖。
[第11圖]對杯剪切試驗(cup shear test)的試驗樣品等進行說明的圖。
[第12圖]實施例1的杯剪切試驗結果的示例圖。
[第13圖]實施例2的杯剪切試驗結果的示例圖。
[第14圖]實施例3的杯剪切試驗結果的示例圖。
[第15圖]上述半導體裝置的另一示例截面圖。
下面參照附圖對本發明的實施方式進行說明。需 要說明的係，各圖中存在著對相同構成部分賦予了相同符號並對重覆說明進行了省略的情況。
〈第1實施方式〉
〔第1實施方式的半導體裝置的結構〕
首先對第1實施方式的半導體裝置的結構進行說明。圖1係第1實施方式的半導體裝置的示例圖，圖1的(a)係平面圖，圖1的(b)係沿圖1的(a)的A-A線的截面圖，圖1的(c)係圖1的(b)的B的部分的放大截面圖，圖1的(d)係圖1的(b)的B的部分放大平面圖。然，在圖1的(a)中，為了方便起見，對金屬線30和樹脂部40的圖示進行了省略。又，在圖1的(d)中，為了方便起見，對半導體芯片20和樹脂部40的圖示也進行了省略。
參照圖1，半導體裝置1大致具有引線架10、半導體芯片20、金屬線30(鍵合金線(bonding wire))和樹脂部40(密封樹脂)。半導體裝置1係所謂的QFN(Quad Flat Non-leaded package(四側無引腳扁平封裝))型半導體裝置。
需要說明的係，在本實施方式中，為了方便起見，將半導體裝置1的半導體芯片20側稱為上側或一側，並將引線架10側稱為下側或另一側。又，將各部位的半導體芯片20側的面稱為一個面或上面，並將引線架10側的面稱為另一個面或下面。然，半導體裝置1也可在上下顛倒的狀態下進行使用或者也可按任意角度進行配置。又，平面觀察係指從引線架10的一個面的法線方向觀察對象物，而平面形狀則係指從 引線架10的一個面的法線方向觀察對象物時所看到的形狀。
在半導體裝置1中，引線架10具有用於安裝半導體芯片20的芯片墊11(芯片安裝部)、多個(本申請中，多個係指兩個以上)引線12(端子部)和支撐條153。作為引線架10的材料例如可使用銅(Cu)或銅合金、42合金(Fe和Ni的合金)等。
引線12與芯片墊11電氣分離，平面觀察時，芯片墊11的周圍按預定間距設置了多個引線12。然，引線12並不一定設置在芯片墊11的周圍的四個方向，例如，也可僅設置在芯片墊11的兩側。引線12的寬度例如可為0．2mm左右。引線12的間距例如可為0．4mm左右。
芯片墊11的下面的外周設置了段差部11x。換言之，芯片墊11的下面被形成為面積小於上面的面積。又，在除了從樹脂部40的側面露出的一側的引線12的下面的外周也設置了段差部12x。換言之，引線12的下面被形成為面積小於上面的面積。藉由設置段差部11x和12x，用於構成樹脂部40的樹脂會流入段差部11x和12x的內部，這樣就可防止芯片墊11和引線12從樹脂部40脫落。
支撐條153係在使引線架10單片化之前對芯片墊11進行支撐的部件。需要說明的係，支撐條153的裡面進行了半蝕刻(Half Etching)，支撐條153的厚度與段差部11x和12x大致相同。所以，支撐條153的裡面完全被樹脂部40進行覆蓋，不會從樹脂部40露出。
半導體芯片20以面朝上(face up)的狀態安裝在芯片墊11上。半導體芯片20的上面側所形成的各電極端子藉由金線和/或銅線等金屬線30與引線12的上面電氣連接(引線鍵合(wire bonding))。
樹脂部40對引線架10、半導體芯片20和金屬線30進行密封。然，芯片墊11的下面、引線12的下面和引線12的半導體裝置1的外周緣部側的側面則從樹脂部40露出。即，樹脂部40以使芯片墊11和引線12的一部分露出的方式對半導體芯片20等進行了密封。引線12的從樹脂部40露出的部分為外部連接端子。
芯片墊11的下面和引線12的下面與樹脂部40的下面大致為同面。又，引線12的半導體裝置1的外周緣部側的側面與樹脂部40的側面也可大致為同面。作為樹脂部40，例如可採用使環氧樹脂含有填料(filler)的所謂模壓樹脂(mold resin)等。
如圖1的(c)和圖1的(d)所示，引線架10的上面(芯片墊11的上面、引線12的上面和支撐條153的上面)設置了高密度凹凸部13。需要說明的係，設置了高密度凹凸部13的區域在圖1的(a)中以類似梨皮的模樣被進行了表示，在圖1的(b)中則以波浪線被進行了表示。
芯片墊11的下面和側面、引線12的下面和側面、及段差部11x和12x上沒有設置高密度凹凸部13。即，高密度凹凸部13沒有形成在芯片墊11和引線12的從樹脂部40露出的部分。在引線架10中，從樹脂部40露出 的面被形成為與形成了高密度凹凸部13的面相比較為平坦。
然，這並不係必須的，例如，也可在從樹脂部40露出的芯片墊11的下面和/或引線12的下面形成高密度凹凸部13。此時，盡管不會對與樹脂部40之間的密著性起什麽作用，然，由於在芯片墊11的下面和/或引線12的下面設置了焊料等接合材，所以具有可提高芯片墊11和/或引線12與接合材之間的密著性的效果。
又，還可在段差部11x和/或段差部12x的下面(引線架10的裡面的半蝕刻部分)形成高密度凹凸部13。此時，可進一步提高與樹脂部40之間的密著性。
高密度凹凸部13係例如平面形狀為大致圓形的微小凹部13’(微凹(dimple))高密度縱橫排列的部分。高密度凹凸部13例如可排列為面心格子等格子狀。需要說明的係，在圖1的(c)中，高密度凹凸部13的各凹部的截面盡管被表示為矩形形狀，然，實際上也可形成為凹部底面向下方彎曲的曲面狀截面。
凹部的直徑優選為0．0200~0．060mm，較佳為0．0200~0．040mm。凹部的間距優選為0．040~0．080mm。凹部的深度優選為引線架10的板厚的35~70%左右，例如可為0．010~0．050mm左右。
然，在高密度凹凸部13中，凹部的平面形狀也可不係大致圓形，例如可為六邊形等的多邊形。此時，多邊形的外接圓的直徑優選為0．0200~0．060mm，較佳 為0．0200~0．040mm。多邊形的外接圓的間距優選為0．040~0．08mm。
在凹部的直徑和/或多邊形的外接圓的直徑小於0．0200mm或大於0．06mm的情況下，S比難以增加，與樹脂部40之間的密著性不會提高。
需要說明的係，在本申請中，高密度凹凸部係指凹凸部的凹部的平面形狀係直徑為0．020mm以上且0．060mm以下的圓形或者係各頂點與直徑為0．020mm以上且0．060mm以下的外接圓相交的多邊形，並且，凹凸部的S比為1．7以上。這裡，S比係指如圖2所示的在表面積為So的平坦面上形成凹凸部並且該凹凸部的表面積為S的情況下的So和S的比率。即，S比=S/So。
這樣，藉由設置高密度凹凸部13，由於與樹脂部40接觸的部分的表面積增加了，所以會產生固著效果(anchor effect)，進而可提高引線架10和樹脂部40之間的密著性。其結果為可防止引線架10和樹脂部40的界面剝離。需要說明的係，由於以往的凹凸部的S比為1~1．2左右，所以難以確保具有充分的密著性。
如上該，作為引線架10的材料例如可使用銅(Cu)和/或銅合金、42合金(Fe和Ni的合金)等。又，為了提高引線鍵合性等，還存在著在引線架10的上面等實施鍍銀(Ag)等被覆處理以生成鍍膜11’的情況。鍍銀的厚度通常為2~6μm左右。這裡需要說明的係，即使在實施了鍍銀的情況下，高密度凹凸部13也不會被平坦化，與實施鍍 銀之前相比，仍可維持大致相同的S比。為此，即使在引線架10的上面等實施了鍍銀(Ag)的情況下，也可提高引線架10和樹脂部40之間的密著性。
又，即使在取代銀膜以被覆(plating)方式形成了Au膜、Ni/Au膜(依次對Ni膜和Au膜進行了層叠的金屬膜)、Ni/Pd/Au膜(依次對Ni膜、Pd膜和Au膜進行了層叠的金屬膜)等的情況下，仍可提高引線架10和樹脂部40之間的密著性。
需要說明的係，在本實施方式中，引線12的上面的與金屬線30連接的區域也形成了高密度凹凸部13。然，根據與金屬線30的連接條件(引線鍵合的條件)的不同，不存在高密度凹凸部13的情況有時也為優選，在這種情況下，引線12的上面的與金屬線30連接的區域也可不形成高密度凹凸部13。
〔第1實施方式的半導體裝置的製造方法〕
接下來對第1實施方式的半導體裝置的製造方法進行說明。圖3~圖8係第1實施方式的半導體裝置的製造步驟的示例圖。
首先，在圖3所示的步驟中，準備預定形狀的金屬制板材10B。板材10B最終要沿虛線所示的切割線被進行切割以被單片化為各單片化區域C，成為多個引線架10(參照圖1)的部件。作為板材10B的材料例如可使用銅(Cu)和/或銅合金、42合金等。板材10B的厚度例如可為100~200μm左右。需要說明的係，圖3的(a)係平 面圖，圖3的(b)係沿圖3的(a)的A-A線的截面圖。在圖3的(a)的平面圖中，為了方便起見，進行了與圖3的(b)的截面圖相對應的陰影處理(hatching)。
接下來，在圖4所示的步驟中，在板材10B的上面形成感光性光阻(resist)300，並在板材10B的下面形成感光性光阻310。之後，對光阻300和310進行露光和顯像，以在預定位置形成開口部300x和300y以及開口部310x。
開口部300x和310x係用於在板材10B上形成芯片墊11、引線12和支撐條153的開口部。又，開口部300y係用於形成高密度凹凸部13的開口部，例如為縱橫排列的多個圓形的開口。圓形開口的直徑優選為0．0200~0．060mm，較佳為0．0200~0．040mm。圓形開口的間距優選為0．040~0．080mm。單片化區域C係安裝了半導體芯片之後被樹脂部40所覆蓋的被覆區域。高密度凹凸部13形成在被覆區域的至少一部分的區域。
需要說明的係，圖4示出了圖3的一個單片化區域C，圖4的(a)係平面圖，圖4的(b)係沿圖4的(a)的A-A線的截面圖，圖4的(c)係圖4的(b)的B的部分放大截面圖，圖4的(d)係圖4的(b)的B的部分放大平面圖。又，在圖4的(a)和圖4的(d)中，為了方便起見，進行了與圖4的(b)的截面圖相對應的陰影處理。又，設置了用於形成高密度凹凸部13的開口部300y的區域 在圖4的(a)中以類似梨皮的模樣被進行了表示，而在圖4的(b)中則以波浪線被進行了表示。下述的圖5和圖6中也同樣。
接下來，在圖5所示的步驟中，以光阻300和310作為蝕刻掩膜對板材10B進行蝕刻(例如，濕蝕刻)。在平面觀察時開口部300x和310x形成為重覆的部分，板材10B進行貫通。又，在平面觀察時僅形成了開口部310的部分(開口部310x比開口部300x大的部分)，僅對板材10B的下面側進行了半蝕刻，以形成段差部11x和12x。又，作為支撐條153的部分的下面從開口部310x露出，在該部分僅對板材10B的下面側進行了半蝕刻，以形成厚度與段差部11x和12x大致相同的支撐條153。
又，在形成了開口部300y的部分，蝕刻初期由於蝕刻液並不進入各圓形開口的周圍(形成了光阻300的部分)，所以板材10B不被蝕刻。之後，從蝕刻中期開始至末期，蝕刻液從周圍進入以進行腐蝕。其結果為，由於各圓形開口的周圍與各圓形開口的內部相比蝕刻深度較淺，所以各圓形開口的內部與各圓形開口的周圍相比較窪，變成平面形狀為圓形的凹部，這樣就可形成高密度凹凸部13。
據此，完成了引線架10S的製作。引線架10S包括作為引線架10的多個單片化區域C，各單片化區域C中形成了芯片墊11、多個引線12和支撐條153。
需要說明的係，在形成了開口部300y的區 域，引線架10S的厚度與蝕刻前相比變薄。在開口部300y藉由改變開口的平面形狀和/或大小、間距，可形成具有各種各樣的形狀和/或深度的凹部的高密度凹凸部13。又，在開口部300y藉由改變開口的平面形狀和/或大小、間距，可改變蝕刻量，據此可將引線架10S的厚度薄型化為任意厚度。
接下來，在圖6所示的步驟中，對圖5所示的光阻300和310進行除去。據此，可變為圖7所示的平面形狀的引線架10S。圖7所示的引線架10S係作為引線架10的多個單片化區域C藉由連接部15進行了連接的結構。連接部15具有在引線架10S的外緣部形成為框架狀的外框部151、在外框部151的內側於各單片化區域C之間配置為格子狀的阻隔條152、及在各單片化區域C內斜著配置的支撐條153。支撐條153的一端與外框部151或阻隔條152連接，另一端與芯片墊11的四角連接，以對芯片墊11進行支撐。在外框部151或阻隔條152的各單片化區域C側以對芯片墊11進行包圍的方式設置了多個引線12。
在圖6和圖7所示的步驟之後，也可在引線架10S的所要部分以被覆等方式形成Ag膜、Au膜、Ni/Au膜(依次對Ni膜和Au膜進行了層叠的金屬膜)、Ni/Pd/Au膜(依次對Ni膜、Pd膜和Au膜進行了層叠的金屬膜)等。例如，為了提高引線鍵合性，還可在引線12的上面實施鍍銀處理。
繼續對半導體裝置1的製作步驟進行說明。首 先，在圖8的(a)所示的步驟中，將半導體芯片20以面朝上(face up)的狀態安裝在各單片化區域C的芯片墊11上。半導體芯片20例如可藉由芯片粘結薄膜(die attach film)安裝在芯片墊11上。此時，藉由加熱至預定溫度可使芯片粘結薄膜硬化。
接下來，在圖8的(b)所示的步驟中，將半導體芯片20的上面側所形成的電極端子藉由金屬線30與引線12電氣連接。金屬線30例如可藉由引線鍵合與半導體芯片20的電極端子和引線12連接。
接下來，在圖8的(c)所示的步驟中，形成對引線架10S、半導體芯片20和金屬線30進行密封的樹脂部40。作為樹脂部40例如可使用使環氧樹脂含有填料的所謂的模壓樹脂等。樹脂部40例如可採用傳遞模壓(transfer mold)法或直接模壓(compression mold)法等形成。
需要說明的係，在形成樹脂部40時，為了不使樹脂流至引線架10S的下面，可在引線架10S的下面貼上保護膠帶等。由於引線架10S的下面沒有形成高密度凹凸部13，可在引線架10S的下面無間隙地貼上保護膠帶等，進而可確實地防止樹脂流至該處。
然，由於只要確實地貼上保護膠帶等即可，例如，也可僅使芯片墊11的下面的外周部為平坦面，並在其內側形成高密度凹凸部13。此時，在完成了半導體裝置1的製作後進行實裝時，具有可提高芯片墊11的下面和芯片墊11的下面所設置的焊料等接合材之間的密著性的效果。
之後，沿切割線對圖8的(c)所示的結構體進行切割，使其單片化為各單片化區域C，據此完成了多個半導體裝置1(參照圖1)的製作。切割例如可藉由切割機(slicer)等來進行。
需要說明的係，半導體裝置1可作為1個制品而進行出貨，也可將圖7所示的單片化前的引線架10S作為1個制品而進行出貨。此時，作為制品獲得了單片化前的引線架10S的廠家等，可藉由實施圖8所示的各步驟來製作多個半導體裝置1。
這樣，在引線架10S的製造步驟中，就可在對板材進行蝕刻以形成芯片墊11和/或引線12、支撐條153時所用的蝕刻掩膜上製作用於形成高密度凹凸部的預定圖案。據此，可在與形成芯片墊11和/或引線12、支撐條153的步驟相同的步驟中形成高密度凹凸部13，這樣就可使製造步驟高效化，並可降低製造成本。
又，由於採用1個蝕刻掩膜就可同時形成芯片墊11、引線12、支撐條153和高密度凹凸部13，所以原則上來說這些部件不會發生位置偏差。因此可在芯片墊11、引線12和支撐條153的預期位置形成高密度凹凸部13。
需要說明的係，如以往那樣，在與形成芯片墊11和/或引線12、支撐條153的蝕刻步驟不同的步驟中實施對表面進行粗化的蝕刻的方法中，製造步驟複雜進而導致成本上升，並且粗化區域的位置精度也較差。
〈第2實施方式〉
第2實施方式示出了QFP(Quad Flat Package)的例子。需要說明的係，在第2實施方式中也存在著對與上述實施方式相同的構成部分的說明進行了省略的情況。
圖9係第2實施方式的半導體裝置的示例截面圖。參照圖9，半導體裝置2大致具有引線架50、半導體芯片20、金屬線30(鍵合金線)和樹脂部40。半導體裝置2係所謂的QFP型半導體裝置。
在半導體裝置2中，引線架50具有用於安裝半導體芯片20的芯片墊51(芯片安裝部)、多個引線52(端子部)和支撐條553(參照圖10)。引線架50的材料例如可與引線架10同樣。
引線52具有內引線52i和外引線52o。內引線52i的上面藉由金屬線30與半導體芯片20的上面側所形成的各電極端子電氣連接(引線鍵合)。內引線52i被樹脂部40密封。外引線52o從內引線52i延伸並從樹脂部40露出。又，外引線52o在樹脂部40的外部進行彎曲並藉由焊料等與外部配線連接。需要說明的係，與第1實施方式不同的係芯片墊51的下面不從樹脂部40露出。
在半導體裝置2中，由波浪線所示的芯片墊51的上面和下面、內引線52i的上面和下面、以及支撐條553的上面和下面形成了與圖1的(b)和圖1的(c)同樣的高密度凹凸部13。據此，由於與樹脂部40接觸的部分的表面積增加了，所以會產生固著效果，進而可提高引線架50和樹脂部40之間的密著性。其結果為可防止引線架50和樹脂 部40的界面剝離。
製作半導體裝置2時，例如可如圖10所示在內引線52i的外側使用藉由阻隔條552而設置了外引線52o的引線架50S。當然，也可與圖7同樣地，構成為將多個圖10所示的結構進行了連接的結構。又，引線架50S可藉由與製作引線架10S同樣的步驟來進行製作。
製作半導體裝置2的基本步驟盡管與製作半導體裝置1時相同，然，需要有對外引線52o等進行彎折的彎折步驟。又，在半導體裝置2的情況下，由樹脂部40進行密封的區域為單片化區域C內的區域D。所以，在圖10的引線架50S中，區域D內的芯片墊51的上面、內引線52i的上面和支撐條553的上面都設置了高密度凹凸部(圖10的由類似梨皮模樣所示的部分)。又，盡管沒有圖示，然，區域D內的芯片墊51的下面、內引線52i的下面和支撐條553的下面也都設置了高密度凹凸部。
需要說明的係，圖9中盡管示出了芯片墊51的下面沒有從樹脂部40露出的例子，然，與半導體裝置1(QFN型半導體裝置)同樣地，也可使芯片墊51的下面從樹脂部40露出。此時，可在芯片墊51的下面側設置相當於段差部11x的段差部。又，在從樹脂部40露出的芯片墊51的下面也可不形成高密度凹凸部13。
〈實施例1〉
首先製作了圖11所示的試驗樣品。具體而言，在由銅構成的平坦的金屬板即引線架材100的上面，形成了 凹部的平面形狀係直徑為0．020mm以上且0．060mm以下的圓形的凹凸部。之後，不對凹凸部的表面實施任何被覆(plating)處理，而僅在凹凸部上按照表1所示的製作條件形成了樹脂杯(cup)140。需要說明的係，針對6個種類的S比，分別製作了6個試驗樣品，並進行了6次測定。這裡，S比=1為沒有形成凹凸部的試驗樣品(比較例：以往的樣品)。又，求S比時的表面積的測定係藉由使用3維測定激光顯微鏡(Olympus公式制LEXT OLS4100)進行的。
需要說明的係，如表1所示，作為熱歷史，在氮氣環境氣體中將試驗樣品置於175℃的溫度下一個小時，之後，在大氣中將其置於230℃的溫度下10分鐘，據此對該試驗樣品進行了加熱。該熱歷史係假設了從引線架至半導體裝置的製作步驟中的在由樹脂部對半導體芯片等進行密封前所進行的半導體芯片安裝步驟(芯片粘結步驟)和引線鍵合步驟中的加熱的熱歷史。
即，藉由在這些步驟中進行加熱，存在著不少引線架氧化所導致的對樹脂部和引線架之間的密著力的影響。為此，在本試驗中，也係在對試驗樣品的引線架材100施加了相當於實際芯片粘結步驟和引線鍵合步驟的加熱的熱歷史之後再形成樹脂杯14。據此，可獲得高可信度的試驗結果。
接下來，按照SEMI標準規格G69-0996所規定的步驟進行了杯剪切試驗。具體而言，將測量儀(gauge)(圖中未示)按在各試驗樣品的樹脂杯140上以使其沿圖11的(b)的箭頭方向移動，據此對剪切強度進行了測定。試驗係在室溫(約25℃)下測量儀的高度為20μm、速度為200μm/秒的條件下進行的。
結果示於圖12。由圖12可知，比較例的試驗樣品(S比=1)的剪切強度平均值為13〔Kgf〕左右，而S比為1．8以上的試驗樣品的剪切強度平均值為17〔Kgf〕以上。即可知，S比為1．8以上時，與以往相比，可大幅度地提高引線架和樹脂之間的密著性。需要說明的係，如果S比為2．5左右，則剪切強度的上升會飽和，其原因在於，引線架和樹脂的界面剝離之前，樹脂的一部分發生了剝離(即，發生了破壞)。
〈實施例2〉
除了在由銅構成的引線架材100的上面形成與實施例1同樣的凹凸部，之後對凹凸部的表面進行鍍銀，並在實施了鍍銀後的凹凸部上形成了樹脂杯140之外，均與實施例1相同，並進行了杯剪切試驗。需要說明的係，鍍銀膜的厚度為大約6μm。
結果示於圖13。由圖13可知，比較例的試驗樣品(S比=1)的剪切強度平均值為13〔Kgf〕左右，而S比為1．7以上的試驗樣品的剪切強度平均值為17〔Kgf〕以上。即可知，S比為1．7以上時，與以往相比，可大幅度地提高引線架上所形成的鍍銀膜和樹脂之間的密著性。
〈實施例3〉
除了在由銅構成的引線架材100的上面形成與實施例1同樣的凹凸部，之後在凹凸部的表面進行鍍Ni/Pd/Au處理，並在實施了鍍Ni/Pd/Au處理後的凹凸部上形成了樹脂杯140之外，均與實施例1相同，並進行了杯剪切試驗。
需要說明的係，鍍Ni/Pd/Au係指在引線架材100的上面依次進行鍍鎳膜、鍍鈀膜和鍍金膜的層叠。在本實施例中，鍍鎳膜的厚度大約為0．8μm，鍍鈀膜的厚度大約為0．03μm，鍍金膜的厚度大約為0．006μm。
結果示於圖14。由圖14可知，比較例的試驗樣品(S比=1)的剪切強度平均值為6〔Kgf〕左右，而S比為1．8以上的試驗樣品的剪切強度平均值為17〔Kgf〕以上。即可知，S比為1．8以上時，與以往相比，可大幅度提高引線架上所形成的鍍Ni/Pd/Au膜和樹脂之間的密著性。
〈實施例的總結〉
藉由在由銅構成的引線架的上面形成凹部的平面形狀係直徑為0．020mm以上且0．060mm以下的圓 形並且S比為1．7以上的凹凸部、即、高密度凹凸部，可增加與樹脂部接觸的部分的表面積。為此，會產生固著效果，進而可提高引線架和樹脂部之間的密著性。
又，高密度凹凸部即使在實施了鍍銀或鍍Ni/Pd/Au的處理後也能維持一定以上的S比，為此，在進行了這樣的被覆後的表面形成了樹脂部的情況下，也可提高引線架和樹脂部之間的密著性。
又，S比為1．7~2．5左右係較佳的可使用範圍，從密著力的提高效果和/或密著力的提高會飽和的角度來看，S比的更好的範圍為1．8~2．0左右。
需要說明的係，在凹凸部的凹部的平面形狀係各頂點都與直徑為0．020mm以上且0．060mm以下的外接圓相交的多邊形的情況下，也確認到了同樣的效果。
以上對較佳實施方式等進行了詳細說明，但本發明並不限定於上述實施方式等，在權利要求書所記載的範圍還可對上述實施方式等進行各種各樣的變形和置換。
例如，在上述實施方式中，盡管以QFN型和QFP型的引線架為例進行了說明，然，本發明也可應用於其他類型的引線架。作為其他類型的一例，可列舉出LOC(Lead On Chip)型。
又，在上述實施方式中，盡管示出了QFN型引線架具有芯片墊的例子，然，在QFN型引線架中也存在著不設置芯片墊的情況。本發明也可應用於此情況。
又，如圖15所示，半導體芯片20也可採用芯 片倒裝(flip-chip)方式安裝在引線架10上。圖15係上述半導體裝置的另一示例截面圖。在此情況下，引線架10可僅包括引線12。半導體芯片20的電極端子藉由連接端子54與引線12的上表面連接。連接端子54可為焊料凸塊(solder bump)、金凸塊(gold bump)、銅凸塊(copper bump)等。高密度凹凸部13可形成在引線12(引線架10)的與連接端子54連接的連接區域。此情況下也可對引線12的上表面實施類似鍍銀那樣的處理以形成鍍膜11’。
基於上述，本發明提供了一種半導體裝置，包括：引線架；半導體芯片，安裝在該引線架上；和密封樹脂，覆蓋該引線架和該半導體芯片。其中，在該引線架的被該密封樹脂覆蓋的被覆部分形成包括多個凹部的凹凸部。其中，該多個凹部的每一個的平面形狀係圓形或多邊形，該圓形的直徑為0．020mm以上且0．060mm以下，該多邊形定義一個直徑為0．020mm以上且0．060mm以下的外接圓，其中，比率S/So為1．7以上，這裡S係表面積為So的平坦面上所形成的該凹凸部的表面積。
又，該引線架的從該密封樹脂露出的部分為平坦面。
又，該半導體裝置還包括：金屬線，連接該引線架和該半導體芯片。其中，在該引線架的與該金屬線連接的部分形成該凹凸部。
又，該半導體裝置還包括：鍍膜，形成在該引線架的該凹凸部上。其中，形成有該鍍膜的該凹凸部的該比率S /So為1．7以上。
又，該的半導體裝置還包括：連接端子，對該引線架和該半導體芯片進行連接。其中，該凹凸部形成在該引線架的與該連接端子連接的連接區域。
本發明還提供一種引線架，包括：被覆部分，由密封樹脂覆蓋。其中，在該被覆部分形成包括多個凹部的凹凸部。其中，該多個凹部的每一個的平面形狀係圓形或多邊形，該圓形的直徑為0．020mm以上且0．060mm以下，該多邊形定義一個直徑為0．020mm以上且0．060mm以下的外接圓。其中，比率S/So為1．7以上，這裡S係表面積為So的平坦面上所形成的該凹凸部的表面積。
又，該引線架還包括：連接部分，與金屬線連接。其中，在與該金屬線連接的該連接部分上形成該凹凸部。
又，該引線架還包括：鍍膜。其中，形成有該鍍膜的該凹凸部的該比率S/So為1．7以上。
又，該引線架還包括：連接區域，與連接端子連接。其中，該凹凸部形成在該連接區域。
本發明還提供一種引線架的製造方法，具有：對金屬制的板材進行蝕刻以形成引線架的步驟；和在該引線架的由密封樹脂覆蓋的被覆部分形成包括多個凹部的凹凸部的步驟。其中，該多個凹部的每一個的平面形狀係直徑為0．020mm以上且0．060mm以下的圓形或者係各頂點都與直徑為0．020mm以上且0．060mm以下的外接圓相交的多邊形。其中，在表面積為So的平坦面上形成該凹凸部， 並且該凹凸部的表面積為S的情況下的So和S的比率S/So為1．7以上。
又，形成該引線架的步驟和形成該凹凸部的步驟為同一步驟，該引線架和該凹凸部均採用同一蝕刻掩膜並藉由蝕刻而形成。
2‧‧‧導電性基板
13‧‧‧高密度凹凸部
20‧‧‧半導體芯片
30‧‧‧金屬線
40‧‧‧樹脂部
50‧‧‧引線架
51‧‧‧芯片墊
52i‧‧‧內引線
52o‧‧‧外引線
52‧‧‧引線

Claims (11)

  1. 一種半導體裝置，包括：引線架；半導體芯片，安裝在該引線架上；和密封樹脂，覆蓋該引線架和該半導體芯片，其中，在該引線架的被該密封樹脂覆蓋的被覆部分形成包括多個凹部的凹凸部，其中，該多個凹部中的每個凹部的平面形狀係圓形或多邊形，該圓形的直徑為0．020mm以上且0．060mm以下，該多邊形定義一個直徑為0．020mm以上且0．060mm以下的外接圓，其中，比率S/So為1．7以上，這裡S係表面積為So的平坦面上所形成的該凹凸部的表面積。
  2. 根據申請專利範圍第1項之半導體裝置，其中：該引線架的從該密封樹脂露出的部分為平坦面。
  3. 根據申請專利範圍第1項之半導體裝置，還包括：金屬線，連接該引線架和該半導體芯片，其中，在該引線架的與該金屬線連接的部分形成該凹凸部。
  4. 根據申請專利範圍第1項之半導體裝置，還包括：鍍膜，形成在該引線架的該凹凸部上，其中，形成有該鍍膜的該凹凸部的該比率S/So為1．7以上。
  5. 根據申請專利範圍第1項之半導體裝置，還包括： 連接端子，對該引線架和該半導體芯片進行連接，其中，該凹凸部形成在該引線架的與該連接端子連接的連接區域。
  6. 一種引線架，包括：被覆部分，由密封樹脂覆蓋，其中，在該被覆部分形成包括多個凹部的凹凸部，其中，該多個凹部中的每個凹部的平面形狀係圓形或多邊形，該圓形的直徑為0．020mm以上且0．060mm以下，該多邊形定義一個直徑為0．020mm以上且0．060mm以下的外接圓，其中，比率S/So為1．7以上，這裡S係表面積為So的平坦面上所形成的該凹凸部的表面積。
  7. 根據申請專利範圍第6項之引線架，還包括：連接部分，與金屬線連接，其中，在與該金屬線連接的該連接部分上形成該凹凸部。
  8. 根據申請專利範圍第6項之引線架，還包括：鍍膜，其中，形成有該鍍膜的該凹凸部的該比率S/So為1．7以上。
  9. 根據申請專利範圍第6項之引線架，還包括：連接區域，與連接端子連接，其中，該凹凸部形成在該連接區域。
  10. 一種引線架的製造方法，包括：對金屬制的板材進行蝕刻以形成引線架的步驟；和 在該引線架的由密封樹脂覆蓋的被覆部分形成包括多個凹部的凹凸部的步驟，其中，該多個凹部中的每個凹部的平面形狀係圓形或多邊形，該圓形的直徑為0．020mm以上且0．060mm以下，該多邊形定義一個直徑為0．020mm以上且0．060mm以下的外接圓，其中，比率S/So為1．7以上，這裡S係表面積為So的平坦面上所形成的該凹凸部的表面積。
  11. 根據申請專利範圍第10項之引線架的製造方法，其中：形成該引線架的步驟和形成該凹凸部的步驟為同一步驟，該引線架和該凹凸部均採用同一蝕刻掩膜並藉由蝕刻而形成。
TW105128875A 2015-10-16 2016-09-07 引線架及其製造方法、半導體裝置 TWI725051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015205027A JP6650723B2 (ja) 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置
JP2015-205027 2015-10-16

Publications (2)

Publication Number Publication Date
TW201725675A true TW201725675A (zh) 2017-07-16
TWI725051B TWI725051B (zh) 2021-04-21

Family

ID=58524242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128875A TWI725051B (zh) 2015-10-16 2016-09-07 引線架及其製造方法、半導體裝置

Country Status (4)

Country Link
US (1) US9831158B2 (zh)
JP (1) JP6650723B2 (zh)
CN (1) CN107068643B (zh)
TW (1) TWI725051B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
WO2018074035A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
JP6850202B2 (ja) * 2017-06-02 2021-03-31 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
KR101862705B1 (ko) * 2017-09-29 2018-05-30 제엠제코(주) 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지
TWI746883B (zh) 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
US20190206770A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit package with lead lock
JP7032239B2 (ja) * 2018-05-28 2022-03-08 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
US10600725B2 (en) * 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US10998256B2 (en) 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
JP7163896B2 (ja) * 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
JP7494107B2 (ja) 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置
US11930590B2 (en) * 2020-12-31 2024-03-12 Texas Instruments Incorporated Stress relief for flip-chip packaged devices
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH06268142A (ja) * 1993-03-16 1994-09-22 Fujitsu Ltd 半導体装置
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
DE10054081A1 (de) * 2000-10-31 2002-05-08 Heraeus Gmbh W C Verfahren zur Herstellung eines Metallträgerrahmens, Metallrägerrahmen und seine Verwendung
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
TWI381549B (zh) * 2008-04-28 2013-01-01 Lextar Electronics Corp 發光二極體封裝
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
CN102144189B (zh) * 2008-09-04 2015-06-10 旭化成电子材料株式会社 感光性树脂组合物、层压体、抗蚀图案形成方法以及导体图案、印刷电路板的制造方法
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6028454B2 (ja) * 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9831158B2 (en) 2017-11-28
CN107068643B (zh) 2021-12-14
CN107068643A (zh) 2017-08-18
JP2017076764A (ja) 2017-04-20
TWI725051B (zh) 2021-04-21
JP6650723B2 (ja) 2020-02-19
US20170110389A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI725051B (zh) 引線架及其製造方法、半導體裝置
TWI705543B (zh) 引線架及其製造方法
TWI716477B (zh) 引線架及其製造方法、半導體裝置
JP3218933U (ja) プリフォームリードフレーム及びリードフレームパッケージデバイス
CN106847782B (zh) 半导体装置及其制造方法、引线框架及其制造方法
JP2016018931A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
TW201526190A (zh) 半導體裝置及其製造方法
JP7311226B2 (ja) リードフレーム
JP7442333B2 (ja) 半導体装置およびその製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP6774531B2 (ja) リードフレーム及びその製造方法
JP2018129442A (ja) 半導体装置およびその製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2006269719A (ja) 電子装置
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP2019102697A (ja) 半導体装置およびその製造方法
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
TWI706482B (zh) 引線框架的製造方法及引線框架
JP2008071886A (ja) 半導体装置用リードフレームとその製造方法
JP2010283147A (ja) 半導体装置の製造方法、基板の製造方法及び基板