TW201724240A - 半導體晶圓之加工方法 - Google Patents

半導體晶圓之加工方法 Download PDF

Info

Publication number
TW201724240A
TW201724240A TW105128874A TW105128874A TW201724240A TW 201724240 A TW201724240 A TW 201724240A TW 105128874 A TW105128874 A TW 105128874A TW 105128874 A TW105128874 A TW 105128874A TW 201724240 A TW201724240 A TW 201724240A
Authority
TW
Taiwan
Prior art keywords
wafer
coating layer
undulation
amplitude
forming step
Prior art date
Application number
TW105128874A
Other languages
English (en)
Other versions
TWI615893B (zh
Inventor
田中利幸
橋本靖行
Original Assignee
Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓｕｍｃｏ股份有限公司 filed Critical Ｓｕｍｃｏ股份有限公司
Publication of TW201724240A publication Critical patent/TW201724240A/zh
Application granted granted Critical
Publication of TWI615893B publication Critical patent/TWI615893B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

藉由減低複數塗佈層的最外側的塗佈層的表面起伏以將其面平坦化，將研磨後的半導體晶圓的表面起伏去除並將其表面平坦化。首先，將半導體單結晶錠切片以製作薄圓板狀的晶圓(切片步驟)，藉由在此晶圓的第一面全體上塗佈硬化性材料，在形成已平坦化的塗佈層之後(塗佈層形成步驟)，使此塗佈層硬化(塗佈層硬化步驟)。接著，利用研磨裝置對與晶圓的第一面為反對側的第二面進行研磨之後，將塗佈層從晶圓的第一面去除。更利用研磨裝置平面研磨晶圓的第一面。上述切片步驟之後，頻率解析上述塗佈層形成步驟前的晶圓的第一面的表面高度，當10~100nm的波長區域的晶圓的第一面的表面起伏的振幅是0.5μm以上時，重複複數次塗佈層形成步驟及塗佈層硬化步驟。

Description

半導體晶圓之加工方法
本發明係有關於加工半導體晶圓的方法，特別是有關於用以平坦化半導體晶圓的表面的加工方法。
從來，由於半導體晶圓係利用將微細圖案照相製版而製作，因此要求晶圓表面的平坦化。特別是被稱為「奈米級形貌(nanotopography)」的表面起伏，是存在於空間波長約0.2~20mm的晶圖表面上的凹凸，近來，利用降低奈米級形貌以提昇晶圓平坦度的技術已有提案。作為此晶圓平坦化加工方法，已揭示的晶圓的製造方法(例如，參照專利文件1)，將單結晶錠切片以製作薄圓板狀的晶圓，在此晶圓的第1面塗佈硬化性材料，將塗佈在晶圖的第1面上的硬化性材料平坦地形成，在此硬化性材料硬化後，以硬化性材料的平坦面相接在晶圓保持裝置的方式，將晶圓載置於晶圓保持裝置以研磨和第1面為反對側的第2面，更在去除硬化性材料之後，以將上述被研磨的第2面相接在晶圓保持裝置的方式，將晶圓載置於晶圓保持裝置以研磨第1面。此晶圓的製造方法中，塗佈步驟在晶圓的第1面所塗佈的硬化性材料的厚度係大於或等於40μm且小於300μm。
如此構成的晶圓的製造方法中，當研磨晶圓的第2面時，由於所塗佈的硬化性材料的厚度大於或等於40μm且小於300μm，所以能夠充分地吸收晶圓的表面起伏，在研磨時晶圓的加工面上的表面起伏不會被轉移。如此，晶圓的第2面不須進行拋光步驟或兩面研磨步驟，藉由研磨步驟對表面起伏被去除的均一平坦面加工。而且，在去除塗佈在第1面的硬化性材料之後，當研磨晶圓的第1面時，相接於夾盤台(chuck table)的第2面是平坦面，所以在第1面上沒有表面起伏被轉移，能對厚度均一的平坦面加工。
另一方面，有晶圓的製造方法被揭示(例如參照專利文件2)，在錠切片而得的薄板狀晶圓的第1面上，將硬化收縮率為7%以下且貯藏彈性率在25℃的值是1.0×106~3.0×109Pa的硬化性樹脂組成物以10μm~200μm的膜厚塗佈，藉由將塗佈有硬化樹脂組成物的晶圓的第2面以按壓裝置按壓，以將塗佈在第1面的硬化樹脂組成物層平坦化，解除按壓裝置的按壓之後，將活性能量光線對塗佈在晶圓上的硬化性樹脂組成物層照射以使其在晶圓表面硬化，更在將被固定在硬化性樹脂組成物層的晶圓的第2面平坦地研磨加工之後，利用表面加工步驟以已平坦化的晶圓的第2面為基準，研磨加工第1面。
此種構成的晶圓的製造方法中，藉由在從錠切片而得的晶圓的第1面上塗佈硬化性樹脂組成物，以形成硬化性樹脂組成物層，以硬化性樹脂組成物層存在的面成為底面的方式，將晶圓以平坦狀的板狀構件等的按壓裝置均等地按壓而在平坦面加工，使按壓裝置從晶圓脫離之後，在硬化性樹脂組成 物層照射活性能量線平使其硬化，對和平坦面為反對側的晶圓的第2面進行研磨。在此，藉由將貯藏彈性率在25℃的值是1.0×106~3.0×109Pa的硬化性樹脂組成物以10μm~200μm的膜厚塗佈在晶圓的第1面，利用此硬化性樹脂組成物層能充分地吸收晶圓表面的起伏，且在研磨加工步驟中，在晶圓的加工面上不會有表面起伏被轉移。
而且，在將塗佈在第1面的硬化性樹脂組成物層去除之後，研磨晶圓的第1面。此時，由於相接於固定構件的第2面是平坦面，所以在第1面沒有表面起伏被轉移、且能在厚度均一的單坦面上加工。如此在研磨步驟中，能夠去除切片時產生的晶圓表面的起伏。
[先前技術文件] [專利文件]
專利文件1：特開2006-269761號公報。(請求項1、段落[0012]、[0013]、第1圖)
專利文件2：特開2009-272557號公報。(請求項1、段落[0015]、[0016]、第1圖)
然而，上述習知的專利文件1及2所示的晶圓製造方法，由於是在晶圓的表面上只形成一層硬化性樹脂組成物層，硬化性樹脂組成物層在硬化時收縮，會有晶圓的表面起伏會被轉移至硬化性樹脂組成物層的缺點。以被轉移有此晶圓的 表面起伏的硬化性樹脂組成物層的表面為基準而研磨晶圓表面的話，會有在研磨後的晶圓上殘留上述硬化性樹脂組成物層的表面起伏之問題。因此，應該減低上述硬化性樹脂組成物的硬化收縮的影響，而考量將硬化性樹脂組成物層的厚度增厚的方法。但是，若將硬化性樹脂組成物層的厚度增厚，由於變得容易受到硬化性樹脂組成物硬化前的流動性(容易流動)的影響，在上述習知的專利文件1及2所示的晶圓製造方法中，有難以將硬化性樹脂組成物層表面平坦化、且在硬化性樹脂組成物層表面發生凹凸的問題。若以此表面具有凹凸的硬化性樹脂組成物層的表面為基準而研磨晶圓，會有硬化性樹脂組成物層表面的凹凸被轉移至研磨後的晶圓表面上的問題。
本發明之目的為提供半導體晶圓之加工方法，利用在具有比較大表面起伏的半導體晶圓表面上形成複數的塗佈層，藉由將成為半導體晶圓研磨時的基準之最外側的塗佈層的表面起伏降低而將其表面平坦化，能夠去除研磨後的半導體晶圓的表面起伏且能夠坦化其表面。本發明之其他目的為提供半導體晶圓之加工方法，利用在半導體晶圓表面分成複數次地形成塗佈層而將各塗佈層的厚度薄化，能夠緩和用於形成塗佈層的樹脂等的硬化性材料的硬化收縮的影響、且緩和樹脂等的硬化性材料的流動性的影響，而能夠將複數的塗佈層中最外側的塗佈層表面安定地形成平坦的面。
通常，去除半導體晶圓的表面起伏，亦即將奈米形貌的改善作為目的，係藉由將軟質的樹脂等硬化性材料塗佈 在晶圓的一方的面(第一面)形成塗佈層而形成平坦的基準面，將此基準面吸附且沒有彈性變形地支持以研磨上述晶圓的另一方的面(第二面)。但是，對於表面起伏大的晶圓，僅只1層塗佈層無法充分地吸收晶圓的表面起伏，晶圓的表面起伏會被轉移至塗佈層表面，晶圓的表面起伏的去除，亦即奈米形貌的改善無法充分地進行。因此，本發明者暸解，在以1層的塗佈層緩和表面起伏的此塗佈層表面上更形成塗佈層，藉此去除半導體晶圓的表面起伏、亦即改善奈米形貌，而完成本發明。
本發明的第1觀點，晶圓的加工方法包括切片步驟，將半導體單結晶錠以線鋸裝置切片得到薄圓板狀的半導體晶圓；塗佈層形成步驟，在此晶圓的第一面全體上塗佈硬化性材料以形成平坦化的塗佈層；塗佈層硬化步驟，使此塗佈層硬化；第1平面研磨步驟，以此硬化的塗佈層的表面緊靠研磨裝置的工作台的基準面的方式將晶圓載置於工作台，接著利用研磨裝置平面研磨與晶圓的第一面為反對側的第二面；塗佈層去除步驟，將上述硬化的塗佈層從晶圓的第一面去除；第2平面研磨步驟，以此塗佈層已被去除的晶圓的第二面和研磨裝置的工作台的基準面緊靠的方式將晶圓載置於工作台，接著利用研磨裝置平面研磨晶圓的第一面；此加工方法的特徵在於，在切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的晶圓的第一面的表面起伏的振幅是0.5μm以上時，重複複數次塗佈層形成步驟及塗佈層硬化步驟。
本發明的第2觀點是基於第1觀點的發明，更在 切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的晶圓的第一面的表面起伏的振幅是0.5μm以上且小於2.0μm時，重複2次塗佈層形成步驟及塗佈層硬化步驟。
本發明的第3觀點是基於第1觀點的發明，更在切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10~100mm的波長區域的晶圓的第一面的表面起伏的振幅是2.0μm以上時，重複3次塗佈層形成步驟及塗佈層硬化步驟。
本發明第1觀點的半導體晶圓之加工方法，在切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的晶圓的第一面的表面起伏的振幅是0.5μm以上時，重複複數次塗佈層形成步驟及塗佈層硬化步驟，所以在表面起伏的振幅較大的晶圓的第一面所形成的複數的塗佈層中，成為研磨時基準的最外側的塗佈層的表面起伏被降低以平坦化其表面。結果，上述被平坦化的最外側的塗佈層表面作為基準面對晶圓進行研磨，所以能去除晶圓的表面起伏，且能平坦化其表面。又，藉由將分成複數次地在晶圓表面上所形成的各塗佈層的厚度予以薄化，能夠緩和用於形成塗佈層的樹脂等的硬化性材料的硬化收縮的影響、且能夠緩和樹脂等硬化性材料的流動性的影響。結果，能將複數的塗佈層中最外側的塗佈層表面安定地形成平坦的面。又，10~100nm的波長區域的晶圓的第一面的表面起伏的 振幅是小於0.5μm時，只進行1次塗佈形成步驟及塗佈層硬化步驟，所以能降低塗佈層的表面起伏而平坦化其表面。
本發明第2觀點的半導體晶圓之加工方法，在切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的晶圓的第一面的表面起伏的振幅是0.5μm以上且小於2.0μm時，重複2次塗佈層形成步驟及塗佈層硬化步驟，順序地在晶圓的第一面形成第1塗佈層及第2塗佈層，所以重複較少的塗佈層形成步驟及塗佈層硬化步驟，能夠降低晶圓研磨時成為基準的第2塗佈層的表面起伏且平坦化其表面。結果，能確實地去除研磨後的晶圓的表面起伏且能夠確實地平坦化其表面。
本發明第3觀點的半導體晶圓之加工方法，在切片步驟之後，將塗佈層形成步驟前的晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的晶圓的第一面的表面起伏的振幅是2.0μm以上時，重複3次塗佈層形成步驟及塗佈層硬化步驟，順序地在晶圓的第一面形成第1塗佈層、第2塗佈層及第3塗佈層，即使晶圓的第一面的表面起伏的振幅比較大，亦能夠降低晶圓研磨時成為基準的第3塗佈層的表面起伏且平坦化其表面。結果，能確實地去除研磨後的晶圓的表面起伏且能夠確實地平坦化其表面。
10‧‧‧半導體晶圓
11‧‧‧第一面
11a‧‧‧第一面的表面起伏
12‧‧‧第二面
12a‧‧‧第二面的表面起伏
14、16‧‧‧硬化性材料
21‧‧‧第1塗佈層
21a‧‧‧第1塗佈層21的表面起伏
22‧‧‧第2塗佈層
22a‧‧‧第2塗佈層22的表面起伏
13‧‧‧保持‧按壓裝置
13a‧‧‧平板
13b‧‧‧按壓台
17‧‧‧平面研磨裝置
17a‧‧‧真空夾盤台
17b‧‧‧磨石
17c‧‧‧定盤
17d、17e‧‧‧主軸
第1圖是流程圖，表示本發明實施樣態的半導體晶圓之加工方法的概略步驟。
第2圖是示意的剖面圖，表示前述概略步驟中以第1塗佈層形成步驟在晶圓上形成第1塗佈層時的第1塗佈層表面的表面起伏與以第2塗佈層形成步驟在晶圓上形成第2塗佈層時的第2塗佈層表面的表面起伏之振幅的差異。
第3圖表示前述概略步驟中從第1塗佈層形成步驟至第2平面研磨步驟之示意的步驟圖。
第4圖是示意的剖面圖，表示實施例1的晶圓加工中在各步驟的晶圓狀態。
第5圖是示意的剖面圖，表示比較例1的晶圓加工中在各步驟的晶圓狀態。
第6圖是示意的剖面圖，表示比較例2的晶圓加工中在各步驟的晶圓狀態。
第7圖是示意的剖面圖，表示比較例3的晶圓加工中在各步驟的晶圓狀態。
第8圖是對表面起伏的振幅是0.5μm以上且小於2.0μm的原料(晶圓)，在執行實施例3、實施例4及比較例4~6的加工之後的各晶圓的奈米級形貌(表面起伏)的表示圖。
第9圖是對表面起伏的振幅是2.0μm以上的原料(晶圓)，在執行實施例1、實施例2及比較例1~3的加工之後的各晶圓的奈米級形貌(表面起伏)的表示圖。
第10圖是對已執行實施例1、實施例2及比較例1~3的加工的晶圓，在更施加鏡面研磨之後的奈米級形貌圖(晶圓表面的高度分佈(高低差)表示圖)。
第11圖是對表面起伏的振幅是0.5μm以上且小於2.0μm 的原料(晶圓)，執行實施例1、實施例2及比較例1的加工之後的各晶圓的表面起伏的頻率解析結果的表示圖。
第12圖是對表面起伏的振幅是2.0μm以上的原料(晶圓)，執行實施例3、實施例4及比較例4的加工之後的各晶圓的表面起伏的頻率解析結果的表示圖。
第13圖是對表面起伏的振幅是0.5μm以上且小於2.0μm的原料(晶圓)，執行實施例1、實施例2及比較例1的加工之後，更施加鏡面研磨的各晶圓的表面起伏的頻率解析結果的表示圖。
第14圖是對表面起伏的振幅是2.0μm以上的原料(晶圓)，執行實施例3、實施例4及比較例4的加工之後，更施加鏡面研磨的各晶圓的表面起伏的頻率解析結果的表示圖。
第15圖是對表面起伏的振幅小於0.5μm的原料(晶圓)，執行參考例1~3的加工之後的各晶圓的表面起伏的頻率解析結果的表示圖。
第16圖是對表面起伏的振幅小於0.5μm的原料(晶圓)，執行參考例1~3的加工之後，更施加鏡面研磨的各晶圓的表面起伏的頻率解析結果的表示圖。
接著，基於圖式說明用以實施本發明的樣態。如第1圖的(a)~(h)所示，本發明的半導體晶圓之製造方法，包括切片步驟(第1圖的(a))，將半導體單結晶錠以線鋸裝置切片以得到薄圓板狀的晶圓；塗佈層形成步驟(第1圖的(b)及(d))，藉由將此晶圓的第一面全體地塗佈硬化性材料以形成平坦化的 塗佈層；塗佈層硬化步驟(第1圖的(c)及(e))，使此塗佈層硬化；第1平面研磨步驟(第1圖的(f))，以此硬化的塗佈層的表面和研磨裝置的工作台的基準面緊靠的方式將晶圓載置於工作台，接著利用研磨裝置將與晶圓的第一面為反對側的第二面進行平面研磨；塗佈層去除步驟(第1圖(g))，將上述硬化的塗佈層從晶圓的第一面去除；以及，第2平面研磨步驟(第1圖的(h))，以已去除此塗佈層的晶圓的第二面與研磨裝置的工作台的基準面緊靠的方式將晶圓載置於工作台、接著利用研磨裝置將晶圓的第一面進行平面研磨。作為半導體晶圓，例如是矽晶圓、碳化矽(SiC)晶圓、砷化鎵(GaAs)晶圓、藍寶石晶圓等，作為半導體單結晶錠，例如是矽單結晶錠、碳化矽(SiC)單結晶錠、砷化鎵(GaAs)單結晶錠、藍寶石單結晶等。又，第1圖中，雖然沒有特別表示將半導體晶圓的外周緣倒角的倒角步驟，但是倒角步驟，例如第1圖的(a)之後進行一次倒角、第1圖的(h)之後進行倒角量比一次倒角大的2次倒角等，可在第1圖的(a)~第1圖的(h)的各步驟中任一步驟之後進行，又可以進複數次。
如第2圖的(a)所示，切片後的晶圓10的第一面11上產生週期性如波浪狀的凹凸的表面起伏11a，切片後的晶圓10的第二面12上產生週期性如波浪狀的凹凸的表面起伏12a。本發明特徵的構成是對在切片步驟後塗佈層形成步驟前之晶圓10的第一面的表面高度進行頻率解析，當10~100nm的波長區域中晶圓的第一面的表面起伏11a的振幅是0.5μm以上時，將塗佈層形成步驟及塗佈層硬化步驟重複複數次。又，當10~100nm的波長區域中晶圓10的第一面的表面起伏11a的振 幅是0.5μm以上且小於2.0μm時，合意的是將塗佈層形成步驟及塗佈層硬化步驟重複2次，當10~100nm的波長區域中晶圓的第一面的表面起伏的振幅是2.0μm以上時，合意的是將塗佈層形成步驟及塗佈層硬化步驟重複數3次。又，在切片步驟後最初的塗佈層形成步驟前，可以進行兩面拋光處理及兩面研磨處理等不具基準面的兩面同時平坦化加工。藉此，在晶圓10的第一面11形成最初的塗佈層(第1塗佈層21)前，能夠預先緩和特定的波長區域(10~100nm)中的晶圓10的第一面11的表面起伏11a及第二面12的表面起12a。
第1~3圖顯示10~100nm波長區域中的晶圓10的第一面11的表面起伏11a的振幅是0.5μm以上且小於2.0μm的情形，此時合意的是將塗佈層形成步驟及塗佈層硬化步驟重複2次。在此，當10~100nm波長區域中的晶圓10的第一面11的表面起伏11a的振幅是0.5μm以上且小於2.0μm，塗佈層形成步驟及塗佈層硬化步驟的重複次數合意的是2次，是由於晶圓10的第一面11的表面起伏11a的振幅是0.5μm以上且小於2.0μm比較小，所以只要將塗佈層形成步驟及塗佈層硬化步驟重複2次，即能將第2塗佈層22的表面起伏22a變得非常小(第2圖)。亦即，首先，晶圓10的第一面11上經過第1塗佈層形成步驟及第1塗佈層硬化步驟，藉由形成已硬化的第1塗佈層21，由於晶圓10的第一面11的表面起伏11a被緩和而不會轉移至第1塗佈層21的表面，所以第1塗佈層21的表面起伏21a變得小於晶圓10的第一面11的表面起伏11a(第2圖的(b)及第3圖的(c))。接著，第1塗佈層21表面上經過第2 塗佈層形成步驟及第2塗佈層硬化步驟，藉由形成已硬化的第2塗佈層22，由於第1塗佈層21的表面起伏21a被緩和而不會轉移至第2塗佈層22的表面，所以第2塗佈層22的表面起伏22a變得非常小(第2圖的(c))。
一方面，當10~100nm的波長區域中的晶圓的第一面的表面起伏是2.0μm以上時，合意的是重複塗佈層形成步驟及塗佈層硬化步驟3次，在晶圓的第一面形成硬化的第1塗佈層，在此第1塗佈層的表面形成硬化的第2塗佈層，更在此第2塗佈層的表面形成硬化的第3塗佈層。在此，當10~100nm的波長區域中的晶圓的第一面的表面起伏是2.0μm以上時，塗佈層形成步驟及塗佈層硬化步驟的重複次數合意的是3次，是由於晶圓的第一面的表面起伏的振幅是2.0μm以上比較大，當將塗佈層形成步驟及塗佈層硬化步驟重複2次時，雖然能將第2塗佈層的表面起伏減小至某一程度，但是無法將其減低至非常小，藉由在此第2塗佈層的表面形成第3塗佈層，能將第3塗佈層的表面起伏減低至非常小。又，當10~100nm的波長區域中的晶圓的第一面的表面起伏小於0.5μm時，只須進行1次塗佈層形成步驟及塗佈層硬化步驟，即能減低塗佈層的表面起伏而將表面平坦化。
另一方面，在重複2次塗佈層形成步驟及塗佈層硬化步驟的情形，第1塗佈層21的表面起伏21a由於變得小於晶圓10的表面起伏11a，所以合意的是將第2塗佈層22的厚度形成的比第1塗佈層21的厚度薄(第2、3圖)。例如，合意的是將第1塗佈層21的厚度形成40~200μm的範圍內，將 第2塗佈層22的厚度形成20~100μm的範圍內且比第1塗佈層21的厚度薄。亦即，當將第1塗佈層21的厚度設為1時，合意的是將第2塗佈層22的厚度形成在0.4~0.7的範圍內。在此，利用將第2塗佈層22的厚度設為比第1塗佈層21的厚度薄，能削減全體的樹脂成本。又，與重複2次塗佈層形成步驟及塗佈層硬化步驟的情形相同，當重複3次塗佈層形成步驟及塗佈層硬化步驟時，合意的是將第2塗佈層的厚度設為比第1塗佈層的厚度薄且將第3塗佈層的厚度設為比第2塗佈層的厚度薄。合意的是，例如將第1塗佈層的厚度形成在40~200μm的範圍內，將第2塗佈層的厚度形成在20~140μm的範圍內且比第1塗佈層的厚度薄，將第3塗佈層的厚度形成在10~80μm的範圍內且比第2塗佈層的厚度薄。亦即，合意的是當第1塗佈層的厚度設為1時，將第2塗佈層的厚度形成在0.4~0.7的範圍內，將第3塗佈層的厚度形成在0.2~0.4的範圍內。在此，遵循從第1塗佈層向第3塗佈層將厚度階段性地變薄，藉此能削減全體的樹脂成本。
基於第3圖詳細說明本發明的半導體晶圓10的具體加工方法。第3圖的(a)表示以固定磨粒方式的線鋸所切斷之切片後的晶圓10的狀態。在此切片上，使用未圖示習知的複線式線鋸裝置，能從錠一次製造複數片的晶圓10。複線式線鋸裝置包括設置有用以導引線的複數槽之複數導引輪，導引輪與導引輪之間，設置有複數列被捲附的極細鋼線之線。讓輪以高速旋轉，將被切斷物壓抵在導引輪與導引輪之間露出的複數列的線，將被切斷物切斷成複數片。又，複線式線鋸裝置中，依 據用於切斷的磨粒的使用方法，有固定磨粒方式與游離磨粒方式。固定磨粒方式所使用的是藉由氣相沈積等使鑽石磨粒等附著在鋼線上的線。游離磨粒方式係邊在線上澆上混合磨粒和油劑的研磨漿邊使用。固定磨粒方式由於是以黏固磨粒的線自身將被切斷物切斷，所以切斷時間短且生產性優。又，固定磨粒方式由於沒有使用研磨漿，所以不需將切斷後混合切削屑的研漿丟棄，所以既環保又經濟。本發明中，雖可以使用任一式，但合意的是使用在環境及經濟面有利的固定磨粒方式。又，當使用固定磨粒方式的複線式線鋸時，由於在晶圓10表面造成的加工損傷大，所以在切斷後的晶圓10產生的表面起伏11a、12a也變大，雖然有奈米形貌(表面起伏)惡化的問題，但是藉由本發明的加工方法，能製造奈米形貌特性優良、亦即奈米形貌值小的晶圓10。
在以固定磨粒方式的複線式線鋸進行切斷切片之後的晶圓10的第一面11上，產生週期性如波浪狀的凹凸的表面起伏11a及由線鋸切斷加工造成的的加工歪斜(加工損傷層)11b，在切片後的晶圓10的第二面12上，產生週期性如波浪狀的凹凸的表面起伏12a及由線鋸切斷加工造成的的加工歪斜(加工損傷層)12b(第3圖的(a))。因此，雖未圖示於第3圖，但可以對晶圓10進行兩面拋光處理及兩面研磨處理等的不具基準面的兩面同時平坦化加工。藉此在晶圓10的第一面11形成第1塗佈層21之前，能預先緩和特定波長區域(10~100mm)中的晶圓10的第一面11的表面起伏11a及第二面12的表面起伏12a。
在第3圖的(b)~(d)表示在第1塗佈層形成步驟及第2塗佈層形成步驟所使用的保持．按壓裝置13的一例。首先，以保持．按壓裝置13的已以高精密度被平坦化的平板13a上滴下並塗佈成為第1塗佈層21的硬化性材料14(第3圖的(b))。接著，使晶圓10的第二面12被吸引保持在保持．按壓裝置13的按壓台13b上，使按壓台13b向下方移動將晶圓10的第一面11按壓在硬化材料14。之後，解除按台13b的壓力，在對殘留在晶圓10的第一面11的表面起伏11a不施予彈性變形的狀態下，使硬化性材料14在晶圓10的第一面11上硬化以形成第1塗佈層21。當此硬化性材料14硬化時，由於晶圓10的第一面11的表面起伏11a被緩和而被轉移至第1塗佈層21表面，所以第1塗佈層21的表面起伏21a變得比晶圓10的第一面11的表面起伏11a小(第2圖的(b))。
接著，使按壓台13b與晶圓10及第1塗佈層21一起向上方移動，在將第1塗佈層21從平板13a剝離之後，在平板13a滴下塗佈成為第2塗佈層22的硬化性材料16(第3圖的(c))。而且，使按壓台13b向下方移動將晶圓10的第一面11的第1塗佈層21表面按壓在硬化性材料16(第3圖的(d))。之後，解除按壓台13b的壓力，在對殘留在第1塗佈層21的表面起伏21a不施予彈性變形的狀態下，使硬化性材料16在晶圓10的第一面11的第1塗佈層21表面上硬化以形成第2塗佈層22。當此硬化性材料16硬化時，由於第1塗佈層21的表面起伏21a被緩和而被轉移至第2塗佈層22表面，即晶圓10的第一面11的表面起伏11a被更緩和而被轉移至第2塗 佈層22表面，所以第2塗佈層22的表面起伏22a變得極小(第2圖的(c))。此表面起伏22a極小的第2塗佈層22表面成為晶圓10的第二面12進行研磨時的基準面。又，第1塗佈層21被黏合在晶圓10的第一面11，第2塗佈層22被黏合在第1塗佈層21表面。亦即，第1及第2塗佈層21、22被積層黏合在晶圓10的第一面11。
作為在晶圓10的第一面11塗佈硬化性材料14的方法，例如，旋轉塗佈法，將晶圓10的第一面11朝上，將硬化性材料14在此第一面11上滴下，旋轉晶圓10將硬化性材料14在第一面11上全體地擴展；網版印刷法，在晶圓10的第一面11設置網版膜，將硬化性材料14置於此網版膜上以刮刀壓入；或依據由電噴灑沈積法而在晶圓10的第一面11全體噴灑的方法等進行塗佈之後，將塗佈面接觸按壓在已以高精密度被平坦化的平板上；或不限於此等方法，依據硬化性材料14將晶圓10的第一面11以高精密度平坦化的方法。在第1塗佈層21表面塗佈硬化性材料16時，也以與上述相同的方法塗佈。又，作為硬化性材料14、16，例如熱硬化樹脂、熱可逆性樹脂、感光性樹脂等，合意的是此等硬化性材料14、16加工後容易剝除。特別的是，感光性樹脂不施加因熱產生的應力這點是合適的。在後述的實施例中，作為硬化性材料14、16係使用因UV硬化的樹脂。又，作為其他具體的硬化性材料14、16的材質，例如合成橡膠及黏合劑(蠟等)。
第3圖的(e)表示第1平面研磨步驟中所使用的平面研磨裝置17的一例。首先，將在晶圓10的第一面11透過 第1塗佈層21而形成的第2塗佈層22表面，置於平面研磨裝置17的真空夾盤台17a的以高精密度被平坦化的上面以吸引保持。接著，在此晶圓10的上方，設置將磨石18b固定在下面的定盤17c。接著，使定盤17c與磨石17b一起下降，使磨石17b下面接觸晶圓10的第二面12，使定盤17c上部的主軸17d與真空夾盤台17a下部的主軸17e相互反方向地旋轉，利用使磨石17b下面與晶圓10的第二面11旋轉接觸以研磨晶圓10的第2面12。
第3圖的(f)表示第1及第2塗佈層去除步驟。在第1平面研磨步驟中，晶圓10的第二面12已以高精密度被平坦化，將被積層接合在此晶圓10的第一面11上的第1及第2塗佈層21、22從晶圓10扯下。又，第1及第2塗佈層可使用溶劑進行化學去除。
第3圖的(g)表示第2平面研磨步驟的一例。平面研磨裝置17與在第1平面研磨步驟所使用的平面研磨裝置相同。首先，將在第1平面研磨步驟中已以高精密度被平坦化的晶圓10的第二面12，置於真空夾盤台17a的已以高精密度平坦化的上面以吸引保持。接著，在此晶圓10的上方，設置將磨石17b固定在下面的定盤17c。接著，使定盤17c與磨石17b一起下降以使磨石17b下面接觸晶圓10的第一面11，使定盤17c上部的主軸17d與真空夾盤台17a下部的主軸相互反方向地旋轉，利用使磨石17b下面與晶圓10的第一面11旋轉接觸，以研磨晶圓10的第一面11。結果，第1平面研磨步驟的第二面12的表面起伏12a及加工歪斜(加工損傷層)12b被去除，第 2平面研磨步驟的第一面11的表面起伏11a及加工歪斜(加工損傷層)11b被去除，得到第一面11及第二面12被平坦化的晶圓10(第3圖的(h))。又，藉由重複2次塗佈層形成步驟及塗佈層硬化步驟在晶圓10的第一面11形成第1及第2塗佈層21、22，由於能將第1及第2塗佈層21、22各別的厚度薄化，所以能夠緩和用於形成第1及第2塗佈層21、22的樹脂等的硬化性材料14、16的硬化收縮的影響、並且能緩和硬化性材料14、16的流動性的影響。
[實施例]
接著，將本發明的實施例與比較例一起詳細地說明。
<實施例1>
首先，利用固定磨粒方式的複線式線鋸裝置將矽單結晶錠切斷(切片)，以製作複數片直徑300mm的矽晶圓。而且，頻率解析晶圓10的第一面11的表面高度，以選擇在10~100mm的波長區域的晶圓10的第一面11的表面起伏11a的振幅(原料的表面起伏的振幅)是0.5μm以上且小於2.0μm之晶圓10(第4圖的(a))。在藉由第1塗佈層形成步驟將作為硬化性材料的UV硬化性樹脂塗佈在此選擇的晶圓10的第一面11之後(第4圖的(b))，藉由第1塗佈層硬化步驟使此UV硬化性樹脂構成的硬化性材料硬化，以在晶圓10的第一面11形成第1塗佈層21。其次，在藉由第2塗佈層形成步驟將作為硬化性材料的UV硬化性樹脂塗佈在已形成於晶圓10的第一面11的第1塗佈層21表面之後(第4圖的(c))，藉由第2塗佈層硬化步驟使 此UV硬化性樹脂構成的硬化性材料硬化，以在第1塗佈層21表面形成第2塗佈層22。亦即，重複2次塗佈層形成步驟及塗佈層硬化步驟。接著，藉由將透過第1塗佈層21而被形成在晶圓10的第1面11上的第2塗佈層21表面吸引在保持．按壓裝置13的平板13a(第3圖)以保持晶圓10，在將此晶圓10的第二面12研磨至第4圖(d)的虛線之後(第4圖的(e))，將第1及第2塗佈層21、22扯下(第4圖的(f))。此外，藉由將已經過平面研磨的晶圓10的第二面12吸引在保持．按壓裝置的平板(第3圖)以保持晶圓10，將此晶圓10的第一面11研磨至第4圖(g)的虛線(第4圖的(h))。以此晶圓10作為實施例1。
<實施例2>
除了重複3次塗佈層形成步驟及塗佈層硬化步驟之外，係與實施例1相同地得到已研磨兩面的晶圓。以此晶圓作為實施例2。
<實施例3>
頻率解析晶圓的第一面的表面高度，除了選擇10~100mm的波長區域的晶圓的第一面的表面起伏的振幅(原料的表面起伏的振幅)為2.0μm以上之晶圓之外，係與實施例1相同地得到已研磨兩面的晶圓。以此晶圓作為實施例3。
<實施例4>
頻率解析晶圓的第一面的表面高度，除了選擇10~100mm的波長區域的晶圓的第一面的表面起伏的振幅(原料的表面起伏的振幅)為2.0μm以上之晶圓、且重複3次塗佈層步驟及塗佈層硬化步驟之外，係與實施例1相同地得到已研磨兩面的晶 圓。以此晶圓作為實施例4。
<比較例1>
如第5圖所示，頻率解析晶圓5的第一面1的表面高度，選擇10~100mm的波長區域的晶圓5的第一面1的表面起伏1a的振幅(原料的表面起伏的振幅)為0.5μm以上且小於2.0μm之晶圓5，在此晶圓5的第一面1進行1次塗佈層形成步驟及塗佈層硬化步驟以形成晶圓5的第1塗佈層6之後(第5圖的(b)及(c))，以第1塗佈層6表面為基準將晶圓5的第二面2研磨到第5圖(c)的虛線(第5圖的(d))，此外，以第二面2為基準將晶圓5的第一面1研磨到第5圖(e)的虛線(第5圖的(f))。以此晶圓5作為比較例1。
<比較例2>
如第6圖所示，首先，頻率解析晶圓5的第一面1的表面高度，選擇10~100mm的波長區域的晶圓5的第一面1的表面起伏1a的振幅(原料的表面起伏的振幅)為0.5μm以上且小於2.0μm之晶圓5。接著，以晶圓5的第一面1為基準將晶圓5的第二面2研磨到第6圖(b)的虛線之後，以晶圓5的第二面2為基準將晶圓5的第一面1研磨到第6圖(c)的虛線。接著，藉由1次的塗佈層形成步驟及塗佈層硬化步驟在晶圓5的第一面1形成由UV硬化性樹脂構成的硬化性材料之第1塗佈層6(第6圖的(d))。此外，在以第1塗佈層6表面為基準研磨晶圓5的第二面2之後(第6圖的(e))，從晶圓6將第1塗佈層扯下(第6圖得(f))，以晶圓5的第二面2為基準研磨晶圓5的第一面1(第6圖的(g))。以此晶圓5為比較例2。
<比較例3>
如第7圖所示，首先，頻率解析晶圓5的第一面1的表面高度，選擇10~100mm的波長區域的晶圓5的第一面1的表面起伏1a的振幅(原料的表面起伏的振幅)為0.5μm以上且小於2.0μm之晶圓5之後，將晶圓5的第一面1及第二面2進行拋光(第7圖的(b))。接著，以晶圓5的第一面1為基準研磨晶圓5的第二面2至第7圖(c)的虛線(第7圖的(d))。此外，以晶圓5的第二面2為基準研磨晶圓5的第一面1至第7圖(d)的虛線(第7圖的(e))。以此晶圓5作為比較例3。又，上述的拋光係藉由未圖示的拋光裝置將晶圓5的第一面1與第二面2同時地平坦化加工。
<比較例4>
頻率解析晶圓的第一面的表面高度，除了選擇10~100mm的波長區域的晶圓的第一面的表面起伏的振幅(原料的表面起伏的振幅)為2.0μm以上之晶圓之外，與比較例1相同地，在晶圓的第一面形成第1塗佈層，並研磨晶圓的第二面及第一面。以此晶圓作為比較例4。
<比較例5>
頻率解析晶圓的第一面的表面高度，除了選擇10~100mm的波長區域的晶圓的第一面的表面起伏的振幅(原料的表面起伏的振幅)為2.0μm以上之晶圓之外，與比較例2同相地，研磨晶圓的第二面及第一面、且在此晶圓的第一面形成第1塗佈層，此外並研磨晶圓的第二面及第一面。以此晶圓作為比較例5。
<比較例6>
頻率解析晶圓的第一面的表面高度，除了選擇10~100mm的波長區域的晶圓的第一面的表面起伏的振幅(原料的表面起伏的振幅)為2.0μm以上之晶圓之外，與比較例3同相地，將晶圓的兩面拋光、並研磨此晶圓的第二面及第一面。以此晶圓作為比較例6。
<比較實驗1及評價>
調查實施例1~4及比較例1~6的各晶圓的表面形狀，給予鏡面研磨處理後的晶圓表面的奈米形貌(表面起伏)何種的影響。在此實驗，製作分別和實施例1~4及比較例1~6相同條件的複數片晶圓，對於各個上述複數的晶圓，作為共通的鏡面研磨處理，在使用兩面研磨裝置在各晶圓的兩面施行同一條件的粗研磨處理之後，使用單面研磨裝置在各晶圓的第一面施行同一條件的潤飾研磨處理，以製作各晶圓的第一面已經過鏡面研磨的晶圓。而且，將經過鏡面研磨的各晶圓的第一面，使用光學干涉式的平坦度測定裝置(KLA Tencor公司：Wafersight2)測定各晶圓的第一面的監看視窗尺寸10mm×10mm的奈米形貌值(表面起伏的高低差)。結果表示在第8及9圖。
從第8及9圖可知，比較例1~3的奈米形貌值變大為17~27nm、18~22nm及14~32nm，比較例4~6的奈米形貌值更變大為25~31nm、22~32nm及28~37nm。相對於此，實施例1、2及4的奈米形貌值成為極小的7~8nm、6~8nm及6~8nm，實施例3的奈米形貌值成為比較小的14~18nm。結果可知，對原料的表面起伏的振幅為0.5μm以上且小於2.0μm的晶圓，如 果重複2次塗佈層形成步驟及塗佈層硬化步驟，奈米形貌值會變得極小；對原料的表面起伏的振幅為2.0μm以上的晶圓，即便只重複2次塗佈層形成步驟及塗佈層硬化步驟，奈米形貌值也會變得比較小，若重複3次塗佈層形成步驟及塗佈層硬化步驟，則奈米形貌值會變得極小。
<比較實驗2及評價>
此比較實驗2與比較實驗1相同地，係調查實施例1~4及比較例1~6的各晶圓的表面形狀，給予鏡面研磨處理後的晶圓表面的奈米形貌(表面起伏)何種的影響。具體上，首先，分別對以實施例1~4及比較例1~6得到的各晶圓，作為共通的鏡面研磨處理，在使用兩面研磨裝置在各晶圓的兩面施行同一條件的粗研磨處理之後，使用單面研磨裝置在各晶圓的第一面施行同一條件的潤飾研磨處理，以製作各晶圓的第一面已經過鏡面研磨的晶圓。而且，將經過鏡面研磨的各晶圓的第一面，使用光學干涉式的平坦度測定裝置(KLA Tencor公司：Wafersight2)測定各晶圓表面的高度分佈(高低差)，以製作奈米形貌圖。其結果表示於第10圖。又，第10圖係將鏡面研磨處理後的各晶圓的測定結果濾波處理以去除長波長成分之後，將奈米形貌的測定結果以濃淡色圖示化。又，第10記載的高低差的圖，係表示奈米形貌的高低差的圖，變得越濃色則高度越低，最濃的部分係從中心高度變成-20nm，變得越淡色則高度越高，最淡的部分係從中心高度變成+20nm。從最低高度至最高高度成為40nm。此外，奈米形貌的測定，由於是固定晶圓的外緣的任意3點而測定，所以奈米形貌圖表示在非吸附晶圓的狀態下的表 面的高低差。
從第10圖明顯地可知，比較例1~6中晶圓的第一面全面上顯現條紋形樣的濃淡差大而有比較大的高低差，相對於此，在實施例3的晶圓的第一面的約一半上顯現的條紋形樣的濃淡差小，但是在其餘約一半上沒有顯現條紋形樣而變得高低差比較小，在實施例1、2及4的晶圓的第一面全面上幾乎沒有顯現條紋形樣的濃淡而沒有高低差。
<比較實驗3及評價>
頻率解析實施例1~4、比較例1及比較例4的鏡面研磨處理進行前的各晶圓的表面高度，以調查表面起伏成分的波長的振幅。具體上，實施例1~4、比較例1及比較例4的鏡面研磨處理進行前的各晶圓，分別使用靜電容量方式的形狀測定裝置(株式會社KOBELCO科研：SBW)進行晶圓的表面高度的頻率解析。而且，將晶圓的表面高度測定資料的短波長週期成分小於10mm、長波長週期成分超出100mm的波長區域截止以進行帶通濾波處理，取得10mm~100mm的波長區域的表面起伏成分的波長的振幅。其結果表示於第11及12圖。又，已切片的晶圓中，分別選擇原料的表面起伏的振幅是0.5μm以上且小於2.0μm的晶圓、與原料的表面起伏的振幅是2.0μm以上的晶圓作為切片晶圓，分別取得這些切片晶圓的10mm~100mm的波長區域中的表面起伏成分的波長的振幅，並表示於第11及12圖。
從第11圖明顯地可知，當使用原料的表面起伏的振幅是0.5μm以上且小於2.0μm的晶圓時，切片晶圓的10mm~100mm的波長區域中的表面起伏成分的波長的振幅最 大超過1μm，又於比較例1中，10mm~100mm的波長區域中的表面起伏成分的波長的振幅最大是0.2μm，相對於此，實施例1及2中，10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至0.1μm以下。
從第12圖明顯地可知，當使用原料的表面起伏的振幅是2.0μm以上的晶圓時，切片晶圓的10mm~100mm的波長區域中的表面起伏成分的波長的振幅最大超過2μm，又於比較例4中，10mm~100mm的波長區域中的表面起伏成分的波長的振幅最大是0.4μm，相對於此，實施例3中10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至0.2μm以下，實施例4中10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至0.1μm以下。
<比較實驗4及評價>
頻率解析實施例1~4、比較例1及比較例4的鏡面研磨處理進行後的各晶圓的表面高度，以調查表面起伏成分的波長的振幅。具體上，與比較實驗3同樣地，實施例1~4、比較例1及比較例4的鏡面研磨處理進行後的各晶圓，分別使用光學干涉式的平坦度測定裝置(KLA Tencor公司：Wafersight2)測定晶圓的表面高度以進行其頻率解析。而且，將晶圓的表面高度測定資料的短波長週期成分小於10mm、長波長週期成分超出100mm的波長區域截止以進行帶通濾波處理，取得10mm~100mm的波長區域的表面起伏成分的波長的振幅。其結果表示於第13及14圖。
從第13圖明顯地可知，當使用原料的表面起伏的 振幅是0.5μm以上且小於2.0μm的晶圓時，比較例1的10mm~100mm的波長區域中的表面起伏成分的波長的振幅最大是1.8nm，相對於此，實施例1及2的10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至0.5nm以下。
從第14圖明顯地可知，當使用原料的表面起伏的振幅是2.0μm以上的晶圓時，比較例4的10mm~100mm的波長區域中的表面起伏成分的波長的振幅最大是2.1nm，相對於此，實施例3的10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至1.3nm以下，實施例4的10mm~100mm的波長區域中的表面起伏成分的波長的振幅能降低至0.6nm以下。
<參考例1>
頻率解析晶圓的第一面的表面高度，除了選擇10mm~100mm的波長區域中的表面起伏成分的波長的振幅(原料的表面起伏的振幅)是小於0.5μm的晶圓之外，與比較例1同樣地在晶圓的第一面進行1次塗佈層形成步驟及塗佈層硬化步驟，在晶圓的第一面形成第1塗佈層之後，以第1塗佈層表面為基準研磨晶圓的第二面，更以第二面為基準研磨晶圓的第一面。以此晶圓作為參考例1。
<參考例2>
頻率解析晶圓的第一面的表面高度，除了選擇10mm~100mm的波長區域中的表面起伏成分的波長的振幅(原料的表面起伏的振幅)是小於0.5μm的晶圓之外，與實施例1同樣地重複2次塗佈層形成步驟及塗佈層硬化步驟，在晶圓的第一面形成第1及第2塗佈層，以第2塗佈層表面為基準研磨 晶圓的第二面之後，將第1及第2塗佈層扯下，更以晶圓的第二面為基準研磨晶圓的第一面。以此晶圓作為參考例2。
<參考例3>
除了重複3次塗佈層形成步驟及塗佈層硬化步驟之外，與參考例2同樣地得到已研磨兩面的晶圓。以此晶圓作為參考例3。
<比較實驗5及評價>
與比較實驗3同樣地，頻率解析參考例1~3的鏡面研磨處理進行前的各晶圓的表面高度，得到10mm~100mm的波長區域的表面起伏成分的波長的振幅。其結果顯示於第15圖。又，已切片的晶圓中，選擇原料的表面起伏的振幅小於0.5μm的晶圓作為切片晶圓，取得此切片晶圓的10mm~100mm的波長區域的表面起伏成分的波長的振幅並顯示於第15圖。
從第15圖明確可知，當使用原料的表面起伏的振幅小於0.5μm的晶圓時，切片晶圓的10mm~100mm的波長區域的表面起伏成分的波長的振幅最大是靠近1μm，相對於此，參考例1~3的10mm~100mm的波長區域的表面起伏成分的波長的振幅能降低至0.1μm以下。
<比較實驗6及評價>
與比較實驗4同樣地，頻率解析參考例1~3的鏡面研磨理進行之後的各晶圓的表面高度，取得10mm~100mm的波長區域的表面起伏成分的波長的振幅。其結果表示於第16圖。
從第16圖明確可知，當使用原料的表面起伏的振幅小於0.5μm的晶圓時，參考例1~3的10mm~100mm的波長區域的表面起伏成分的波長的振幅能降低至0.5nm以下。
(a)~(h)‧‧‧步驟

Claims (3)

  1. 一種半導體晶圓之加工方法，包括切片步驟，將半導體單結晶錠以線鋸裝置切片得到薄圓板狀的半導體晶圓；塗佈層形成步驟，在前述晶圓的第一面全體上塗佈硬化性材料以形成平坦化的塗佈層；塗佈層硬化步驟，使前述塗佈層硬化；第1平面研磨步驟，以前述硬化的塗佈層的表面緊靠研磨裝置的工作台的基準面的方式將前述晶圓載置於前述工作台，接著利用前述研磨裝置平面研磨與前述晶圓的第一面為反對側的第二面；塗佈層去除步驟，將前述硬化的塗佈層從前述晶圓的第一面去除；第2平面研磨步驟，以前述塗佈層已被去除的前述晶圓的第二面和前述研磨裝置的工作台的基準面緊靠的方式將前述晶圓載置於前述工作台，接著利用前述研磨裝置平面研磨前述晶圓的第一面；其特徵在於，在前述切片步驟之後，將前述塗佈層形成步驟前的前述晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的前述晶圓的第一面的表面起伏的振幅是0.5μm以上時，重複複數次前述塗佈層形成步驟及前述塗佈層硬化步驟。
  2. 如申請專利範圍第1項所述的半導體晶圓之加工方法，其中 在前述切片步驟之後，將前述塗佈層形成步驟前的前述晶圓的第一面的表面高度進行頻率解析，當10mm~100mm的波長區域的前述晶圓的第一面的表面起伏的振幅是0.5μm以上且小於2.0μm時，重複2次前述塗佈層形成步驟及前述塗佈層硬化步驟。
  3. 如申請專利範圍第1項所述的半導體晶圓之加工方法，其中在前述切片步驟之後，將前述塗佈層形成步驟前的前述晶圓的第一面的表面高度進行頻率解析，當10~100mm的波長區域的前述晶圓的第一面的表面起伏的振幅是2.0μm以上時，重複3次前述塗佈層形成步驟及前述塗佈層硬化步驟。
TW105128874A 2015-10-20 2016-09-07 半導體晶圓之加工方法 TWI615893B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-206066 2015-10-20
JP2015206066A JP6418130B2 (ja) 2015-10-20 2015-10-20 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
TW201724240A true TW201724240A (zh) 2017-07-01
TWI615893B TWI615893B (zh) 2018-02-21

Family

ID=58557304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128874A TWI615893B (zh) 2015-10-20 2016-09-07 半導體晶圓之加工方法

Country Status (7)

Country Link
US (1) US20180297168A1 (zh)
JP (1) JP6418130B2 (zh)
KR (1) KR102110850B1 (zh)
CN (1) CN108352310A (zh)
DE (1) DE112016004787T5 (zh)
TW (1) TWI615893B (zh)
WO (1) WO2017068945A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693124B (zh) * 2018-02-21 2020-05-11 日商Ｓｕｍｃｏ股份有限公司 晶圓的製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7208759B2 (ja) * 2018-10-16 2023-01-19 株式会社ディスコ ウエーハ保持装置を用いたウエーハの加工方法
JP7067528B2 (ja) * 2019-05-14 2022-05-16 信越半導体株式会社 ナノトポロジー測定機の選定方法及び調整方法
CN110465846A (zh) * 2019-07-25 2019-11-19 江苏吉星新材料有限公司 一种大尺寸蓝宝石衬底晶圆片的面型修复方法
JP7072180B1 (ja) * 2021-12-20 2022-05-20 有限会社サクセス 半導体結晶ウェハの製造方法および製造装置
JP7041932B1 (ja) * 2021-12-20 2022-03-25 有限会社サクセス 半導体結晶ウェハの製造方法および製造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4105269B2 (ja) * 1997-01-31 2008-06-25 川崎マイクロエレクトロニクス株式会社 膜形成方法
US8268114B2 (en) * 2001-09-28 2012-09-18 Shin-Etsu Handotai Co., Ltd. Workpiece holder for polishing, workpiece polishing apparatus and polishing method
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2006012224A (ja) * 2004-06-23 2006-01-12 Hitachi Maxell Ltd 情報記録媒体およびその製造方法
WO2006018961A1 (ja) * 2004-08-17 2006-02-23 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP4728023B2 (ja) 2005-03-24 2011-07-20 株式会社ディスコ ウェハの製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
JP5504412B2 (ja) 2008-05-09 2014-05-28 株式会社ディスコ ウェーハの製造方法及び製造装置、並びに硬化性樹脂組成物
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법
KR101006866B1 (ko) * 2008-12-08 2011-01-12 주식회사 엘지실트론 단결정 잉곳의 마운팅을 위한 가이드 빔 및 이를 이용한 마운팅 방법
JP5456337B2 (ja) * 2009-03-02 2014-03-26 富士紡ホールディングス株式会社 研磨パッド
JP2011103379A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
WO2014129304A1 (ja) 2013-02-19 2014-08-28 株式会社Sumco 半導体ウェーハの加工方法
JP2014192307A (ja) * 2013-03-27 2014-10-06 Disco Abrasive Syst Ltd サファイア基板の平坦加工方法
JP6111893B2 (ja) * 2013-06-26 2017-04-12 株式会社Sumco 半導体ウェーハの加工プロセス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693124B (zh) * 2018-02-21 2020-05-11 日商Ｓｕｍｃｏ股份有限公司 晶圓的製造方法
CN111758152A (zh) * 2018-02-21 2020-10-09 胜高股份有限公司 晶片的制造方法
CN111758152B (zh) * 2018-02-21 2023-10-31 胜高股份有限公司 晶片的制造方法
US11948789B2 (en) 2018-02-21 2024-04-02 Sumco Corporation Wafer production method

Also Published As

Publication number Publication date
KR20180064518A (ko) 2018-06-14
CN108352310A (zh) 2018-07-31
JP2017079249A (ja) 2017-04-27
TWI615893B (zh) 2018-02-21
KR102110850B1 (ko) 2020-05-14
US20180297168A1 (en) 2018-10-18
JP6418130B2 (ja) 2018-11-07
DE112016004787T5 (de) 2018-09-06
WO2017068945A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
TW201724240A (zh) 半導體晶圓之加工方法
TWI515783B (zh) Processing method of semiconductor wafers
TWI693124B (zh) 晶圓的製造方法
KR101624151B1 (ko) 반도체 웨이퍼의 가공 프로세스
JP6252098B2 (ja) 角形金型用基板
JP6500796B2 (ja) ウェーハの製造方法
WO2018079105A1 (ja) ウェーハの製造方法およびウェーハ
TW201432804A (zh) ＳｉＣ基板之製造方法
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
WO2023228787A1 (ja) 研削ウェーハの製造方法及びウェーハの製造方法