KR101657351B1 - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101657351B1
KR101657351B1 KR1020140101860A KR20140101860A KR101657351B1 KR 101657351 B1 KR101657351 B1 KR 101657351B1 KR 1020140101860 A KR1020140101860 A KR 1020140101860A KR 20140101860 A KR20140101860 A KR 20140101860A KR 101657351 B1 KR101657351 B1 KR 101657351B1
Authority
KR
South Korea
Prior art keywords
wafer
oxygen
silicon wafer
oxygen precipitation
layer
Prior art date
Application number
KR1020140101860A
Other languages
English (en)
Other versions
KR20150017684A (ko
Inventor
고지 아라키
다츠히코 아오키
하루오 스도
다케시 센다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20150017684A publication Critical patent/KR20150017684A/ko
Application granted granted Critical
Publication of KR101657351B1 publication Critical patent/KR101657351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은, 반도체 디바이스 형성 공정에 있어서의 열처리시의 슬립 전위의 발생이 억제되고, 또한, 디바이스 형성 영역에 있어서의 COP나 산소 석출핵 등의 결정 결함이 저감되며, 벌크부에 있어서의 산소 석출핵이 면 내경 방향으로 균일하게 제어된 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스한 웨이퍼에, 산소 함유 분위기 내, 최고 도달 온도 1300℃∼1380℃의 범위 내에서 5∼60초간 유지하는 급속 승강 온열처리를 행한 후, 웨이퍼의 디바이스 형성면(1)을, 하기 식 (1)∼(3)에 의해 산출되는 X의 값 이상 제거한다.
X[㎛]=a[㎛]+b[㎛] …… (1)
a[㎛]=(0.0031×최고 도달 온도[℃]-3.1)×6.4×강온 속도-0.4[℃/초] …… (2)
b[㎛]=a/(산소 고용 한도[atoms/㎤]/기판 산소 농도[atoms/㎤]) …… (3)

Description

실리콘 웨이퍼 및 그 제조 방법{SILICON WAFER AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 디바이스 형성용 기판으로서 적합한 실리콘 웨이퍼(이하, 단순히, 웨이퍼라고도 함) 및 그 제조 방법에 관한 것이다.
반도체 디바이스 형성용 기판으로서 이용되는 실리콘 웨이퍼는, 디바이스 활성 영역이 되는 웨이퍼의 표층에 있어서, COP(Crystal Originated Particle)나 LSTD(Laser Scattering Tomography Defects) 등을 저감시켜 무결함으로 하는 것이 요구되고 있다.
최근, 이러한 실리콘 웨이퍼의 생산성이 높은 제조 방법으로서, 적어도 반도체 디바이스가 형성되는 표면을 경면 연마한 실리콘 웨이퍼에, 급속 승강 온열처리(Rapid Thermal Process; 이하, RTP라고 약칭함)를 행하는 기술이 알려져 있다.
예컨대, 특허문헌 1에는, 웨이퍼를, 산소를 함유하는 아르곤 또는 헬륨 분위기 내, 5000 ppma 미만의 산소 분압 하, 1175℃ 초과의 온도에서 60초 미만 가열하는 열처리 방법이 개시되어 있다.
상기 특허문헌 1에 기재된 열처리 방법은, 아르곤 또는 헬륨을 주로 하는 불활성 가스 분위기 내에서 RTP를 행하기 때문에, 웨이퍼 표층의 COP를 대폭 저감시킬 수 있다.
그러나, 불활성 가스 분위기 내에서의 RTP에 있어서는, 웨이퍼 표층으로부터 산소가 외측 확산되어, 이 표층의 산소 농도가 저하되기 때문에, 나중의 반도체 디바이스 형성 공정에 있어서의 열처리에 있어서, 산소의 피닝력이 저하되고, 상기 열처리 온도가 높을수록, 슬립 전위가 발생하기 쉽다고 하는 과제를 갖고 있었다.
이러한 과제에 대해서는, 예컨대, 특허문헌 2에, 산화성 가스의 로내 분위기에서 1000℃ 이상 융점 이하의 열처리를 행하고, 반도체 웨이퍼의 표층에 산소를 내측 확산시켜 산소를 도입한 후, 로 밖으로 빼냄으로써, 웨이퍼 표층에 높은 산소 고용도(固溶度)가 고정되고, 표층이 고산소 농도 영역부가 되어, 표층의 고강도화를 도모할 수 있는 것이 기재되어 있다.
[특허문헌 1] 일본 특허 공표 제2001-509319호 공보 [특허문헌 2] 일본 특허 공개 제2010-129918호 공보
그러나, 상기 특허문헌 2에 기재된 바와 같은 산화성 가스 분위기에서 RTP를 행하는 경우, 특히 열처리 온도가 1300℃ 미만에서는, 다음과 같은 2개의 과제가 있었다. 하나는, 산소의 내측 확산에 의해, 웨이퍼 표층의 산소 농도가 높아지면, COP의 내벽 산화막이 용해되기 어려워, COP를 소멸시키기 어려워진다고 하는 점이다. 또 하나의 과제는, 결정 육성시에 발생한 산소 석출핵을 용해할 수 없기 때문에, 그 핵이 면 내경 방향으로 불균일한 밀도 및 사이즈 분포를 지닌 경우, 나중의 열처리 공정에 있어서, 밀도 및 사이즈가 불균일한 산소 석출물로서 성장하여, 웨이퍼의 강도 저하를 초래할 우려가 있다고 하는 점이다.
한편, 열처리 온도가 1300℃ 이상이면, COP의 내벽 산화막을 용해하여, COP를 소멸시킬 수 있고, 또한, 결정 육성시에 발생한 산소 석출핵을 용해할 수 있다. 그러나, 이 경우에는, 디바이스 활성 영역이 되는 웨이퍼의 표층에 산소 석출핵이 고밀도로 발생한다고 하는 과제가 발생하고 있었다.
본 발명은, 상기 기술적 과제를 해결하기 위해서 이루어진 것으로, 반도체 디바이스 형성 공정에 있어서의 열처리시의 슬립 전위의 발생이 억제되고, 또한, 디바이스 형성 영역에 있어서의 COP나 산소 석출핵 등의 결정 결함이 저감되며, 벌크부에 있어서의 산소 석출핵이 면 내경 방향으로 균일하게 제어된 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은, 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에, 산소 함유 분위기 내, 최고 도달 온도를 1300℃∼1380℃의 범위 내의 온도로 하고, 상기 최고 도달 온도에서의 유지 시간을 5∼60초간으로 하여 RTP를 행하는 공정과, 상기 RTP를 행한 웨이퍼의 표면을 제거하는 공정을 구비하고, 상기 제거 공정에 있어서의 웨이퍼의 디바이스 형성면의 제거량을, 하기 식 (1)∼(3)에 의해 산출되는 X의 값 이상으로 하는 것을 특징으로 한다.
X[㎛]=a[㎛]+b[㎛] …… (1)
a[㎛]=(0.0031×최고 도달 온도[℃]-3.1)×6.4×강온 속도-0.4[℃/초] …… (2)
b[㎛]=a/(산소 고용 한도[atoms/㎤]/기판 산소 농도[atoms/㎤]) …… (3)
이러한 방법에 따르면, 반도체 디바이스 형성 공정에 있어서의 열처리시에, 슬립 전위의 발생이 억제되고, 게다가, 디바이스 형성 영역에 있어서의 결정 결함이 저감되며, 또한, 벌크부에 있어서의 산소 석출핵이 면 내경 방향으로 균일하게 제어된 실리콘 웨이퍼를 얻을 수 있다.
상기 제거 공정에 있어서, 웨이퍼 측주면(側周面)의 제거량을 a 이하로 하는 것이 바람직하다.
이와 같이 제거함으로써, 측주부에 산소 석출핵이 잔류하기 때문에, 웨이퍼 강도가 향상되고, 슬립 발생의 억제 효과를 얻을 수 있다.
또한, 웨이퍼의 베벨 표면은, 산소 석출핵이 노출되도록 제거하는 것이 바람직하다.
여기서, 베벨 표면이란, 웨이퍼 에지의 모따기된 부분 및 디바이스 형성면의 주연으로부터 100 ㎛ 이내의 영역을 포함하는 것으로 한다.
이러한 베벨 표면이라면, 면내 온도 균일성 및 슬립 억제 효과가 향상되고, 또한, 내부 응력의 개방에 효과적이다.
또한, 본 발명에 따른 실리콘 웨이퍼는, 상기 제조 방법에 의해 제조된 실리콘 웨이퍼로서, 적어도, 상기 웨이퍼의 디바이스 형성면측의 표층은, COP 및 산소 석출핵이 존재하지 않는 영역이며, 또한, 상기 웨이퍼의 주연부에 산소 석출핵층을 갖고 있는 것을 특징으로 한다.
이러한 웨이퍼는, 예컨대, 누설 불량 등, 디바이스 성능에 악영향을 미치지 않고, 웨이퍼 주연부의 산소 석출핵층에 의해 강도 및 금속 불순물의 게터링 효과의 향상도 도모되며, 반도체 디바이스용 기판으로서 적합하다.
상기 실리콘 웨이퍼는, 디바이스 성능에 영향을 미치지 않도록 한다는 관점에서, 상기 웨이퍼의 전체면의 표면으로부터 깊이 20 ㎛ 이상의 벌크부는, COP 및 산소 석출핵이 존재하지 않는 영역인 것이 바람직하다.
혹은 또, 웨이퍼 강도의 향상 및 금속 불순물의 게터링 효과를 효과적으로 얻는다는 관점에서, 벌크부 및 주연부에 산소 석출핵층을 균일하게 갖고 있는 것이 바람직하다.
이 경우는, 산소 석출핵의 분포의 판단 기준으로서, 상기 웨이퍼를 아르곤 분위기 내, 1000℃에서 4시간 동안 유지한 후의 상기 벌크부 및 상기 주연부의 산소 석출물 밀도가 5.0×108∼9.0×109개/㎤이고, 산소 석출물 사이즈가 30∼100 ㎚인 것이 바람직하다.
상기 실리콘 웨이퍼는, 상기 웨이퍼의 베벨 표면에 산소 석출핵층이 노출되어 있는 것이 바람직하다.
이러한 베벨 표면에 노출된 산소 석출핵층에 의해, 나중의 열처리에 있어서의 슬립 발생을 효과적으로 억제할 수 있다.
또한, 금속 불순물의 게터링 효과를 얻는다는 관점에서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것이 바람직하다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 따르면, 실리콘 웨이퍼의 디바이스 형성 영역에 있어서의 결정 결함을 저감하고, 벌크부에 있어서의 산소 석출핵을 면 내경 방향으로 균일하게 제어할 수 있다.
따라서, 본 발명에 따른 실리콘 웨이퍼는, 슬립 전위의 발생이 억제되고, 또한, 강도의 향상이 도모되며, 반도체 디바이스용 기판으로서 적합하게 이용할 수 있다.
도 1은 웨이퍼 단면에 있어서의 산소 석출핵(물)의 분포 모식도이다.
도 2는 실시예의 RTP에 있어서의 온도 시퀀스를 나타낸 도면이다.
이하, 본 발명에 대해서 상세히 설명한다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은, 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에, 소정의 RTP를 행하고, 그 후, 소정의 제거를 행하는 것이다.
즉, 본 발명에 따른 제조 방법은, 소정의 RTP 공정 후, 소정의 제거 공정을 거침으로써, 디바이스 형성 영역에 있어서의 결정 결함이 저감되고, 또한, 벌크부에 있어서의 산소 석출핵이 면 내경 방향으로 균일하게 제어된 실리콘 웨이퍼를 얻을 수 있는 것이다.
우선, 상기 RTP는, 산소 함유 분위기 내, 최고 도달 온도 1300℃∼1380℃의 범위 내의 온도에서 5∼60초간 유지함으로써 행한다.
이러한 RTP에 의해, 실리콘 단결정 잉곳 육성시에 면 내경 방향으로 불균일한 밀도 및 사이즈에 의해 발생한 COP나 산소 석출핵을 효과적으로 소멸시킬 수 있다.
COP나 산소 석출핵의 구체적인 소멸 메커니즘은, 이하와 같다고 생각된다.
우선, RTP에 의해 COP의 내벽 산화막(SiO2)이 용해되고, 공공(void)이 되어 확산된다. 그리고, 산소 함유 분위기에서, 웨이퍼 내에 주입되는 대량의 격자간 실리콘이 상기 공공에 메워져 소멸된다. 단, 극표층에서는, RTP에 의해 산소 농도가 과포화 상태가 되기 때문에, COP의 내벽 산화막이 용해되기 어려워, COP가 잔류하기 쉬운 영역이 존재한다.
또한, 단결정 잉곳 육성시에 발생한 산소 석출핵은, RTP 중에 웨이퍼 내에 용해되어 소멸된다.
그리고, RTP의 강온 과정에서는, COP나 산소 석출핵의 소멸에 덧붙여, 웨이퍼의 벌크부에 있어서, 강온 속도에 따라, 전체적으로 산소 석출핵이 존재하지 않거나 또는 면 내경 방향으로 균일하게 존재하고 있는 상태로 제어된다. 강온 속도가 빠르면 산소 석출핵이 새롭게 발생되기 쉽고, 강온 속도가 느리면 공공이 격자간 실리콘과 쌍소멸하여 농도 저하되기 때문에, 산소 석출핵이 발생되기 어려워진다. 한편, COP가 잔류하기 쉬운 영역보다도 깊은 표층 영역에서는, 주로 RTP 중에 생성된 공공이, RTP에 의해 고농도가 된 산소와 복합체를 형성함으로써, 새로운 산소 석출핵이 발생된다.
또한, 극표층의 COP의 깊이 위치 및 표층의 산소 석출핵의 밀도나 깊이 위치는, RTP 조건이나 RTP 전의 웨이퍼 내의 산소 농도에 의존한다.
상기 산소 함유 분위기에 있어서의 산소 가스의 분압은, 20∼100%인 것이 바람직하고, 100%인 것이 보다 바람직하다.
20% 미만인 경우, 웨이퍼 내에 대량의 격자간 실리콘을 주입할 수 없어, COP를 확실하게 저감시키기 어려워진다.
또한, 이 때의 가스 유량은 20 slm 이상인 것이 바람직하다.
20 slm 미만인 경우, 챔버 내에 진입한 공기의 치환 효율이 나빠져, COP의 소멸 효과가 저감된다.
또한, 산소 가스 이외의 가스는 아르곤 가스인 것이 바람직하다. 아르곤 가스라면, RTP에 있어서 질화막 등의 다른 막의 형성이나 화학적 반응 등이 일어나는 일이 없다.
상기 RTP에 있어서의 최고 도달 온도는 1300℃ 이상 1380℃ 이하로 한다.
1300℃ 미만인 경우는, 산소의 고용 한도가 낮기 때문에, COP의 내벽 산화막이 용해되기 어렵고, 또한, 격자간 실리콘의 생성량이 적기 때문에, COP의 소멸 효과를 충분히 얻을 수 없었다. 또한, 실리콘 단결정 잉곳 육성시에 면내에서 불균일하게 발생한 산소 석출핵을 소멸시키는 효과도 불충분해진다. 한편, 1380℃ 초과가 되면, 지나치게 고온이 되어 슬립 전위 등이 발생하기 쉬워져서 바람직하지 못하다.
상기 최고 도달 온도는, COP 및 산소 석출핵을 보다 효과적으로 소멸시킨다는 관점에서, 1350℃ 이상 1380℃ 이하인 것이 바람직하다.
또한, 상기 최고 도달 온도에서의 유지 시간은, COP나 산소 석출핵을 효과적으로 소멸시키는 것 및 효율적인 처리의 관점에서, 5∼60초간으로 한다.
또한, 상기 강온 과정에 있어서, 웨이퍼 벌크부에 전체적으로 산소 석출핵이 존재하지 않는 상태로 제어하는 경우, 강온 속도는 10℃/초 이하인 것이 바람직하고, 보다 바람직하게는 3℃∼5℃/초이다.
3℃/초 미만인 경우는, 생산성이 저하될 뿐만 아니라, 고온 영역에서의 열처리 시간이 상당히 길어지기 때문에, 장치 구성 부재가 고온이 되어 파손될 우려가 있다.
혹은 또, 웨이퍼 벌크부에 산소 석출핵이 웨이퍼 면 내경 방향으로 균일하게 존재하고 있는 상태로 제어하는 경우는, 강온 속도는 50℃/초 이상인 것이 바람직하고, 보다 바람직하게는 120℃∼180℃/초이다.
180℃/초를 초과하면, 웨이퍼에 슬립이 도입될 우려가 있다.
상기 RTP 공정 후, 전술한 웨이퍼의 표층을 제거한다.
도 1에, RTP 공정 후의 웨이퍼 단면에 있어서의 산소 석출핵(또는 산소 석출물)의 분포 이미지를 도시한다.
도 1에 도시된 바와 같이, 웨이퍼의 디바이스 형성면(1)에 있어서, 표면으로부터 제거 위치(P)까지의 깊이, 즉, 제거량은, 상기 식 (1)∼(3)에 의해 산출되는 X의 값 이상으로 한다.
상기 식 (2)는, 웨이퍼 표면으로부터 최대 산소 농도 영역까지의 거리를 나타낸다. 여기서, 최대 산소 농도란, 상기 RTP에 의해 웨이퍼 표층에 생긴 산소의 농도의 피크값이다.
또한, 상기 식 (2)에 있어서, 최고 도달 온도, 강온 속도란, 상기 RTP의 온도 시퀀스에 있어서의 값이다.
상기 식 (3)은, 상기 최대 산소 농도 영역으로부터 웨이퍼의 벌크부 방향으로 산소 석출핵이 존재하는 범위를 나타낸다.
상기 식 (3)에 있어서의 산소 고용 한도란, 최고 도달 온도에 있어서 실리콘 단결정 중에 용해되어 안정적으로 존재할 수 있는 산소의 한계 농도이다. 또한, 기판 산소 농도란, 실리콘 웨이퍼의 벌크 내의 산소 농도로서, 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳에 도입된 산소의 농도이다. 또한, 각 산소 농도는, old-ASTM 규격 환산치로 한다.
상기 산출식으로부터 제거량을 구하여, 최대 산소 농도 영역보다도 깊은 위치까지 제거함으로써, RTP 조건이나 웨이퍼 내의 산소 농도가 변화된 경우에 있어서도, 확실하게 또한 생산성 좋게, 웨이퍼의 표층의 산소 석출핵을 제거할 수 있다.
상기 제거량은, 생산성의 관점에서, 최대이더라도 20 ㎛로 하는 것이 바람직하다.
또한, 제거 방법은, 특별히 한정되는 것은 아니지만, 통상, 웨이퍼 양면 또는 편면을, 연마포로 슬러리를 통해 슬라이딩 가공하는 방법에 의해 행해진다. 또한, 지석이나 정반 랩에 의한 연삭 가공 및 케미컬 에칭을 병용하는 경우도 있다.
상기 제거 공정에 있어서, 웨이퍼 측주면(2)의 제거량은 상기 a의 값 이하로 하는 것이 바람직하다.
웨이퍼 측주면을 이와 같이 제거함으로써, 측주부에 확실하게 산소 석출핵을 잔류시킬 수 있어, 슬립 발생의 억제 및 웨이퍼 강도의 향상이 도모된다.
보다 바람직하게는, 상기 제거량은 a로 한다. 이에 따라, 웨이퍼 측주면의 산소 농도가 최대가 되기 때문에, 웨이퍼 강도의 향상이 한층 더 도모된다.
또한, 상기 제거 공정에 있어서, 웨이퍼의 베벨 표면(3)은, 산소 석출핵이 노출되도록 제거하는 것이 바람직하다.
웨이퍼 에지가 유지되는 열처리에 있어서는, 에지에 산소 석출물이 노출되거나 또는 존재하고 있으면, 이 에지 부분의 열 흡수량이 증가하고, 에지 유지부로부터 방출되는 열을 보충할 수 있어, 면내 온도 균일성 및 슬립 억제 효과가 향상된다. 또한, 큰 응력을 받아, 산소 석출물이 전위의 전파 사이트가 되었을 경우에도, 전위가 노출된 산소 석출핵으로부터 빠져나가, 내부 응력이 효과적으로 개방될 수 있다.
전술한 본 발명에 따른 제조 방법에 의해 얻어지는 실리콘 웨이퍼는, 적어도, 상기 웨이퍼의 디바이스 형성 영역(표면으로부터 깊이 15∼20 ㎛)은, COP 및 산소 석출핵이 존재하지 않는 영역이며, 또한, 상기 웨이퍼의 주연부에 산소 석출핵층을 갖고 있는 것이다.
이러한 웨이퍼는, 디바이스 성능에 악영향을 미치지 않고, 웨이퍼 주연부의 산소 석출핵층에 의해, 웨이퍼 강도를 향상시킬 수 있다.
상기 실리콘 웨이퍼는, 상기 웨이퍼의 전체면의 표면으로부터 깊이 20 ㎛ 이상의 벌크부는, COP 및 산소 석출핵이 존재하지 않는 영역인 것이 바람직하다.
이러한 웨이퍼라면, 디바이스 성능을 더욱 향상시킬 수 있다.
보다 바람직하게는, COP 및 산소 석출핵이 존재하지 않는 영역은, 표면으로부터 깊이 15 ㎛ 이상이다.
혹은 또, 벌크부에 산소 석출핵이 존재하는 경우에는, 벌크부 및 주연부에 산소 석출핵층을 균일하게 갖고 있는 것이 바람직하다.
주연부뿐만 아니라, 벌크부에도 산소 석출핵층이 균일하게 존재하고 있음으로써, 웨이퍼 강도의 향상 및 금속 불순물의 게터링 효과를 보다 효과적으로 얻을 수 있다.
이 경우는, 상기 웨이퍼를 아르곤 분위기 내, 1000℃에서 4시간 동안 유지한 후의 상기 벌크부 및 상기 주연부의 산소 석출물 밀도가 5.0×108∼9.0×109개/㎤, 산소 석출물 사이즈가 30∼100 ㎚인 것이 바람직하다.
산소 석출핵의 분포 상태는, 그 자체의 분석은 곤란하지만, 이러한 열처리에 의해 생성되는 산소 석출물의 분포에 따라 판단할 수 있다.
상기 산소 석출물의 밀도가 5.0×108개/㎤ 미만 또는 산소 석출물 사이즈가 30 ㎚ 미만인 경우, 금속 불순물의 게터링 효과가 충분히 얻어지지 않을 우려가 있다. 한편, 산소 석출물의 밀도가 9.0×109개/㎤ 초과 또는 산소 석출물 사이즈가 100 ㎚ 초과인 경우는, 산소 석출물에 기인한 슬립이 발생하기 쉬워진다.
게터링 효과 및 슬립의 억제 효과를 보다 효과적으로 얻는다는 관점에서, 상기 산소 석출물 밀도는 2.0×109∼7.0×109개/㎤, 상기 산소 석출물 사이즈는 30∼60 ㎚인 것이 보다 바람직하다.
상기 실리콘 웨이퍼는, 상기 웨이퍼 베벨 표면에 산소 석출핵층이 노출되어 있는 것이 바람직하다.
웨이퍼의 베벨 표면에 산소 석출핵층을 노출시킴으로써, 나중의 열처리에 있어서의 슬립 발생을 효과적으로 억제할 수 있다.
또한, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것이 바람직하다.
이와 같이 산소 석출핵층을 갖는 웨이퍼는, 강도나 슬립 발생 억제 효과의 향상뿐만 아니라, 금속 불순물의 게터링 효과를 얻는 데에도 적합하다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하였으나, 본 발명은 하기 실시예에 의해 제한되는 것은 아니다.
초크랄스키법으로, 인상 속도(V) 및 실리콘 융점에서 1300℃까지의 온도 범위에 있어서의 인상축 방향의 결정내 온도 구배의 평균치(G)와의 비 V/G값을 제어함으로써, 공공이 많이 포함된 면내의 일부에 OSF 영역을 포함하는 V-리치 영역으로 이루어진 실리콘 단결정 잉곳을 육성하였다.
이 영역으로부터 슬라이스되고, 양면이 경면 연마된 실리콘 웨이퍼(직경 300 ㎜, 두께 775 ㎛)에 대해서, 산소 100% 가스(유량 20 slm) 분위기 내, 도 2에 도시된 바와 같은 온도 시퀀스로 RTP를 행하였다. 도 2에 있어서, 초기 온도 T0: 600℃, 승온 속도 ΔTu1: 10℃/초, 최고 도달 온도 T1에서의 유지 시간 t1: 30초로 하고, 최고 도달 온도 T1, 강온 속도 ΔTd1 및 기판 산소 농도를 하기 표 1에 나타낸 바와 같은 각 조건으로 하였다.
그리고, 하기 표 1에 나타낸 바와 같은 제거량으로, 각 웨이퍼의 디바이스 형성면측의 표면을 연마포로 슬러리를 통해 슬라이딩 가공하는 방법에 의해 연마하였다. 또한, 디바이스 형성면의 이면의 표면 및 측주면의 제거량은, 식 (2)에 의해 산출한 a[㎛] 이하로 하고, 베벨 표면은, 산소 석출핵이 노출되도록 연마하였다.
얻어진 웨이퍼에 대해서, 소정의 열처리를 행한 후, 산소 석출핵의 유무 및 슬립 발생에 대한 평가를 행하였다. 이하에 각 평가 방법을 나타낸다.
(산소 석출핵의 유무)
종형 열처리로에서, 아르곤 100% 가스(유량 30 slm) 분위기 내, 600℃에서 1000℃까지의 승온 속도를 5℃/분으로 하고, 1000℃에서 4시간 동안 유지한 후, 1000℃에서 600℃까지의 강온 속도를 5℃/분으로 하여 열처리를 행하였다.
이 웨이퍼에 대해서, 디바이스 형성면측의 표면으로부터 깊이 5 ㎛까지의 범위에 있어서의 산소 석출핵의 유무를 LSTD 스캐너(레이텍스사 제조 MO601)로 평가하였다.
(슬립 발생)
종형 열처리로에서, 아르곤 100% 가스(유량 30 slm) 분위기 내, 600℃에서 1200℃까지 승온 속도를 5℃/분으로 하고, 1200℃에서 1시간 동안 유지한 후, 1200℃에서 600℃까지의 강온 속도를 5℃/분으로 한 열처리를 행하였다.
이 웨이퍼에 대해서, 슬립 길이를 X선 토포그래피(리가쿠사 제조 XRT300)로써 평가하였다.
이들의 평가 결과를 표 1에 통합하여 나타낸다.
Figure 112014074914790-pat00001
표 1에 나타낸 바와 같이, LSTD의 평가로부터, 실시예 1∼4 및 비교예 3, 4에서는, LSTD 밀도가 1×10-1개/㎠ 미만으로 디바이스 형성 공정에 있어서 문제가 되지 않는 레벨이며, 산소 석출핵 및 COP가 거의 없는 것이 확인되었다.
이것에 대하여, RTP에 있어서의 열처리 온도(최고 도달 온도 T1)가 낮은 경우(비교예 1, 2)는, COP가 잔류하고 있었다고 생각된다. 또한, 식 (2)에 의해 산출한 a[㎛]까지 제거한 경우(비교예 5∼8)는, 산소 석출핵이 잔류하고 있었다고 생각된다. 이들 시료(비교예 5∼8)를, 식 (3)에 의해 산출한 b[㎛]를 더한 X[㎛]까지 더 제거한 경우, LSTD 밀도는 1×10-1개/㎠ 미만이 되는 것이 확인되었다(실시예 1∼4).
또한, 표면으로부터 깊이 23 ㎛까지 제거한 경우(비교예 9)는, 웨이퍼 표층의 무결함층이 전부 제거되고, 벌크부의 산소 석출물이 노출된 것이라고 생각된다. 게다가, 제거에 상당히 시간을 요하였다.
또한, 슬립 길이의 평가에 있어서는, 실시예 1∼4는 슬립 전위가 거의 확인되지 않았다. 이것에 대하여, 비교예 3, 4에서는, 슬립 전위가 확인되었다. 기판 산소 농도가 너무 낮으면(비교예 3), 슬립 발생의 억제 효과가 불충분해지고, 한편, 기판 산소 농도가 너무 높으면(비교예 4), 주연부 및 이면 표층의 산소 석출물이 너무 크게 성장하여 산소 석출물 자신이 슬립의 발생원이 되었기 때문이라고 생각된다.
(산소 석출물의 평가)
또한, 상기에 있어서 산소 석출핵의 유무의 평가를 행한 웨이퍼 중, 실시예 1∼4 및 비교예 1, 2, 4에 대해서, 웨이퍼 중심, 링 OSF 영역 내(웨이퍼 중심으로부터 직경 방향으로 110 ㎜의 위치) 및 웨이퍼 외주부(웨이퍼 중심으로부터 직경 방향으로 145 ㎜의 위치)의 3 지점에 있어서, 웨이퍼 표면으로부터 깊이 20∼300 ㎛의 벌크부에 있어서의 산소 석출물 밀도 및 산란광 강도를 IR 단층 촬영(레이텍스사 제조 MO-441)으로 평가하였다. 또한, 상기 산란광 강도로부터 하기 식 (4)를 이용하여 각각 산소 석출물 사이즈를 산출하였다.
산소 석출물 사이즈=(산란광 강도)1/6×20 …… (4)
이들의 평가 결과를 표 2에 통합하여 나타낸다.
Figure 112014074914790-pat00002
표 1, 2에 나타낸 결과로부터 알 수 있는 바와 같이, RTP에 있어서의 강온 속도를 5℃/초 이하로 하여 웨이퍼 벌크부에 있어서 전체적으로 산소 석출핵이 존재하지 않는 상태로 제어했을 경우(실시예 1, 3, 4, 비교예 1, 4), 실시예 1, 3, 4에서는 산소 석출물은 확인되지 않았다.
이것에 대하여, 비교예 1에서는, RTP에 의해 결정 육성시에 면 내경 방향으로 불균일한 산소 석출핵이 소멸되지 않았기 때문에, 산소 석출물이 검출되고, 또한, 평가 위치 3 지점의 밀도 및 사이즈의 최대 공차가 큰 것이 확인되었다. 또한, 비교예 4에서는, 벌크부에서의 산소 석출물은 확인되지 않았지만, 웨이퍼 주연부 및 이면 표층의 산소 석출물의 사이즈가 커지고, 표 1에 나타낸 바와 같이 슬립의 발생원으로 되어 있는 것이 확인되었다.
또한, RTP에 있어서의 강온 속도를 120℃/초로 하여 웨이퍼 벌크부의 산소 석출핵이 웨이퍼 면 내경 방향으로 균일하게 존재하고 있는 상태로 제어한 경우(실시예 2, 비교예 2), 실시예 2에서는 산소 석출물의 밀도 및 사이즈의 면내 균일성이 향상되고 있는 것이 확인되었다.
이것에 대하여, 비교예 2에서는, 결정 육성시에 면 내경 방향으로 불균일한 산소 석출핵이 소멸되지 않았기 때문에, 평가 위치 3 지점의 밀도 및 사이즈의 최대 공차가 큰 것이 확인되었다.
1 : 디바이스 형성면
2 : 측주면
3 : 베벨 표면

Claims (20)

  1. 초크랄스키법에 의해 육성한 실리콘 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼에, 산소 함유 분위기 내, 최고 도달 온도를 1300℃∼1380℃의 범위 내의 온도로 하고, 상기 최고 도달 온도에서의 유지 시간을 5∼60초간으로 하여 급속 승강 온열처리를 행하는 공정과, 상기 열처리를 행한 웨이퍼의 표면을 제거하는 공정을 구비하고,
    상기 제거 공정에 있어서의 웨이퍼의 디바이스 형성면의 제거량을, 하기 식 (1)∼(3)에 의해 산출되는 X의 값 이상으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
    X[㎛]=a[㎛]+b[㎛] …… (1)
    a[㎛]=(0.0031×최고 도달 온도[℃]-3.1)×6.4×강온 속도-0.4[℃/초] …… (2)
    b[㎛]=a/(산소 고용 한도[atoms/㎤]/기판 산소 농도[atoms/㎤]) …… (3)
  2. 제1항에 있어서, 상기 제거 공정에 있어서, 웨이퍼 측주면의 제거량을 a 이하로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제1항에 있어서, 상기 제거 공정에 있어서, 웨이퍼의 베벨 표면은, 산소 석출핵이 노출되도록 제거하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 제2항에 있어서, 상기 제거 공정에 있어서, 웨이퍼의 베벨 표면은, 산소 석출핵이 노출되도록 제거하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 제조 방법에 의해 제조된 실리콘 웨이퍼로서,
    적어도, 상기 웨이퍼의 디바이스 형성면측의 표층은, COP 및 산소 석출핵이 존재하지 않는 영역이며, 또한, 상기 웨이퍼의 주연부에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  6. 제5항에 있어서, 상기 웨이퍼의 전체면의 표면으로부터 깊이 20 ㎛ 이상의 벌크부는, COP 및 산소 석출핵이 존재하지 않는 영역인 것을 특징으로 하는 실리콘 웨이퍼.
  7. 제5항에 있어서, 상기 웨이퍼의 전체면의 표면으로부터 깊이 20 ㎛ 이상의 벌크부 및 주연부에 산소 석출핵층을 균일하게 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  8. 제7항에 있어서, 상기 웨이퍼를 아르곤 분위기 내, 1000℃에서 4시간 동안 유지한 후의 상기 벌크부 및 상기 주연부의 산소 석출물 밀도가 5.0×108∼9.0×109개/㎤, 산소 석출물 사이즈가 30∼100 ㎚인 것을 특징으로 하는 실리콘 웨이퍼.
  9. 제5항에 있어서, 상기 웨이퍼의 베벨 표면에 산소 석출핵층이 노출되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
  10. 제6항에 있어서, 상기 웨이퍼의 베벨 표면에 산소 석출핵층이 노출되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
  11. 제7항에 있어서, 상기 웨이퍼의 베벨 표면에 산소 석출핵층이 노출되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
  12. 제8항에 있어서, 상기 웨이퍼의 베벨 표면에 산소 석출핵층이 노출되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
  13. 제5항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  14. 제6항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  15. 제7항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  16. 제8항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  17. 제9항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  18. 제10항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  19. 제11항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
  20. 제12항에 있어서, 상기 웨이퍼의 디바이스 형성면의 이면의 표층에 산소 석출핵층을 갖고 있는 것을 특징으로 하는 실리콘 웨이퍼.
KR1020140101860A 2013-08-07 2014-08-07 실리콘 웨이퍼 및 그 제조 방법 KR101657351B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-163958 2013-08-07
JP2013163958A JP5885305B2 (ja) 2013-08-07 2013-08-07 シリコンウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20150017684A KR20150017684A (ko) 2015-02-17
KR101657351B1 true KR101657351B1 (ko) 2016-09-13

Family

ID=52448888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101860A KR101657351B1 (ko) 2013-08-07 2014-08-07 실리콘 웨이퍼 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10141180B2 (ko)
JP (1) JP5885305B2 (ko)
KR (1) KR101657351B1 (ko)
CN (1) CN104347395B (ko)
TW (1) TWI556312B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016019051A1 (en) * 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
KR102032535B1 (ko) * 2016-07-06 2019-10-15 가부시키가이샤 도쿠야마 단결정 실리콘 판상체 및 그의 제조 방법
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
CN109537045B (zh) * 2018-12-29 2024-05-10 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
JP7090295B2 (ja) * 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509319A (ja) 1997-02-26 2001-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010129918A (ja) 2008-11-28 2010-06-10 Sumco Corp 半導体ウェーハの表層高強度化方法
JP2011171377A (ja) 2010-02-16 2011-09-01 Covalent Materials Corp シリコンウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
JP2000031153A (ja) * 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001509319A (ja) 1997-02-26 2001-07-10 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010129918A (ja) 2008-11-28 2010-06-10 Sumco Corp 半導体ウェーハの表層高強度化方法
JP2011171377A (ja) 2010-02-16 2011-09-01 Covalent Materials Corp シリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN104347395A (zh) 2015-02-11
TWI556312B (zh) 2016-11-01
JP2015032810A (ja) 2015-02-16
TW201513224A (zh) 2015-04-01
JP5885305B2 (ja) 2016-03-15
US20150044422A1 (en) 2015-02-12
KR20150017684A (ko) 2015-02-17
US10141180B2 (en) 2018-11-27
CN104347395B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
KR101657351B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101422713B1 (ko) 실리콘 웨이퍼 및 그 제조방법
CN107210223B (zh) 硅晶圆的制造方法
US8357939B2 (en) Silicon wafer and production method therefor
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
US20080292523A1 (en) Silicon single crystal wafer and the production method
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2010040588A (ja) シリコンウェーハ
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP6317700B2 (ja) シリコンウェーハの製造方法
JP2015135872A (ja) シリコン単結晶ウェーハの熱処理方法
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
JP2019192831A (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2011171402A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 4