TW201329666A - 電壓調節器 - Google Patents
電壓調節器 Download PDFInfo
- Publication number
- TW201329666A TW201329666A TW101126816A TW101126816A TW201329666A TW 201329666 A TW201329666 A TW 201329666A TW 101126816 A TW101126816 A TW 101126816A TW 101126816 A TW101126816 A TW 101126816A TW 201329666 A TW201329666 A TW 201329666A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- drain
- gate
- circuit
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
〔課題〕提供具有因應負載電流而使消耗電流變化之低消耗電流之相位補償電路的電壓調節器。〔解決手段〕相位補償電路具備汲極被連接於誤差放大電路之輸出端子的第一電晶體；汲極被連接於第一電晶體之閘極，閘極隔著電阻被連接於第一電晶體之閘極的第二電晶體；被連接於誤差放大電路之輸出端子和第一電晶體之汲極和第二電晶體之汲極的電流鏡電路；及被連接於第二電晶體之閘極和輸出電晶體之汲極之間的電容。如此一來，可以使因應負載電流而在相位補償電路的消耗電流變化，並實現具有低消耗電流之相位補償電路的電壓調節器。
Description
本發明係關於電壓調節器之相位補償電路和低消耗電力化。
就以以往不管輸出電容、輸出電阻而安定地動作之電壓調節器，所知的有第6圖所示之電路。
以往之電壓調節器係由基準電壓電路101、差動放大電路102、PMOS電晶體106、相位補償電路460、電阻108、109、接地端子100、輸出端子121和電源端子150所構成。相位補償電路460係由定電流電路405和NMOS電晶體401、406、403、408和電容407、電阻404所構成。差動放大電路102係以第7圖所示之1段放大器所構成。
就以連接而言，差動放大電路102之反轉輸入端子被連接於基準電壓電路101，非反轉輸入端子被連接於電阻108和109之連接點，輸出端子被連接於PMOS電晶體106之閘極及NMOS電晶體401之汲極。基準電壓電路101之另一方被連接於接地端子100。NMOS電晶體401之源極被連接於NMOS電晶體403之汲極，閘極被連接於NMOS電晶體406之閘極及汲極。NMOS電晶體403之源極被連接於接地端子100，閘極被連接於電阻404及NMOS電晶體408之汲極。NMOS電晶體408之源極被連
接於接地端子100，閘極被連接於電阻404之另一方及電容407，汲極被連接於NMOS電晶體406之源極。NMOS電晶體406之汲極被連接於定電流電路405，定電流電路405之另一方被連接於電源端子150。PMOS電晶體106之源極被連接於電源端子150，汲極被連接於輸出端子121及電容407之另一方及電阻108之另一方。電阻109之另一方被連接於接地端子100(例如，參照非專利文獻)。
[非專利文獻1]IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I: REGULAR PAPERS, VOL.54, NO.9, SEPTEMBER 2007(Fig.13.)
但是，在以往之技術中，相位補償電路460成為差動放大電路102之輸出端子之一部分流入地面之構成。因此，電流從差動放大電路102之電晶體503朝輸出流入，流入至輸入電晶體501、504之電流失衡而產生偏置，有難以取得正確之輸出電壓的課題。
再者，為了不管負荷電流之大小而進行相位補償電路460之動作，因隨時流入一定之電流，故於輕負載時消耗掉了不需要的大電力。
於是，本發明之目的係解決上述課題，提供可以不管
輸出電容、輸出電阻而安定動作，可以取得正確之輸出電壓，並且降低輕負載之消耗電力的電壓調節器。
為具備有將基準電壓和對輸出電晶體所輸出之電壓進行分壓後之分壓電壓之差予以放大輸出，並控制上述輸出電晶體之閘極的誤差放大電路和相位補償電路之電壓調節器，其特徵為：上述相位補償電路具備：第一電晶體，其係汲極被連接於上述誤差放大電路之輸出端子；第二電晶體，其係汲極被連接於上述第一電晶體之閘極，閘極隔著電阻被連接於上述第一電晶體之閘極；電流鏡電路，其係被連接於上述誤差放大電路之輸出端子和上述第一電晶體之汲極和上述第二電晶體之汲極；及電容，其係被連接於上述第二電晶體之閘極和上述輸出電晶體之汲極之間。
具備本發明之相位補償電路之電壓調節器，不會有流入差動放大電路之輸入電晶體的電流失衡而產生偏置，可以取得正確之輸出電壓，並可以不管輸出電容或輸出電阻，而可以安定並且高速地動作。並且，可以將輕負載時之消耗電力抑制成較低。
以下，參照圖面說明本發明之實施型態。
首先，針對電壓調節器之構成予以說明。第1圖為表示本發明之電壓調節器的電路圖。
電壓調節器係由基準電壓電路101、差動放大電路102、相位補償電路160、PMOS電晶體106、電阻108、109、接地端子100、輸出端子121和電源端子150所構成。相位補償電路160係以NMOS電晶體112、114、電容115、電阻113和電流鏡電路110所構成。電流鏡電路具有端子1、端子2、端子3及端子4之四個端子，因應被輸入至端子1之電壓，從端子2、端子3輸出特定電流。
接著，針對電壓調節器之要素電路之連接予以說明。
差動放大電路102之反轉輸入端子被連接於基準電壓電路101，非反轉輸入端子被連接於電阻108和109之連接點，輸出端子被連接於PMOS電晶體106之閘極及NMOS電晶體112之汲極及電流鏡電路110之端子1及端子2。基準電壓電路101之另一方被連接於接地端子100。NMOS電晶體112之源極被連接於接地端子100，閘極被連接於電阻113及NMOS電晶體114之汲極。NMOS電晶體114之閘極被連接於電阻113之另一方及電容115，汲極被連接於電流鏡電路之端子3，源極被連接於接地端子100。電流鏡電路之端子4被連接於電源端子150。PMOS電晶體106之源極被連接於電源端子150，汲
極被連接於輸出端子121及電容115之另一方及電阻108之另一方。電阻109之另一方被連接於接地端子100。
接著，針對電壓調節器之動作予以說明。
當輸出端子121之電壓變高時，節點120之電壓也變高。當節點120之電壓高於基準電壓101之電壓時，差動放大電路102之輸出電壓變高。因此，因PMOS電晶體106之閘極電壓變高，故PMOS電晶體106之汲極電流減少，輸出端子121之電壓變低。依此，輸出端子被控制成一定之期待電壓。
在此，第1圖所示之電壓調節器係以以下之式子所表示之頻率來產生極點(pole)。
R1為差動放大電路102之輸出阻抗之寄生電阻成分。Rout為被連接於輸出端子121之負載電阻。GmP106為PMOS電晶體106之跨導(transconductance)。GmN114為NMOS電晶體114之跨導(transconductance)。R113為電阻113之電阻值。C115為電容115之電容值。Cout為被連接之輸出電容。CG為PMOS電晶體106之閘極電容值。
從式1、式2可知，第一極點及第二極點之位置可以
以電阻113和電容115和NMOS電晶體114之跨導來調節，可以調整成不管輸出電阻Rout、輸出電容Cout之值而安定動作。
差動放大電路102之輸出端子因連接於NMOS電晶體112之汲極和電流鏡電路110，故流入至NMOS電晶體112之電流可以從電流鏡電路110流入。然後，因電流不從差動放大電路102之輸出端子流至NMOS電晶體112，故不會在差動放大電路102之輸入段之電晶體產生偏置。如此一來，無由於偏置所產生之輸出電壓的偏差，可以正確設定輸出電壓。
再者，從上式，於負載電阻Rout充分大之時，即使縮小GmN114，亦可以使第一極點和第二極點之位置分離。在此，MOS電晶體之Gm係以下式表示。
G m =(2I DS μC OX W/L)1/2………(3)
由上述，於負載電阻Rout充分大之時，即使縮小相位補償電路160之NMOS電晶體114之汲極電流，亦可進行安定之動作。
因此，PMOS電晶體106因應流入至負載電阻Rout之電流之大小，電流鏡電路101限制流入至相位補償電路160之電流值，依此可以將驅動電流抑制成低。
藉由上述，本發明之電壓調節器不會使差動放大電路102之輸入段之電晶體產生偏置，且無由於偏置而產生之
輸出電壓的偏差，可以正確地設定輸出電壓。並且，PMOS電晶體106因應流入至負載電阻Rout之電流的大小，而可以將相位補償電路160之消耗電流抑制成較低。
第2圖為表示與本發明之電壓調節器有關之電流鏡電路110之第一實施型態的電路圖。電流鏡電路110係以PMOS電晶體201、202、203、204、NMOS電晶體205、206所構成。PMOS電晶體201之源極被連接於電源端子150，閘極被連接於屬於差動放大電路102之輸出的節點130，汲極被連接於NMOS電晶體205之汲極。NMOS電晶體205之源極被連接於接地端子100，閘極被連接於NMOS電晶體205之汲極及NMOS電晶體206之閘極。NMOS電晶體206之源極被連接於接地端子100，汲極被連接於PMOS電晶體202之汲極。PMOS電晶體202之源極被連接於電源端子150，閘極被連接於PMOS電晶體202之汲極及PMOS電晶體203和PMOS電晶體204之閘極。PMOS電晶體203之源極被連接於接地端子150，汲極被連接於相位補償電路160之NMOS電晶體112之汲極。PMOS電晶體204之源極被連接於電源端子150，汲極被連接於相位補償電路160之NMOS電晶體114之汲極。
第一實施型態之電流鏡電路係差動放大電路102之輸出的PMOS電晶體106之閘極電壓被輸入至PMOS電晶體
201之閘極，PMOS電晶體106因應流入至負載電阻之電流值而PMOS電晶體之汲極電流產生變化。PMOS電晶體201之汲極電流係藉由NMOS電晶體205、206之電流鏡而被鏡射至PMOS電晶體202，藉由PMOS電晶體202、203、204之電流鏡而PMOS電晶體106因應流入至負載電阻之電流值的鏡電流流入至相位補償電路106。
藉由上述，具備有附第一實施型態之電流鏡電路的相位補償電路的本發明之電壓調節器不會使差動放大電路102之輸入段之電晶體產生偏置，且無由於偏置而產生之輸出電壓的偏差，可以正確地設定輸出電壓。並且，PMOS電晶體106因應流入至負載電阻Rout之電流的大小，而可以將相位補償電路160之消耗電流抑制成較低。
第3圖為表示與本發明之電壓調節器有關之電流鏡電路110之第二實施型態的電路圖。第二實施型態之電流鏡電路係追加NMOS電晶體301、302，且能以低電壓驅動電流鏡電路，並且成為正確之電流鏡。在PMOS電晶體201和NMOS電晶體205之間追加NMOS電晶體301，並將NMOS電晶體205之閘極連接於NMOS電晶體301之汲極。在PMOS電晶體202和NMOS電晶體206之間追加NMOS電晶體302，並將NMOS電晶體206之閘極連接於NMOS電晶體301之汲極。從NMOS電晶體301、302之閘極電壓係從不同之電路被供給。
第二實施型態之電流鏡電路係NMOS電晶體301、302以疊接電路動作，並使NMOS電晶體205、206之電流鏡電路之精度提升。再者，藉由從不同之電路供給NMOS電晶體301、302之閘極電壓，可以將以NMOS電晶體205、206、301、302所構成之疊接型電流鏡電路之消耗電流之上限抑制成低。
藉由上述，具備有附第二實施型態之電流鏡電路的相位補償電路的本發明之電壓調節器不會使差動放大電路102之輸入段之電晶體產生偏置，且無由於偏置而產生之輸出電壓的偏差，可以正確地設定輸出電壓。並且，PMOS電晶體106係因應流入至負荷電阻Rout之電流之大小而將相位補償電路160之消耗電流抑制成低，PMOS電晶體106於流入至負載電阻之電流值大時，可以進行限制使相位補償電路160之驅動電流不會過大。
第4圖為表示與本發明之電壓調節器有關之電流鏡電路110之第三實施型態的電路圖。第三實施型態之電流鏡電路係在PMOS電晶體201和NMOS電晶體205之間追加當作電流源之NMOS電晶體401。NMOS電晶體401為空泛型電晶體，閘極被連接於NMOS電晶體205之汲極。
閘極、源極間之電壓被固定之空泛型電晶體當動作狀態成為飽和區域時，作為定電流源進行動作。藉由在PMOS電晶體201參照的PMOS電晶體106流通之負載電
流值超過某一定之值時，NMOS電晶體401作為定電流源進行動作，來限制相位補償電路160之驅動電流。
藉由上述，具備有附第三實施型態之電流鏡電路的相位補償電路的本發明之電壓調節器不會使差動放大電路102之輸入段之電晶體產生偏置，且無由於偏置而產生之輸出電壓的偏差，可以正確地設定輸出電壓。並且，PMOS電晶體106係因應流入至負荷電阻Rout之電流之大小而將相位補償電路160之消耗電流抑制成低，PMOS電晶體106於流入至負載電阻之電流值大時，可以進行限制使相位補償電路160之驅動電流不會過大。
第5圖為表示與本發明之電壓調節器有關之電流鏡電路110之第四實施型態的電路圖。第四實施型態之電流鏡電路係追加定電流源電路506來取代NMOS電晶體205。定電流源電路506係以PMOS電晶體501和502、NMOS電晶體503和504、電阻505所構成。
PMOS電晶體501之源極連接於PMOS電晶體201之汲極，閘極連接於PMOS電晶體501之汲極，汲極連接於NMOS電晶體503之汲極。PMOS電晶體502之源極連接於PMOS電晶體201之汲極，閘極連接於PMOS電晶體501之汲極，汲極連接於NMOS電晶體504之汲極。NMOS電晶體503之閘極係連接於NMOS電晶體504之汲極，源極連接於電阻505。NMOS電晶體504之閘極係連
接於NMOS電晶體504之汲極，源極連接於接地端子100。電阻505之另一方被連接於接地端子100。
PMOS電晶體501、502構成電流鏡電路。NMOS電晶體503、504雖然構成閘極彼此連接之電流鏡電路，但是NMOS電晶體503之源極經電阻連接於接地端子100。因此，在電阻505，藉由NMOS電晶體503之汲極電流而產生電壓下降，僅NMOS電晶體503之閘極、源極電壓之部分變小。電阻505中之電壓下降，因藉由NMOS電晶體503和504之K值之差異，或是PMOS電晶體501、502之K值之差異和電阻505之值而被決定，故做為不依存於電源電壓之定電流源電路而動作。
藉由在PMOS電晶體201參照的PMOS電晶體106流通之負載電流值超過某一定之值時，定電流源電路506作為定電流電路進行動作，來限制相位補償電路160之驅動電流值。
藉由上述，具備有附第四實施型態之電流鏡電路的相位補償電路的本發明之電壓調節器不會使差動放大電路102之輸入段之電晶體產生偏置，且無由於偏置而產生之輸出電壓的偏差，可以正確地設定輸出電壓。並且，PMOS電晶體106係因應流入至負荷電阻Rout之電流之大小而將相位補償電路160之消耗電流抑制成低，PMOS電晶體106於流入至負載電阻之電流值大時，可以進行限制使相位補償電路160之驅動電流不會過大。
100‧‧‧接地端子
101‧‧‧基準電壓電路
102‧‧‧差動放大電路
121‧‧‧輸出端子
150‧‧‧電源端子
160‧‧‧相位補償電路
401‧‧‧空泛型NMOS
405‧‧‧定電流源
第1圖為表示電壓調節器之第一實施型態的電路圖。
第2圖為表示電流鏡電路之第一實施型態的電路圖。
第3圖為表示電流鏡電路之第二實施型態的電路圖。
第4圖為表示電流鏡電路之第三實施型態的電路圖。
第5圖為表示電流鏡電路之第四實施型態的電路圖。
第6圖為表示以往之電壓調節器的電路圖。
第7圖為表示以1段放大器所構成之差動放大電路的電路圖。
100‧‧‧接地端子
101‧‧‧基準電壓電路
102‧‧‧差動放大電路
106‧‧‧PMOS電晶體
108‧‧‧電阻
109‧‧‧電阻
110‧‧‧電流鏡電路
112‧‧‧NMOS電晶體
113‧‧‧電阻
114‧‧‧NMOS電晶體
115‧‧‧電容
120‧‧‧節點
121‧‧‧輸出端子
130‧‧‧節點
150‧‧‧電源端子
160‧‧‧相位補償電路
Claims (5)
- 一種電壓調節器，具備：誤差放大電路，其係用以將基準電壓和對輸出電晶體所輸出之電壓進行分壓後之分壓電壓之差予以放大輸出，並控制上述輸出電晶體之閘極；和相位補償電路，該電壓調節器之特徵為：上述相位補償電路具備：第一電晶體，其係汲極被連接於上述誤差放大電路之輸出端子；第二電晶體，其係汲極被連接於上述第一電晶體之閘極，閘極隔著電阻被連接於上述第一電晶體之閘極；電流鏡電路，其係具備檢測出被輸入至上述輸出電晶體之閘極的電壓之電壓檢測用電晶體，鏡射流入至上述電壓檢測用電晶體之電流而對上述第一電晶體之汲極和上述第二電晶體之汲極供給電流；及第一電容，其係被連接於上述第二電晶體之閘極和上述輸出電晶體之汲極之間。
- 如申請專利範圍第1項所記載之電壓調節器，其中上述電流鏡電路係流入上述電壓檢測用電晶體之電流之上限被限制在特定之值。
- 如申請專利範圍第2項所記載之電壓調節器，其中上述電流鏡電路為疊接電流鏡電路，上述疊接電流鏡電路具有至少一段的閘極連接於外部電路的電流鏡電路 部。
- 如申請專利範圍第2項所記載之電壓調節器，其中上述電壓檢測用電晶體係在汲極連接閘極被連接於源極的空泛型電晶體。
- 如申請專利範圍第2項所記載之電壓調節器，其中具備：第三電晶體，其係源極被連接於上述電壓檢測用電晶體之汲極，閘極被連接於本身之源極；第四電晶體，其係源極被連接於上述電壓檢測用電晶體之汲極，閘極被連接於上述第三電晶體之閘極；第五電晶體，其係汲極被連接於上述第四電晶體之汲極，閘極連接於本身之汲極，源極被接地；第六電晶體，其係汲極被連接於上述第三電晶體之汲極，閘極被連接於上述第五電晶體之閘極；及第一電阻，其係被連接於上述第六電晶體之源極的另一端被接地。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011171780A JP5715525B2 (ja) | 2011-08-05 | 2011-08-05 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201329666A true TW201329666A (zh) | 2013-07-16 |
| TWI534581B TWI534581B (zh) | 2016-05-21 |
Family
ID=47613465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101126816A TWI534581B (zh) | 2011-08-05 | 2012-07-25 | Voltage regulator |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8866457B2 (zh) |
| JP (1) | JP5715525B2 (zh) |
| KR (1) | KR101939843B1 (zh) |
| CN (1) | CN102915065B (zh) |
| TW (1) | TWI534581B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5715401B2 (ja) * | 2010-12-09 | 2015-05-07 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| DE102011087440A1 (de) * | 2011-11-30 | 2013-01-31 | Osram Ag | Schaltung zur Ansteuerung einer Beleuchtungskomponente |
| RU2592719C2 (ru) | 2012-03-16 | 2016-07-27 | Интел Корпорейшн | Генератор опорного напряжения с низким импедансом |
| JP2014164702A (ja) * | 2013-02-27 | 2014-09-08 | Seiko Instruments Inc | ボルテージレギュレータ |
| US9488505B2 (en) * | 2013-10-28 | 2016-11-08 | Infineon Technologies Ag | Circuit, method and sensor for obtaining information on a physical quantity |
| US9778067B2 (en) * | 2015-04-02 | 2017-10-03 | Infineon Technologies Ag | Sensing a physical quantity in relation to a sensor |
| FR3039905B1 (fr) * | 2015-08-07 | 2019-01-25 | STMicroelectronics (Alps) SAS | Source de tension |
| JP6632358B2 (ja) * | 2015-12-11 | 2020-01-22 | エイブリック株式会社 | 増幅回路及びボルテージレギュレータ |
| US9893618B2 (en) * | 2016-05-04 | 2018-02-13 | Infineon Technologies Ag | Voltage regulator with fast feedback |
| JP7295881B2 (ja) * | 2018-10-31 | 2023-06-21 | ローム株式会社 | リニア電源回路 |
| US11119155B2 (en) | 2019-04-25 | 2021-09-14 | Teradyne, Inc. | Voltage driver circuit |
| US11283436B2 (en) | 2019-04-25 | 2022-03-22 | Teradyne, Inc. | Parallel path delay line |
| US10942220B2 (en) | 2019-04-25 | 2021-03-09 | Teradyne, Inc. | Voltage driver with supply current stabilization |
| JP7292108B2 (ja) * | 2019-05-27 | 2023-06-16 | エイブリック株式会社 | ボルテージレギュレータ |
| US11392155B2 (en) | 2019-08-09 | 2022-07-19 | Analog Devices International Unlimited Company | Low power voltage generator circuit |
| JP2021144411A (ja) | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 半導体装置及びメモリシステム |
| EP3951551B1 (en) * | 2020-08-07 | 2023-02-22 | Scalinx | Voltage regulator and method |
| US20230198394A1 (en) * | 2021-12-17 | 2023-06-22 | Qualcomm Incorporated | Nonlinear current mirror for fast transient and low power regulator |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4181695B2 (ja) * | 1999-07-09 | 2008-11-19 | 新日本無線株式会社 | レギュレータ回路 |
| JP4322360B2 (ja) * | 1999-07-21 | 2009-08-26 | エルピーダメモリ株式会社 | 電圧安定化回路およびそれを用いた半導体装置 |
| JP2001282372A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Instruments Inc | レギュレータ |
| EP1439444A1 (en) * | 2003-01-16 | 2004-07-21 | Dialog Semiconductor GmbH | Low drop out voltage regulator having a cascode structure |
| JP4124768B2 (ja) | 2003-04-18 | 2008-07-23 | 富士通株式会社 | 定電圧電源回路 |
| JP4029812B2 (ja) * | 2003-09-08 | 2008-01-09 | ソニー株式会社 | 定電圧電源回路 |
| JP2006127225A (ja) * | 2004-10-29 | 2006-05-18 | Torex Device Co Ltd | 電源回路 |
| CN100520665C (zh) * | 2006-05-17 | 2009-07-29 | 深圳安凯微电子技术有限公司 | 一种低压线性电压调节器 |
| TW200836037A (en) * | 2006-12-08 | 2008-09-01 | Seiko Instr Inc | Voltage regulator |
| JP2008217677A (ja) * | 2007-03-07 | 2008-09-18 | Ricoh Co Ltd | 定電圧回路及びその動作制御方法 |
| JP5160317B2 (ja) * | 2008-06-09 | 2013-03-13 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5580608B2 (ja) * | 2009-02-23 | 2014-08-27 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2010277192A (ja) * | 2009-05-26 | 2010-12-09 | Toshiba Corp | 電圧レギュレータ |
| JP5715401B2 (ja) * | 2010-12-09 | 2015-05-07 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5670773B2 (ja) * | 2011-02-01 | 2015-02-18 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2011
- 2011-08-05 JP JP2011171780A patent/JP5715525B2/ja active Active
-
2012
- 2012-07-25 TW TW101126816A patent/TWI534581B/zh active
- 2012-07-31 KR KR1020120083867A patent/KR101939843B1/ko active IP Right Grant
- 2012-08-02 US US13/564,876 patent/US8866457B2/en active Active
- 2012-08-03 CN CN201210274653.XA patent/CN102915065B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8866457B2 (en) | 2014-10-21 |
| JP5715525B2 (ja) | 2015-05-07 |
| CN102915065B (zh) | 2015-09-30 |
| KR101939843B1 (ko) | 2019-01-17 |
| KR20130016083A (ko) | 2013-02-14 |
| US20130033247A1 (en) | 2013-02-07 |
| JP2013037469A (ja) | 2013-02-21 |
| TWI534581B (zh) | 2016-05-21 |
| CN102915065A (zh) | 2013-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI534581B (zh) | Voltage regulator | |
| US10481625B2 (en) | Voltage regulator | |
| US8283906B2 (en) | Voltage regulator | |
| JP5008472B2 (ja) | ボルテージレギュレータ | |
| TWI643052B (zh) | 電壓調節器及電子機器 | |
| US9146570B2 (en) | Load current compesating output buffer feedback, pass, and sense circuits | |
| TWI521323B (zh) | Voltage regulator | |
| JP2011150526A (ja) | 基準電圧発生回路及びそれを用いた集積回路 | |
| KR101274280B1 (ko) | 전압 조정기 | |
| CN112000166B (zh) | 电压调节器 | |
| TWI672572B (zh) | 電壓調節器 | |
| US9385584B2 (en) | Voltage regulator | |
| TWI514104B (zh) | 用於穩壓器之電流源及其穩壓器 | |
| JP2016051208A (ja) | 基準電流設定回路 | |
| WO2015178271A1 (ja) | 擬似抵抗回路及び電荷検出回路 | |
| JP7366692B2 (ja) | 電源回路 | |
| TWI396063B (zh) | 無esr電阻補償之低壓降線性穩壓器 | |
| TWI548964B (zh) | 電壓翻轉式零點補償電路 | |
| JP5801333B2 (ja) | 電源回路 | |
| JP6079184B2 (ja) | レギュレータ回路 | |
| JP2015070774A (ja) | スイッチング電源装置 | |
| JP5876807B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
| JP6510165B2 (ja) | オペアンプ | |
| KR20160012858A (ko) | 저 드롭아웃 레귤레이터 | |
| JP2015204491A (ja) | 電圧電流変換回路および電源回路 |