KR20160012858A - 저 드롭아웃 레귤레이터 - Google Patents

저 드롭아웃 레귤레이터 Download PDF

Info

Publication number
KR20160012858A
KR20160012858A KR1020140117991A KR20140117991A KR20160012858A KR 20160012858 A KR20160012858 A KR 20160012858A KR 1020140117991 A KR1020140117991 A KR 1020140117991A KR 20140117991 A KR20140117991 A KR 20140117991A KR 20160012858 A KR20160012858 A KR 20160012858A
Authority
KR
South Korea
Prior art keywords
error amplifier
unit
voltage
present
low dropout
Prior art date
Application number
KR1020140117991A
Other languages
English (en)
Inventor
송한정
손현식
이민지
Original Assignee
인제대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인제대학교 산학협력단 filed Critical 인제대학교 산학협력단
Publication of KR20160012858A publication Critical patent/KR20160012858A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은기준 전압을 생성하는 기준 전압 생성부; 상기 기준 전압 및 피드백 전압의 차이를 비교하여 오차 신호를 생성하는, 오차 증폭부; 상기 오차 신호의 입력에 응답하여 버퍼 출력 신호를 생성하는 버퍼; 상기 버퍼 출력 신호 및 입력 전압에 응답하여, 출력단에 출력 전압 및 로드 전류를 제공하는 패스부; 및 상기 출력 전압에 응답하여, 상기 피드백 전압을 상기 오차 증폭부에 제공하는 피드백부를 포함하되,상기 오차 증폭부는, 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기를 포함하며, 상기 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기는 병렬로 연결된, 저 드롭아웃 레귤레이터을 제공한다.

Description

저 드롭아웃 레귤레이터{LOW DROPOUT REGULATOR}
본 발명은 저 드롭아웃(LDO: Low Dropout) 레귤레이터(Regulator)에 관한 것으로서, 보다 상세하게는 병렬로 연결된 오차 증폭기를 포함하는 저 드롭아웃 레귤레이터에 관한 것이다.
스마트폰 및 태블릿 PC와 같은 개인 휴대 전자 기기의 수요가 크게 증가함에 따라 이들 기기의 고성능화 다기능화를 위한 다양한 기술이 개발되고 있다.
이러한, 휴대 전자 기기에 사용되는 대표적인 전력 관리용 IC (Power management IC)에는 크게 DC-DC 변환기와 저 드롭아웃 레귤레이터(LDO: Low Dropout Regulator)가 있다. 저 드롭아웃 레귤레이터는 DC-DC 변환기에 비해 효율이 떨어지지만 잡음 특성이 좋아 민감한 회로의 전원 IC로 많이 사용된다.
도 1은 종래 기술에 따른 저 드롭아웃 레귤레이터의 일 예를 간략하게 도시한 회로도이다.
도 1 을 참고하면, 종래 기술에 따른 저 드롭아웃 레귤레이터는, 기준 전압 생성부(110), 오차 증폭기(120) 및 패스 트랜지스터(Pass transistor 130)를 포함할 수 있다.
오차 증폭기(120)는 반전 입력 단자(-)와 비반전 입력 단자(+)를 포함하며, 비반전 입력 단자 (+)와 패스 트랜지스터(130) 사이에는 제 1 저항(R1)이 연결될 수 있다. 패스트랜지스터(130)와 연결된 제 1 저항(R1)의 일단에서는 출력전압(Vout)이 출력되며, 오차증폭기(110)의 비반전 입력 단자(+)와 접속된 제 1 저항 (R1)의 타단에는 제 2 저항(R2)이 연결된다.
이때, 제 1 저항(R1)과 제 2 저항(R2)은 출력 전압(Vout)의 레벨을 조절하는 샘플링 저항으로서의 역할을 수행한다. 제 1 저항(R1)과 제 2 저항(R2)은 출력 단자와 접지 사이에 직렬로 연결된다.
도 1에 도시된 바와 같이, 출력 단자와 접지 사이에는 저 드롭아웃 레귤레이터의 출력 용량성 부하(Cout)와 출력 용량성 부하의 등가직렬저항(Equivalent Series Resistance; ESR)(Resr)이 직렬로 연결되며, 출력 단자와 접지 사이에는 부하 전류(load current ; Iload)가 연결될 수 있다. 이때, 제 1 및 제 2 저항(R1, R2)과, 출력 용량성 부하(Cout) 및 등가직렬저항(Resr)과 부하 전류(Iload)는 서로 병렬로 연결된다.
오차 증폭기(120)는 반전 입력 단자(-)를 통해 기준전압(Vref)을 입력 받는다. 오차증폭기(120)로부터 발생된 출력 전압(Vout)은 패스트랜지스터(130)와 제 1 저항(R1)을 거쳐 비반전 입력 단자(+)로 피드백된다. 오차증폭기(120)는 출력전압(Vout)과 기준전압(Vref)을 서로 비교하여 그 차이를 증폭한다.
오차 증폭기(120)의 출력전압(Vout)은 패스트랜지스터(130)의 전류 구동 능력(즉, 패스트랜지스터(130)를 통해 흐르는 전류의 양)을 조절하여 출력전압 (Vout)과 기준전압(Vref)의 차이가 줄어들도록 제어한다. 그 결과, 두 전압(Vout, Vref)은 동일한 값을 가지게 된다.
이러한 저 드롭아웃 레귤레이터의 성능을 나타내는 지표에는 라인 레귤레이션(Line Regulation)과 부하 레귤레이션(Load Regulatio)이 있다.
부하 레귤레이션은 저 드롭아웃 레귤레이터의 부하 조건이 변화하여 출력단에 공급되는 전류가 순간적으로 변화할 때, 저 드롭아웃 레귤레이터의 특정 출력 전압을 유지시키는 성능 지표이다. 부하 레귤레이션은 출력 전류 변화량 대비 정상 상태의 출력 전압 변화량을 의미하며, 저 드롭아웃 레귤레이터의 개방 루프 이득이 증가하게 되면, 부하 레귤레이션의 값이 작아지게 된다.
라인 레귤레이션은 저 드롭아웃 레귤레이터의 입력 전압이 변화할 때, 특정 출력 전압을 유지시키는 성능 지표이다. 라인 레귤레이션은 입력 전압 변화량 대비 정상 상태의 출력 전압 변화량을 의미한다.
부하 레귤레이션과 라인 레귤레이션은, 오차 증폭기(120)의 개방 루프 이득이 클수록 작은 값은 갖는다. 또한, 부하 레귤레이션과 라인 레귤레이션은 그 값이 작을수록, 저 드롭아웃 레귤레이터의 출력단에 안정적인 전압을 공급할 수 있게 된다.
도 1에 도시된 저 드롭아웃 레귤레이터에 포함된 오차 증폭기(120)의 구조는 신호 경로가 단일하므로, 과도 응답 특성과 정착 시간을 개선하기 위해 오차 증폭기(120)의 전압이득과 대역폭을 동시에 만족할 수 없다.
이에 단일 오차 증폭기 구조를 갖는 저 드롭아웃 레귤레이터의 경우, 두 가지 성능을 적절히 조절하여야 하며, 이로 인해 과도응답 특성 및 정착 시간에 악영향을 미칠 수 밖에 없다.
또한 패스트랜지스터(130)를 통하여 많은 전류가 부하에 공급됨에 따라 발생하는 큰 기생 커패시턴스에 따라, 시스템의 안정도가 저하되고 이를 보상하기 위해, 출력단에 큰 커패시터가 필요하게 된다. 그러나, 이러한 큰 커패시터는 저 드롭아웃 레귤레이터의 응답속도를 떨어뜨리게 되어, 이를 해결하기 위한 주파수 보상 기법이 요구된다.
한국 특허 등록 공보 10-1397419호
본 발명이 해결하고자 하는 과제는, 소형화 가능하며, 과도응답특성, 정착 시간 및 응답속도가 개선된 저 드롭아웃 레귤레이터를 제공하는 것이다.
이러한 과제를 해결하기 위한 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터는, 기준 전압을 생성하는 기준 전압 생성부; 상기 기준 전압 및 피드백 전압의 차이를 비교하여 오차 신호를 생성하는 오차 증폭부; 상기 오차 신호의 입력에 응답하여 버퍼 출력 신호를 생성하는 버퍼; 상기 버퍼 출력 신호 및 입력 전압에 응답하여, 출력단에 출력 전압 및 로드 전류를 제공하는 패스부; 및 상기 출력 전압에 응답하여, 상기 피드백 전압을 상기 오차 증폭부에 제공하는 피드백부를 포함하고, 상기 오차 증폭부는, 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기를 포함하며, 상기 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기는 병렬로 연결된다.
상기 제1 단위 오차 증폭기의 이득값은, 상기 제2 단위 오차 증폭기의 이득값 보다 큰 값을 가지며, 상기 제1 단위 오차 증폭기의 대역폭 값은, 상기 제2 단위 오차 증폭기의 대역폭 값보다 작은 값을 가질 수 있다.
또한, 상기 저 드롭아웃 레귤레이터는 복수 개의 모스 트랜지스터로 구성된 슬루율(slew rate) 향상부를 더 포함할 수 있으며, 상기 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기는, 폴디드 캐스코드(folded cascode) 구조일 수 있다.
이와 같이 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터에 따르면, 칩 사이즈의 소형화가 가능해져, 저 드롭아웃 레귤레이터가 작은 사이즈의 휴대기기에 적용되기 용이해진다.
본 발명의 실시예에 따르면, 서로 다른 특성을 가지는 오차 증폭기를 병렬 구조로 설계하여 과도응답특성 및 정착 시간의 동시 개선이 가능하다.
본 발명의 실시예에 따르면, 패스 트랜지스터로 인해 저하된 응답속도가 개선된 저 드롭아웃 레귤레이터의 제공이 가능하다.
도 1은 종래 기술에 따른 저 드롭아웃 레귤레이터의 일 예를 간략하게 도시한 회로도이다.
도 2는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터를 도시한 회로도이다.
도 3은 본 발명의 한 실시예에 따른 오차 증폭부의 주파수 응답을 도시한 그래프이다.
도 4는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터의 개방 루프(Open-loop) 소신호(Small signal) 모델을 도시한 도면이다.
도 5는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터 중, 오차 증폭부, 버퍼, 패스부 및 피드백부에 대한 소신호 모델을 도시한 도면이다.
도 6은 본 발명의 한 실시예에 따른 제1 단위 오차 증폭기의 회로를 도시한 도면이다.
도 7은 본 발명의 한 실시예에 따른 제2 단위 오차 증폭기의 회로를 도시한 도면이다.
도 8은 본 발명의 한 실시예에 따른 단위 오차 증폭기들의 AC 응답 시뮬레이션 결과를 나타낸 표이다.
도 9는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터의 AC 응답을 시뮬레이션한 결과를 도시한 그래프이다.
도 10은 종래 저 드롭아웃 레귤레이터 및 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 과도 응답 시뮬레이션 결과를 나타낸 그래프이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 그리고 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 시스템을 두고 연결되어 있는 경우도 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 도 2 및 도 3을 참고하여 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터에 대하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터를 도시한 회로도이다. 도 3은 본 발명의 한 실시예에 따른 오차 증폭부(220)의 주파수 응답을 도시한 그래프이다.
본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터(200)는, 기준 전압 생성부(210), 오차 증폭부(220), 버퍼(230), 패스부(240), 피드백부(250) 및 슬루율 향상부(260)를 포함할 수 있다.
본 발명의 한 실시예에 따른 기준 전압 생성부(210)는, 피드백 전압과 비교될 기준 전압(Vref)을 생성하여, 생성된 기준 전압을 오차 증폭부(220)에 제공할 수 있다.
본 발명의 한 실시예에 따른 오차 증폭부(220)는, 기준 전압 발생부(210)로부터 인가된 기준전압(Vref)과 피드백 전압의 차이를 산출하여, 산출된 전압 차이에 대하여 증폭하고, 이에 따라 생성된 오차 신호를 버퍼(230)에 전달할 수 있다.
본 발명의 한 실시예에 따른 오차 증폭부(220)는, 제1 단위 오차 증폭기(221) 및 제2 단위 오차 증폭기(222)를 포함할 수 있으며, 이들 단위 오차 증폭기(221, 222)들은 도 2에 도시된 바와 같이 상호 병렬로 연결될 수 있다. 단위 오차 증폭기(221, 222)의 내부 회로 설계와 관련하여서는, 도 6 및 도 7을 참조하여 후술하도록 한다.
본 발명의 실시예에 따른 단위 오차 증폭기(221, 222)는, 상호 다른 특성을 가질 수 있는데, 한 실시에 따르면, 제1 단위 오차 증폭기(221)는 제2 단위 오차 증폭기(222)에 비하여 높은 이득 및 좁은 대역폭을 가지고, 제2 단위 오차 증폭기(222)는, 제1 단위 오차 증폭기(221)에 비하여 낮은 이득 및 넓은 대역폭을 가질 수 있다.
이와 같이 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터(200)는, 상호 특성이 상이한 단위 오차 증폭기(221, 222)들이 병렬로 연결된 오차 증폭부(220)를 포함하므로, 개방 루프 주파수 응답에 극점(Pole) 또는 영점(Zero)을 추가하는 효과를 가질 수 있고, 이에 따라 개방 루프 이득이 증가하게 된다.
본 발명의 실시예에 따른 단위 오차 증폭기(221, 222)들의 특성은 이득 및 대역폭에 있어서 상이할 수 있으며,이러한 단위 오차 증폭기(221, 222)들을 병렬 구조로 포함하고 있는 본 발명의 실시예에 따른 오차 증폭부(220)는 도 3에 도시된 바와 같은, 주파수 응답을 가질 수 있다.
도 3에 도시된 바를 참조하여 살펴보면, 제1 단위 오차 증폭기(221)의 주파수 응답(310), 제2 단위 오차 증폭기(222)의 주파수 응답(320) 및 오차 증폭부(220) 전체의 주파수 응답(330)이 도시되어 있다.
도 3에 도시된 각 단위 오차 증폭기(221, 222)들의 주파수 응답을 살펴보면, 제1 단위 오차 증폭기(221)는 제2 단위 오차 증폭기(222)에 비하여 높은 이득 및 좁은 대역폭을 가지며, 제2 단위 오차 증폭기(222)는, 제1 단위 오차 증폭기(221)에 비하여 낮은 이득 및 넓은 대역폭을 가지고 있음을 알 수 있다.
상대적으로 높은 이득 및 좁은 대역폭을 갖는 제1 단위 증폭기(221)는, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터(220)의 양호한 성능을 보장할 수 있으며, 낮은 이득 및 ?은 대역폭은 갖는 제2 단위 증폭기(220)는 패스부(240)의 기생 커패시터를 빠른 속도로 충전시킬 수 있다.
단위 오차 증폭기(221, 222)들이 병렬로 포함되어 있는 본 발명의 오차 증폭부(220)는, 도 3에 도시된 주파수 응답(330) 그래프와 같이, 제1 단위 오차 증폭기(221)에 의하여 극점(PX)이 결정되며, 제2 단위 오차 증폭기(222)에 의하여 영점(ZX)이 결정될 수 있다. 이에 따라, 본 발명의 실시예에 따르면, 입력된 AC 신호는, 낮은 이득을 갖는 제2 단위 오차 증폭기(222)의 바이패스 경로를 통해 피드 포워드(feed forward) 중심으로 돌 수 있다.
이와 같이, 본 발명의 실시예에 따른 오차 증폭부(220)는 병렬로 연결된 오차 증폭기들을 포함하므로,이에 따라 저 드롭아웃 레귤레이터(200)의 개방 루프 이득이 증가할 수 있으며 과도 응답 특성 및 정착 시간을 동시에 개선할 수 있다.
본 발명의 실시예에 따른 버퍼(230)는, 오차 증폭부(220)와 패스부(240)를 연결하며, 오차 증폭부(220)를 통해 오차 신호를 입력받아, 패스부(240)로 버퍼 출력 신호를 출력한다.
본 발명의 한 실시예에 따른 버퍼(230)는, 낮은 입력 커패시턴스 및 낮은 출력 저항을 가질 수 있다. 이에 따라, 버퍼(230)는 오차 증폭부(220) 및 패스부(240)의 연결단의 극점 중 어느 하나의 극점을 두 개의 고주파 극점으로 분할(split)할 수 있다.
일반적인 종래의 저 드롭아웃 레귤레이터의 경우, 두 극점이 저주파 대역에 위치하게 되어, 단위 이득 대역폭(UGB: Unit Gain Bandwidth) 내에 두 극점이 위치할 수 있다. 즉, 종래의 저 드롭아웃 레귤레이터는 불안정한 상태가 될 수 있으므로, 본 발명에 따른 저 드롭아웃 레귤레이터(200)는 안정성을 유지하기 위하여, 버퍼(230)를 저 드롭아웃 레귤레이터(200)에 포함시킴으로써, 극점 중 어느 하나를 고주파 극점 두 개로 분할시킬 수 있다.
이와 같이 본 발명의 실시예에 따른 버퍼(230)는, 오차 증폭부(220) 및 패스부(240)의 연결단의 극점 중 어느 하나를 두 개의 고주파 극점으로 분할함으로써, 단위 이득 주파수(Unit Gain Frequency)의 제한이 완화될 수 있다. 이에 따라, 도미넌트(dominant) 극점이 좀 더 높은 주파수로 이동될 수 있고,주파수 보상에 필요한 외부 커패시터가 작아질 수 있다. 즉, 본 발명의 실시예에 따르면, 저 드롭아웃 레귤레이터(200)의 외부 커패시터의 온칩(On-chip)화가 가능해져, 집적화가 가능해질 수 있다.
이와 같은 주파수 보상 방법에 대해서는 이하 도 5를 참조하여 보다 상세하게 후술하도록 한다.
본 발명의 한 실시예에 따른 패스부(240)는, 버퍼(230)에서 출력된 버퍼 출력 신호 및 입력 전압(VIN)에 응답하여, 저 드롭아웃 레귤레이터(200)의 출력단(out)에 출력 전압(VOUT)을 제공한다. 또한, 패스부(240)는 버퍼 출력 신호 및 입력 전압(VIN)에 응답하여, 출력단에 제공되는 구동 전류(IOUT)의 크기를 제어할 수 있다.
본 발명의 한 실시예에 따른 피드백부(250)는, 출력 전압(VOUT)에 응답하여 피드백 전압을 생성한다. 이때, 피드백부(250)는 도 2에 도시된 바와 같이, 제1 저항(R1) 및 제2 저항(R2)을 포함할 수 있다.
본 발명의 한 실시예에 따른 제1 저항(R1) 및 제2 저항(R2)은 저전압 레귤레이터(200)의 출력단(OUT)과 접지 단자 사이에 연결되며, 이들을 통해 피드백부(250)는 출력 전압(VOUT )을 일정 비율로 분배된 피드백 전압을 생성할 수 있다.
본 발명의 실시예에 따라 피드백부(250)에서 생성된 피드백 전압은, 오차 증폭부(220)에 입력될 수 있다.
본 발명의 실시예에 따른 슬루율 향상부(260)는, 저 드롭아웃 레귤레이터(200)의 출력단에 연결된 회로로서, 도 2에 도시된 바와 같이 복수 개의 모스(MOS) 트랜지스터들로 구성될 수 있다.
이하, 도 4를 참조로 하여, 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터(200)의 개방 루프(Open-loop) 소신호(Small signal)모델에 대하여 살펴보도록 한다. 도 4는, 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터(200)의 개방 루프(Open-loop) 소신호(Small signal) 모델을 도시한 도면이다.
본 발명의 실시에 따른 저 드롭아웃 레귤레이터(200)의 개방 루프 소신호 모델에 따르면, 제1 경로(410, Main path) 및 제2 경로(420, Sub path)를 포함하며 이들은 패스부(240)에 추가적인 전류를 공급할 수 있게 함으로써, 종래 저 드롭아웃 레귤레이터의 느린 응답 속도 문제를 개선할 수 있다.
이때, 액티브 피드백 보상 커패시터(Active feedback compensation capacitor, Ca)는 저 드롭아웃 레귤레이터(200)의 도미넌트(dominant) 극점(pole)을 구성할 수 있으며, 슬루율 향상(slew rate enhancement) 블록은 정상상태에서는 비활성화된 상태를 유지할 수 있다.
이하, 도 5를 참조로 하여, 버퍼를 통한 주파수 보상 방법에 대하여 살펴보도록 한다. 도 5는 본 발명의 한 실시예에 따른 저 드롭아웃 레귤레이터(200) 중, 오차 증폭부(220), 버퍼(230), 패스부(240) 및 피드백부(250)에 대한 소신호 모델을 도시한 도면이다.
여기서, gma는 오차 증폭부(220)의 트랜스컨덕턴스를, gmp는 패스부(240)의 트랜스컨덕턴스를, β는 루프 이득(Loop gain)을 나타낸다. 또한, ro는 오차 증폭부(220)의 출력저항을, co는 버퍼(230)의 입력 기생 커패시턴스를 rob는 버퍼(230)의 출력 저항을, cp는 패스부(240)의 게이트 기생 커패시턴스를, CL은 출력 커패시턴스를, RL은출력 저항을 나타낸다.
도 5에 도시된 소신호 모델은 3차 시스템으로서, 3개의 극점을 가지며, 각각의 극점은 아래 수식에 따라 산출될 수 있다.
Figure pat00001
Figure pat00002
상기와 같이, 첫번째 극점(P1)은, 출력 커패시터와 출력 등가 저항으로 나타낼 수 있으며, 두 번째 극점(P2)은, 오차 증폭부(220)의 출력 저항과 버퍼(230)의 입력 기생 커패시턴스로 나타낼 수 있고, 마지막 세번째 극점(P3)은 버퍼(230)의 출력저항 및 패스부(240)의 게이트 기생 커패시턴스로 나타낼 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 버퍼(230)는 낮은 입력 커패시턴스 및 낮은 출력 저항을 가지므로, 버퍼(230)의 추가로 스플릿(Split)된 두 개의 극점(P2 및 P3)은 고주파 영역의 극점으로 스플릿(Split) 될 수 있다.
이에 따라, 단위 이득 주파수(Unit Gain Frequency)의 제한이 완화되어 제1 극점 즉, 도미넌트(dominant) 극점이 높은 주파수 영역으로 이동이 가능해지고, 따라서 주파수 보상에 필요하게 되는 외부 커패시터 값이 작아질 수 있다.
이와 같이, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터(200)에 따르면, 버퍼(230)를 통해 극점을 고주파 영역으로 스플릿 할 수 있어, 외부 커패시터가 작아질 수 있게 되므로 집적화에 유리하다.
이하, 도 6 내지 도 8을 참조로 하여, 본 발명의 한 실시예에 따른 오차 증폭부(220)에 포함된 단위 오차 증폭기들에 대하여 상세하게 살펴보도록 한다.
도 6은 본 발명의 한 실시예에 따른 제1 단위 오차 증폭기의 회로를 도시한 도면이고, 도 7은 본 발명의 한 실시예에 따른 제2 단위 오차 증폭기의 회로를 도시한 도면이다. 도 8은 본 발명의 한 실시예에 따른 단위 오차 증폭기(221, 222)들의 AC 응답 시뮬레이션 결과를 나타낸 표이다.
먼저, 도 6을 참조하여 살펴보면, 본 발명의 한 실시예에 따른 제1 단위 오차 증폭기(210)는 기존의 폴디드 캐스코드(folded cascode) 구조에 공통 소스(Common source)를 추가한 구조로서, 높은 전압 이득을 얻을 수 있는 구조이다.
도 6에 도시된 점선으로 표시된 영역(610)을 참조하여 살펴보면, 모스트랜지스터 M11의 드레인 전압이 감소하는 경우, 모스트랜지스터 M19가 차단(턴오프)되게 된다. 이에 따라, 모스트랜지스터 M9의 소스-게이트간 전압이 상승하게 되어 모스트랜지스터 M9를 따라 흐르는 전류 IO의 값이 상승하게 된다.
이와 같이, 부하 전류의 변화에 따라 발생하게 되는 네거티브(Negative) 피드백을 통해 부하 전류의 변화 폭이 감소하게 되고, 이를 통해 저 드롭아웃 레귤레이터의 과도 응답 특성이 개선될 수 있게 되므로, 안정적인 출력 전압의 공급이 가능해질 수 있다.
다음으로, 도 7에 도시된 제2 단위 오차 증폭기(222)의 구조에 대해서 살펴보도록 한다. 도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 제2 단위 오차 증폭기(222)는, 공지된 폴디드 캐스코드 방식의 증폭기의 구조를 가질 수 있다.
본 발명의 실시예에 따른 제2 단위 오차 증폭기(222)는 출력 저항이 낮게 설계되어, 이득이 낮아지고 대역폭이 넓게 설계될 수 있다.
전술한 제1 단위 오차 증폭기(221) 및 제2 단위 오차 증폭기(222)의 한 실시예에 대하여 AC 응답을 시뮬레이션한 결과가 도 8에 도시되어 있다.
도 8을 참조하여 살펴보면, 각각의 단위 오차 증폭기(221, 222)들에 3.3 V의 AC 전압이 인가된 경우, 제1 단위 증폭기(221)의 이득은 89dB로 제2 단위 증폭기(222)의 이득 22dB 보다 큰 값을 가지며, 대역폭의 경우, 제1 단위 오차 증폭기(221)는 17.5KHz으로, 제2 단위 증폭기(222)의 대역폭 9.2MHz에 비하여 작은 값을 갖는 것을 알 수 있다. 또한 각각의 위상 마진은, 제2 단위 증폭기(222)가 65°로 제 1 단위 증폭기(221)의 위상 마진 값인 41°보다 큰 값을 가질 수 있다.
이와 같이 본 발명의 실시예에 따른 오차 증폭부(220)에 병렬 구조로 포함된 단위 오차 증폭기(221, 222)들은 서로 반대되는 특성의 전압 이득 및 대역폭 값을 가지고 있어, 이를 통해 저 드롭아웃 레귤레이터(220)의 과도 응답 특성 및 정착 시간의 개선이 가능해질 수 있다.
이하, 도 9 및 도 10을 참조하여, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 성능에 대하여 살펴보도록 한다. 도 9는, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 AC 응답을 시뮬레이션한 결과를 도시한 그래프이고, 도 10은 종래 단일 오차 증폭기를 포함하는 저 드롭아웃 레귤레이터의 과도 응답 시뮬레이션 결과 및 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 과도 응답 시큘레이션 결과를 나타낸 그래프이다.
도 9는, 부하가 각각 0mA, 50mA 및 100mA인 경우, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의, AC 응답을 시뮬레이션 한 결과를 도시한 그래프로서, 넓은 부하 조건(0~100mA)에서의 저 드롭아웃 레귤레이터의 안정성을 시뮬레이션한 결과이다.
도 9를 참조하여 살펴보면, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터는 넓은 부하 조건 모두에서 90dB이상의 큰 전압 이득을 가지고, 위상 마진은 경부하 및 중부하 조건에서 60 °값을 가짐을 알 수 있다. 즉, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 경우, 넓은 부하 조건에서도 안정적인 출력값을 가질 수 있다.
도 10을 참조하여 살펴보면, 도 10의 a)는, 단일 오차 증폭기를 포함하는 종래의 저 드롭아웃 레귤레이터의 과도 응답 시뮬레이션 결과 값을 나타낸 그래프이며, 도 10의 b)는 병렬로 연결된 오차 증폭기를 포함하는 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 과도 응답 시뮬레이션 결과 값을 나타낸 그래프이다.
도 10의 a)에 도시된 바와 같이, 단일 오차 증폭기를 포함하는 종래의 저 드롭아웃 레귤레이터의 경우, 부하가 100mA에서 0mA로 변동하는 경우, 54mV의 전압 변동과 770nS의 정착시간을 가지며, 부하가 0mA에서 100mA로 변동되는 경우, 65.4mV의 전압 변동과 607nS의 정착시간을 가질 수 있다.
반면, 도 10의 b)에 도시된 바와 같이, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 경우, 부하가 100mA에서 0mA로 변동하는 경우, 26.1mV의 전압 변동과 510nS의 정착시간을 가지며, 부하가 0mA에서 100mA로 변동되는 경우, 42.8mV의 전압 변동과 408nS의 정착시간을 가짐을 알 수 있다.
이와 같이, 본 발명의 실시예에 따른 저 드롭아웃 레귤레이터의 경우, 종래 단일 오차 증폭기 구조를 포함하는 저 드롭아웃 레귤레이터에 비하여, 부하 변동시 전압 변동이 향상될 수 있으며, 정착 시간 역시 더 빨라질 수 있다.
전술한 본 개시의 설명은 예시를 위한 것이며, 본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 본 개시의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 개시의 보호 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
210: 기준 전압 생성기, 220: 오차 증폭부
230: 버퍼, 240: 패스부
250: 피드백부, 260: 슬루율 향상부

Claims (4)

  1. 기준 전압을 생성하는 기준 전압 생성부;
    상기 기준 전압 및 피드백 전압의 차이를 비교하여 오차 신호를 생성하는 오차 증폭부;
    상기 오차 신호의 입력에 응답하여 버퍼 출력 신호를 생성하는 버퍼;
    상기 버퍼 출력 신호 및 입력 전압에 응답하여, 출력단에 출력 전압 및 로드전류를 제공하는 패스부; 및
    상기 출력 전압에 응답하여, 상기 피드백 전압을 상기 오차 증폭부에 제공하는 피드백부를 포함하고,
    상기 오차 증폭부는,
    제1 단위 오차 증폭기 및 제2 단위 오차 증폭기를 포함하며, 상기 제1 단위 오차 증폭기 및 상기 제2 단위 오차 증폭기는 병렬로 연결된, 저 드롭아웃 레귤레이터.
  2. 제1항에 있어서,
    상기 제1 단위 오차 증폭기의 이득값은, 상기 제2 단위 오차 증폭기의 이득값 보다 큰 값을 가지며,
    상기 제1 단위 오차 증폭기의 대역폭 값은, 상기 제2 단위 오차 증폭기의 대역폭 값보다 작은 값을 갖는 것을 특징으로 하는, 저 드롭아웃 레귤레이터.
  3. 제1항에 있어서,
    복수 개의 모스 트랜지스터로 구성된 슬루율(slew rate) 향상부를 더 포함하는, 저 드롭아웃 레귤레이터.
  4. 제1항에 있어서,
    상기 제1 단위 오차 증폭기 및 제2 단위 오차 증폭기는, 폴디드 캐스코드(folded cascode) 구조인, 저 드롭아웃 레귤레이터.
KR1020140117991A 2014-07-25 2014-09-04 저 드롭아웃 레귤레이터 KR20160012858A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140094594 2014-07-25
KR20140094594 2014-07-25

Publications (1)

Publication Number Publication Date
KR20160012858A true KR20160012858A (ko) 2016-02-03

Family

ID=55355805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117991A KR20160012858A (ko) 2014-07-25 2014-09-04 저 드롭아웃 레귤레이터

Country Status (1)

Country Link
KR (1) KR20160012858A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546015A (zh) * 2022-03-08 2022-05-27 大唐青岛西海岸热力有限公司 一种热力设备安全供电***
KR20230101971A (ko) * 2021-12-29 2023-07-07 한양대학교 에리카산학협력단 Ldo 전압 레귤레이터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397419B1 (ko) 2012-12-27 2014-05-20 인제대학교 산학협력단 감압형 dc-dc 변환기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397419B1 (ko) 2012-12-27 2014-05-20 인제대학교 산학협력단 감압형 dc-dc 변환기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230101971A (ko) * 2021-12-29 2023-07-07 한양대학교 에리카산학협력단 Ldo 전압 레귤레이터
CN114546015A (zh) * 2022-03-08 2022-05-27 大唐青岛西海岸热力有限公司 一种热力设备安全供电***
CN114546015B (zh) * 2022-03-08 2024-02-20 大唐青岛西海岸热力有限公司 一种热力设备安全供电***

Similar Documents

Publication Publication Date Title
US9651966B2 (en) Compensation network for a regulator circuit
US8294441B2 (en) Fast low dropout voltage regulator circuit
US7710091B2 (en) Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
JP4236586B2 (ja) 低ドロップアウト電圧レギュレータ
KR100967261B1 (ko) 전압 조정기
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
JP5694512B2 (ja) Ｑ値を調節することのできるオンチップ低電圧キャパシタレス低ドロップアウト調整器
TWI434166B (zh) 類比低壓差穩壓器中過衝及下衝錯誤改正方法及裝置
US8222877B2 (en) Voltage regulator and method for voltage regulation
US9671805B2 (en) Linear voltage regulator utilizing a large range of bypass-capacitance
JP6540976B2 (ja) 低ドロップアウト電圧レギュレータ装置
US9395731B2 (en) Circuit to reduce output capacitor of LDOs
TW201709652A (zh) 電流感測設備及系統
US9110488B2 (en) Wide-bandwidth linear regulator
KR101238173B1 (ko) 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터
US20090128104A1 (en) Fully integrated on-chip low dropout voltage regulator
US9395730B2 (en) Voltage regulator
KR20120064617A (ko) 볼티지 레귤레이터
KR101274280B1 (ko) 전압 조정기
CN112000166B (zh) 电压调节器
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
WO2016144573A1 (en) Load-tracking frequency compensation in a voltage regulator
KR20160012858A (ko) 저 드롭아웃 레귤레이터
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
US20150249430A1 (en) Compensating A Two Stage Amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application