JP4124768B2 - 定電圧電源回路 - Google Patents
定電圧電源回路 Download PDFInfo
- Publication number
- JP4124768B2 JP4124768B2 JP2004571064A JP2004571064A JP4124768B2 JP 4124768 B2 JP4124768 B2 JP 4124768B2 JP 2004571064 A JP2004571064 A JP 2004571064A JP 2004571064 A JP2004571064 A JP 2004571064A JP 4124768 B2 JP4124768 B2 JP 4124768B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- constant voltage
- unit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、定電圧電源回路に関し、詳しくは、過電流保護機能を備えた定電圧電源回路に関する。
【0001】
マイクロ・プロセッサ・ユニット(MPU)等のデバイスに定電圧電源を供給する電源回路は、電気的あるいは機械的な故障が負荷に発生した場合であっても、過電流の出力を防止する過電流保護回路を備える。このような定電圧電源回路において、過電流の発生を防止しながら、安定した定電圧電源を供給することが必要である。
【0002】
【背景技術】
図7は、従来の定電圧電源回路100の概略的な回路図である。外部電源V1の投入に基づいて、差動増幅器1が動作し、差動増幅器1の出力電圧がPチャネルMOSトランジスタからなる出力トランジスタT1のゲートに印加される。
【0003】
出力トランジスタT1がオンして出力電圧Voutが出力されると、出力電圧Voutを帰還抵抗R1,R2により分圧することにより分圧電圧がノードN1に生成され、その分圧電圧が差動増幅器1の非反転入力端子に印加される。差動増幅器1の反転入力端子には、基準電圧V2が印加される。
【0004】
出力電圧Voutが上昇すると、ノードN1の電位も上昇し、差動増幅器1の出力電圧も上昇する。すると、出力トランジスタT1のドレイン電流が減少し、出力電圧Voutが低下する。出力電圧Voutが低下すると、ノードN1の電位も低下し、差動増幅器1の出力電圧も低下する。すると、出力トランジスタT1のドレイン電流が増大し、出力電圧Voutが上昇する。このような動作により、出力電圧Voutは基準電圧V2で設定される定電圧に収束する。
【0005】
出力トランジスタT1のドレイン電流の一部は、抵抗R3を介してNPNトランジスタT2のコレクタ及びトランジスタT2,T3のベースに供給され、トランジスタT2,T3はカレントミラー動作を行う。
【0006】
PチャネルMOSトランジスタT4は、差動増幅器1の出力電圧に基づいて動作し、出力トランジスタT1に対しカレントミラー動作する。トランジスタT4のサイズは、出力トランジスタT1のサイズより小さい。
【0007】
トランジスタT4のドレイン電流は、トランジスタT3及びNPNトランジスタT5のコレクタと、NPNトランジスタT5,T6のベースとに供給される。トランジスタT5,T6はカレントミラー動作する。トランジスタT6のコレクタは抵抗R4及びトランジスタT7のゲートに接続されている。
【0008】
トランジスタT6がオンして、トランジスタT6にコレクタ電流が流れると、抵抗R4によりPチャネルMOSトランジスタT7のゲート電圧が低下して、トランジスタT7にドレイン電流が流れ、出力トランジスタT1のゲート電圧が上昇する。すると、出力トランジスタT1のドレイン電流が減少する。
【0009】
定電圧電源回路100では、通常動作時には帰還抵抗R1,R2と差動増幅器1の動作により出力トランジスタT1から出力される出力電流Ioutが変化しながら、出力電圧Voutが一定に維持される。このとき、トランジスタT4のドレイン電流はすべてトランジスタT3のコレクタ電流として吸収され、トランジスタT5,T6,T7はオフ状態に維持されている。
【0010】
出力電流Ioutが増大して、所定の過電流検出値I1に達すると、トランジスタT4のドレイン電流をトランジスタT3が吸収しきれなくなり、トランジスタT5,T6がオンされる。すると、トランジスタT7がオンされて出力トランジスタT1のゲート電圧が上昇し、出力電流Ioutが減少するとともに、出力電圧Voutが低下する。出力電圧Voutが低下すると、トランジスタT2,T3がオフされる。すると、トランジスタT4のドレイン電流によりトランジスタT5,T6,T7がオン状態に維持され、出力トランジスタT1のゲート電圧がさらに上昇する。
【0011】
従って、図8に示すように、出力電流Ioutが過電流検出値I1に達した後は、出力電流Ioutは徐々に減少し、出力電圧Voutも徐々に減少する。そして、出力電圧Voutが0Vに達しても、所定の制限電流I2が出力され続ける。このように、出力電流Ioutが過電流検出値I1に達した後は、出力電流Ioutが減少するように制御され、過電流による負荷の破損が防止される。
【0012】
定電圧電源回路100では、出力電圧Voutが0Vまで減少しても、制限電流I2が出力され続ける。このとき、負荷電流が減少すると、トランジスタT1のドレイン電流が減少し、トランジスタT4のドレイン電流が減少するので、トランジスタT5,T6のベース電流が減少する。すると、トランジスタT7のドレイン電流が減少し、出力トランジスタT7のゲート電圧が減少して、出力電流Ioutが増大する。すると、出力電圧Voutが上昇し、トランジスタT2,T3のベース電流が増大し、トランジスタT4のドレイン電流がトランジスタT3により吸収される。やがてトランジスタT5,T6,T7がオフされて、定電圧電源回路100は定電圧Voutを出力可能な状態に復帰する。
【0013】
【発明の開示】
【発明が解決しようとする課題】
ところが、最近のMPU等のデバイスの中には瞬間的に過大な消費電流が流れるものがあり、定電圧電源回路100では、出力電流Ioutが過電流検出値I1に達すると、出力電圧Voutが直ちに低下するため、出力電圧Voutを電源として用いる負荷回路に誤動作が発生したり、負荷回路が所定の性能を発揮することができないことがある。
そこで、出力トランジスタT1のサイズを大きくして、過電流検出値I1を大きく設定することで、出力電流Ioutが増大して出力電圧Voutの低下頻度を少なくすることは可能である。しかしながら、この場合、発熱量の増大に対する対策が必要となるという問題点がある。
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
【0014】
【課題を解決するための手段】
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に出力電流制限動作を行わせる。
【0015】
本発明の目的は、過電流制御動作後に出力電圧の低下を極力抑制する定電圧電源回路を提供することにある。
[発明の開示]
本発明の第一の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、定電圧出力部の出力電流を制限する出力電流制限部とを含む。出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、定電圧電源回路は出力電流制限部に所定の制限電流値に制限された電流を出力させる出力電流制限動作を行わせる。また、出力電流制限部は、更に出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部を定電圧動作に復帰させる。
【0016】
本発明の第二の態様において、定電圧電源回路は、出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部を含む。過電流検出部は、定電圧出力部に接続され、出力トランジスタに流れる過電流を検出し、検出信号を生成する。出力電流制限部は、過電流検出部に接続され、過電流検出部の検出信号に基づいて定電圧出力部の出力電流として所定の制限電流値の電流を出力させるよう制限するとともに、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧出力部に対する電流制限を解除し、定電圧出力動作に復帰させる。過電流検出部は、過電流が所定時間以上継続するとき、検出信号を生成する第一の制御部を含む。
【0017】
本発明の第三の態様において、定電圧電源回路は、出力トランジスタと、出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部とを含む。第一のトランジスタは、出力トランジスタに対しカレントミラー動作する。第一の過電流検出部は、第一トランジスタに接続され、第一のトランジスタの出力電流に基づいて出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する。第二のトランジスタは、出力トランジスタに対しカレントミラー動作する。ゲート電位制御部は、出力トランジスタ、第二のトランジスタ及び第一の過電流検出部に接続され、過電流検出信号に応答して出力トランジスタのゲート電位を制御して出力トランジスタに流れる電流として所定の制限電流値の電流を出力させるよう制限する。また、ゲート電位制御部は、出力電圧が所定の電圧値まで上昇したことを検出して、定電圧制御部を定電圧動作に復帰させる。
【0018】
出力トランジスタT1のソースには、外部電源V1が供給され、ドレインは出力端子Toに接続されるとともに、帰還抵抗R1,R2を介してグランドGNDに接続される。
【0019】
帰還抵抗R1と帰還抵抗R2との間のノードN1は、差動増幅器1の非反転入力端子に接続され、差動増幅器1の反転入力端子には基準電圧V2が供給される。差動増幅器1の出力電圧が出力トランジスタT1のゲートに供給される。出力トランジスタT1、帰還抵抗R1,R2及び差動増幅器1により、通常動作時には基準電圧V2で設定される出力電圧Voutが定電圧として出力端子Toから出力される。
【0020】
PチャネルMOSトランジスタT11のソースには外部電源V1が供給され、ドレインはNPNトランジスタT12のベースに接続されるとともに、抵抗R5を介してグランドGNDに接続される。トランジスタT11のゲートには、差動増幅器1の出力電圧が供給される。従って、トランジスタT11は出力トランジスタT1に対しカレントミラー動作を行う。トランジスタT11は、出力トランジスタT1より小さいサイズを有する。
【0021】
トランジスタT12のコレクタは、抵抗R6を介して外部電源V1に接続され、エミッタはグランドGNDに接続される。従って、トランジスタT11のドレイン電流が増大すると、トランジスタT12がオンされ、トランジスタT12のコレクタ(ノードN2)の電位が低下する。
【0022】
PチャネルMOSトランジスタT13のソースには外部電源V1が供給され、ドレインはNPNトランジスタT14のベースに接続されるとともに、抵抗R7を介してグランドGNDに接続される。また、トランジスタT14のベースは、NチャネルMOSトランジスタT15を介してグランドGNDに接続される。
【0023】
トランジスタT13のゲートには、差動増幅器1の出力電圧が供給される。従って、トランジスタT13は出力トランジスタT1に対しカレントミラー動作を行う。トランジスタT13のサイズは、出力トランジスタT1より小さく、トランジスタT11より大きい。また、抵抗R5,R7の各々は同一抵抗値を有する。従って、トランジスタT13はトランジスタT11より早く動作する。
【0024】
トランジスタT14のエミッタはグランドGNDに接続され、コレクタはPチャネルMOSトランジスタT16のドレインと、PチャネルMOSトランジスタT16,T17のゲートに接続される。トランジスタT16,T17のソースには外部電源V1が供給され、トランジスタT17のドレインは出力トランジスタT1のゲートに接続される。トランジスタT16,T17はカレントミラー動作を行う。
【0025】
トランジスタT15がオフされている状態で、トランジスタT13のドレイン電流が増大すると、トランジスタT14がオンされる。トランジスタT14がオンされると、トランジスタT16,T17がオンされる。
【0026】
ノードN2はインバータ回路2の入力端子に接続され、そのインバータ回路2の出力信号は、AND回路3の第1の入力端子に供給されるとともに、遅延回路4を介してAND回路3の第2の入力端子に供給される。
【0027】
AND回路3の出力信号はラッチ回路5の信号入力端子に入力信号Sとして供給され、ラッチ回路5の出力端子から出力信号QがNOR回路6の第1の入力端子に供給される。
【0028】
出力電圧Voutは、比較器7に供給される。比較器7は、出力電圧Voutと所定のしきい値電圧とを比較する。比較器7は、出力電圧Voutがしきい値より高ければHレベルの出力信号をインバータ回路8に出力し、出力電圧Voutがしきい値より低ければLレベルの出力信号をインバータ回路8に供給する。
【0029】
比較器7のしきい値は、通常の出力電圧Voutよりも低く設定され、かつヒステリシスを有する。すなわち、図2に示すように、比較器7には、出力電圧Voutが低下する際に用いられるしきい値Vth1と、出力電圧Voutが上昇する際に使用され、かつしきい値Vth1よりも大きなしきい値Vth2とが設定されている。
【0030】
インバータ回路8の出力信号は、ラッチ回路5のリセット端子にリセット信号Rとして供給されるとともに、NOR回路6の第2の入力端子に供給される。ラッチ回路5は、Hレベルの入力信号Sをラッチし、ラッチされた入力信号Sを出力信号Qとして出力する。ラッチ回路5は、リセット信号RがHレベルに立ち上がると、出力信号QをLレベルにリセットする。
【0031】
NOR回路6の出力信号は、トランジスタT15のゲートに供給される。NOR回路6の出力信号がHレベルに立ち上がると、トランジスタT15がオンされて、トランジスタT13のドレイン電流がトランジスタT15に吸収される。従って、この状態ではトランジスタT14,T16,T17がオフされる。NOR回路6の出力信号がLレベルに立ち下がると、トランジスタT15がオフされる。この状態では、トランジスタT13のドレイン電流が増大すると、トランジスタT14がオンされ、トランジスタT16,T17がオンされる。
【0032】
次に、定電圧電源回路200の動作を説明する。
通常動作時には、差動増幅器1、出力トランジスタT1及び帰還抵抗R1,R2により定電圧である出力電圧Voutが生成される。従って、差動増幅器1、出力トランジスタT1、及び帰還抵抗R1,R2により定電圧出力部が構成される。又、差動増幅器1及び帰還抵抗R1,R2により定電圧制御部が構成される。
【0033】
定電圧の生成時においては、トランジスタT11のドレイン電流は比較的小さく、トランジスタT12はオフされている。このため、ノードN2の電圧はHレベルに維持され、インバータ回路2からLレベルを有する出力信号が出力される。従って、AND回路3の出力信号はLレベルであり、ラッチ回路5の出力信号もLレベルである。また、出力電圧Voutは比較器7のしきい値Vth1より高いので、比較器7はHレベルを有する出力信号を出力し、インバータ回路8はLレベルを有する出力信号を出力する。このとき、NOR回路6には共にLレベルを有する入力信号が供給されるため、NOR回路6はHレベルを有する出力信号を出力し、トランジスタT15がオンされる。このため、トランジスタT14,T16,T17がオフ状態に維持される。
【0034】
この状態で、出力端子Toに接続される負荷回路が短絡して出力トランジスタT1から出力される出力電流Ioutが増大すると、トランジスタT11のドレイン電流も増大し、トランジスタT12のベース電位が上昇する。そして、出力電流Ioutが所定の過電流検出値I1を越えると、トランジスタT12がオンされる。すると、ノードN2の電圧がLレベルに低下し、インバータ回路2の出力信号がHレベルに立ち上がる。
【0035】
出力電流Ioutが遅延回路4で設定された遅延時間を越える時間の間で過電流検出値I1を上回ると、AND回路3の出力信号がHレベルに立ち上がり、ラッチ回路5の出力信号QがHレベルに立ち上がる。すると、NOR回路6の出力信号はLレベルに立ち下がり、トランジスタT15がオフされる。トランジスタT15がオフされると、トランジスタT13のドレイン電流によりトランジスタT14がオンされ、トランジスタT16,T17がオンされる。この結果、トランジスタT17のドレイン電流により出力トランジスタT1のゲート電位が上昇し、図2に示すように、出力電流Ioutが制限電流値I2に瞬時に制限され、ラッチ回路5によりこの制限状態が維持される(点線部)。
【0036】
従って、トランジスタT11,T12及び抵抗R5,R6で過電流検出部が構成され、トランジスタT13,T14,T16,T17及び抵抗R7で出力電流制限部が構成される。
【0037】
なお、遅延回路4の遅延時間は、負荷となるデバイスに大きな消費電流が流れる期間よりも長く、かつデバイスの発熱量が大きくなりすぎないような時間に設定されている。このような遅延回路4の遅延時間の設定により、負荷となるデバイスの誤動作が防止される。
【0038】
出力電流Ioutが制限電流値I2に制限されると、出力電圧Voutが低下し、比較器7のしきい値Vth1より低くなる。すると、比較器7の出力信号はLレベルに立ち下がり、インバータ回路8の出力信号はHレベルに立ち上がる。すると、ラッチ回路5の出力信号QはLレベルにリセットされ、NOR回路6の出力信号はLレベルに維持される。
【0039】
次いで、負荷回路の短絡状態が解消され、出力電流Ioutが減少すると、出力電圧Voutが上昇する。そして、出力電圧Voutが比較器7のしきい値Vth2より高くなると、比較器7の出力信号がHレベルに立ち上がる。すると、インバータ回路8の出力信号がLレベルに立ち下がり、NOR回路6の出力信号がHレベルに立ち上がり、トランジスタT15がオンされ、トランジスタT14,T16,T17がオフされる。この結果、定電圧出力部が通常動作に自己復帰し、定電圧である出力電圧Voutが生成される。
【0040】
定電圧出力時において出力電流Ioutが遅延回路4で設定された遅延時間を越えない時間の間で瞬間的に増大する場合、外部電源V1、基準電圧V2で設定される出力電圧Voutの値(定電圧値)、及びトランジスタT1のサイズにより決定される出力トランジスタT1の駆動能力(即ち、定電圧)に応じた出力電流Ioutをその最大値まで負荷に供給することができる。
【0041】
定電圧出力時に出力電流Ioutが瞬間的に増大して、トランジスタT1の駆動能力以上の出力電流Ioutが負荷に供給され、出力電圧Voutが比較器7のしきい値Vth1より低くなると、比較器7の出力信号がLレベルに立ち下がる。すると、NOR回路6の出力信号がLレベルに立ち下がり、トランジスタT14,T16,T17がオンされて、出力電流Ioutが制限される。この動作は、出力電流Ioutが遅延回路4で設定された遅延時間以上過電流検出値I1を越えなくても行われる。
【0042】
次に、定電圧電源回路200に外部電源V1が投入されるときの動作を説明する。外部電源V1の投入に基づいて、電源電圧が上昇すると、基準電圧V2が差動増幅器1に供給されて差動増幅器1が動作する。このとき、出力電圧VoutはグランドGND電位であるので、差動増幅器1の動作により出力トランジスタT1がオンされ、出力電圧Voutが上昇する。
【0043】
このとき、出力電圧Voutが未だ低レベルであるため、比較器7はLレベルを有する出力信号を出力し、NOR回路6はLレベルを有する出力信号を出力し、トランジスタT15がオフされる。また、インバータ回路8はHレベルを有する出力信号を出力し、ラッチ回路5の出力信号QがLレベルにリセットされる。従って、出力トランジスタT1のドレイン電流が増大すると、トランジスタT14,T16,T17がオンされて、出力電流Ioutが制限される。
【0044】
出力電圧Voutが比較器7のしきい値Vth2より高くなると、比較器7の出力信号はHレベルに立ち上がり、NOR回路6の入力信号はともにLレベルに立ち下がり、NOR回路6の出力信号はHレベルに立ち上がる。すると、トランジスタT15がオンされて、トランジスタT14,T16,T17がオフされ、出力電流制御動作が解除される。そして、定電圧出力部の動作により、定電圧である出力電圧Voutが出力される状態となる。
【0045】
上記のように構成された定電圧電源回路200では、次に示す作用効果を得ることができる。
(1)出力電流Ioutが遅延回路4で設定される所定時間以上に亘って過電流検出値I1を超えたとき、出力電流制限部の動作により出力電流Ioutを過電流検出値I1以下に抑制することができる。
(2)出力電流Ioutの過電流検出値I1を超える時間が、遅延回路4で設定される所定時間未満であれば、出力電流Ioutは制限されないので、出力電圧Voutの低下を防止することができる。従って、出力トランジスタT1のサイズを大きくすることなく、瞬間的な過電流による出力電圧Voutの低下を防止することができる。
(3)出力電流制限部により出力電流Ioutが制限され、かつ出力電圧Voutが低下した状態において、出力電流Ioutの過電流原因が解消され、出力電圧Voutが上昇すると、出力電流制限部の動作が自動的に停止して、定電圧出力動作を行うべく出力電流制限部は自己復帰することができる。
(4)出力電圧Voutが比較器7で設定されているしきい値Vth1以下に低下すれば、出力電流Ioutに関わらず、出力電流制限部が動作して、出力電流Ioutが過電流となることを防止することができる。
(5)電源投入時に、出力電流制限部を動作させることができるので、出力電圧Vout及び出力電流Ioutのオーバーシュートを防止することができる。
(6)通常の定電圧動作時には、トランジスタT12,T14,T16をオフ状態に維持することができるので、消費電流を削減することができる。
【0046】
(第二の実施の形態)
図3は、本発明の第二の実施の形態の定電圧電源回路300の概略的な回路図である。第二実施の形態は、第一の実施の形態の抵抗R6を電流源9に置換したものであり、それ以外の構成は第一の実施の形態と同様である。
このような構成により、定電圧電源回路200は第一の実施の形態と同様な作用効果を得ることができる。
【0047】
(第三の実施の形態)
図4は、本発明の第三の実施の定電圧電源回路400の概略的な回路図である。第三実施の形態は、第一の実施の形態のトランジスタT11がPNPトランジスタT18に置換され、トランジスタT13がPNPトランジスタT19に置換されている。
【0048】
また、外部電源V1と出力トランジスタT1のソースとの間に抵抗R8,R9が接続され、トランジスタT18のベースが抵抗R8,R9間のノードに接続されている。トランジスタT19のベースは抵抗R9と出力トランジスタT1のソースとの間のノードに接続されている。
【0049】
このような構成により、出力電流Ioutが増大すると、トランジスタT18,T19のコレクタ電流が増大するため、第一の実施の形態と同様な作用効果を得ることができる。
【0050】
また、トランジスタT18,T19のベース電位が異なるので、トランジスタT18,T19が同一サイズを有していても、トランジスタT18,T19は第一の実施の形態のトランジスタT11,T13と同様に動作する。即ち、トランジスタT19がトランジスタT18よりも早く動作するようにトランジスタT18,T19のベース電位が設定される。さらに、抵抗R8,R9の抵抗値を調整することにより、過電流検出値I1の調整を容易に行うことができる。
【0051】
(第四の実施の形態)
図5は、本発明の第四の実施の形態の定電圧電源回路500の概略的な回路図である。第四実施の形態は、第一の実施の形態のトランジスタT12,T14をNチャネルMOSトランジスタT20,T21に置換したものである。
このような構成により、定電圧電源回路500は第一の実施の形態と同様な作用効果を得ることができる。
【0052】
(第五の実施の形態)
図6は、本発明の第五の実施の形態の定電圧電源回路600の概略的な回路図である。第五実施の形態は、第一の実施の形態の出力電流制御部の構成を変更したものである。
【0053】
すなわち、トランジスタT13のドレインがNPNトランジスタT22のコレクタに接続されるとともに、NPNトランジスタT22,T23のベースに接続される。トランジスタT22,T23は、カレントミラー回路を構成する。
【0054】
トランジスタT23のコレクタは、抵抗R10を介して外部電源V1に接続される。PチャネルMOSトランジスタT24は、そのソースに外部電源V1が供給され、ドレインは出力トランジスタT1のゲートに接続される。また、トランジスタT24のゲートは、トランジスタT23のコレクタに接続される。
【0055】
このような構成により、トランジスタT15がオフされた状態では、トランジスタT13のドレイン電流に基づいてトランジスタT22,T23がカレントミラー動作を行う。トランジスタT23のドレイン電流が増大すると、トランジスタT24がオンされて、出力トランジスタT1のゲート電位が引き上げられる。
【0056】
このような構成により、定電圧電源回路600は第一の実施の形態と同様な作用効果を得ることができる。
【0057】
[産業上の利用可能性]
本発明は、過電流制御動作後に出力電流が低下したときには、定電圧出力動作に自己復帰可能としながら、過電流の出力及び発熱量の増大を防止し、かつ安定した定電圧を出力可能とした定電圧電源回路を提供することができる。
【0058】
上記各実施形態から把握できる技術思想を以下に記載する。
(付記1) 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部の出力電流を制限する出力電流制限部とを備え、
前記出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、前記出力電流制限部に出力電流制限動作を行わせることを特徴とする定電圧電源回路。
【0059】
(付記2) 付記2に記載の定電圧電源回路において、前記所定時間は、前記定電圧電源回路による定電圧の供給の対象である負荷回路の消費電流が過電流である期間よりも長い時間に設定されていることを特徴とする定電圧電源回路。
【0060】
(付記3) 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部に接続され、前記出力トランジスタに流れる過電流を検出し、検出信号を生成する過電流検出部と、
前記過電流検出部に接続され、前記過電流検出部の検出信号に基づいて前記定電圧出力部の出力電流を制限するとともに、前記検出信号の生成停止に基づいて、前記定電圧出力部に対する電流制限を解除する出力電流制限部とを備え、
前記過電流検出部は、前記過電流が所定時間以上継続するとき、前記検出信号を生成する第一の制御部を含むことを特徴とする定電圧電源回路。
【0061】
(付記4) 付記3記載の定電圧電源回路は更に、前記定電圧出力部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記検出信号を生成する第二の制御部を備える。
【0062】
(付記5) 付記4に記載の定電圧電源回路において、前記第二の制御部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【0063】
(付記6) 付記3〜5のいずれか1項に記載の定電圧電源回路において、前記過電流検出部は、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一のトランジスタの出力電流を論理信号に変換する変換部とを含み、
前記第一の制御部は、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして前記検出信号を生成するラッチ部とを含む。
【0064】
(付記7) 付記6に記載の定電圧電源回路において、前記出力電流制限部は、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記第二のトランジスタ、前記定電圧出力部及び前記過電流検出部に接続され、前記第 二のトランジスタの出力電流に比例して、前記出力トランジスタのゲート電位を引き上げるとともに、前記検出信号に基づいて前記出力トランジスタの動作を停止するゲート電位制御部とを含む。
【0065】
(付記8) 付記7記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はPチャネルMOSトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含み、前記第三のトランジスタに先立って前記第四のトランジスタはオンされるように、前記第二のトランジスタのサイズは前記第一のトランジスタより大きく設定されている。
【0066】
(付記9) 付記7記載の定電圧電源回路において、前記出力トランジスタはPチャネルMOSトランジスタを含み、前記第一及び第二のトランジスタの各々はPNPトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備え、前記第一電圧及び前記第二の電圧は、前記第三のトランジスタに先立って前記第四のトランジスタがオンされるように設定される。
【0067】
(付記10) 定電圧電源回路において、
出力トランジスタと、
前記出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部と、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一トランジスタに接続され、前記第一のトランジスタの出力電流に基づいて前記出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する第一の過電流検出部と、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記出力トランジスタ、前記第二のトランジスタ及び前記第一の過電流検出部に接続され、前記過電流検出信号に応答して前記出力トランジスタのゲート電位を制御して前記出力トランジスタに流れる電流を制限するゲート電位制御部とを備える。
【0068】
(付記11) 付記10に記載の定電圧電源回路において、第一の過電流検出部は、
前記第一のトランジスタに接続され、前記第一のトランジスタの出力電流を論理信号に変換する変換部と、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして過電流検出信号を生成するラッチ部とを含む。
【0069】
(付記12) 付記11に記載の定電圧電源回路において、前記出力トランジスタ及び前記第一及び第二のトランジスタの各々はPチャネルMOSトランジスタを含み、前記第一及び第二のトランジスタは前記出力トランジスタより小さいサイズを有するものであり、前記変換部は、前記第一のトランジスタに接続され、前記第一のトランジスタのドレイ ン電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのドレイン電流に基づいてスイッチング動作する第四のトランジスタを含む。
【0070】
(付記13) 付記11に記載の定電圧電源回路において、前記出力トランジスタはPチャネルMOSトランジスタを含み、前記第一及び第二のトランジスタの各々はPNPトランジスタを含み、前記変換部は前記第一のトランジスタに接続され、前記第一のトランジスタのコレクタ電流に基づいてスイッチング動作する第三のトランジスタを含み、前記ゲート電位制御部は、前記第二のトランジスタに接続され、前記第二のトランジスタのコレクタ電流に基づいてスイッチング動作する第四のトランジスタを含み、定電圧電源回路は更に前記出力トランジスタに接続され、前記出力トランジスタのドレイン電流に応じた第一電圧及び第二の電圧を第一及び第二のトランジスタのベースにそれぞれ供給する第一及び第二の抵抗を備える。
【0071】
(付記14) 付記10に記載の定電圧電源回路は更に、前記定電圧制御部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記過電流検出信号を生成する第二の過電流検出部を備える。
【0072】
(付記15) 付記14に記載の定電圧電源回路において、前記第二の過電流検出部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含む。
【0073】
(付記16) 付記10に記載の定電圧電源回路は更に、前記第一の過電流検出部及び前記ゲート電位制御部に接続され、前記過電流検出信号に応答して前記ゲート電位制御部を選択的に活性化するトランジスタを備える。
【0074】
【図面の簡単な説明】
【図1】 本発明の第一の実施の形態の定電圧電源回路の概略的な回路図である。
【図2】 図1の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
【図3】 本発明の第二の実施の定電圧電源回路の概略的な回路図である。
【図4】 本発明の第三の実施の定電圧電源回路の概略的な回路図である。
【図5】 本発明の第四の実施の定電圧電源回路の概略的な回路図である。
【図6】 本発明の第五の実施の定電圧電源回路の概略的な回路図である。
【図7】 従来例の定電圧電源回路の概略的な回路図である。
【図8】 図7の定電圧電源回路の動作を説明するための出力電圧−出力電流グラフである。
Claims (10)
- 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部の出力電流を制限する出力電流制限部とを備え、
前記出力トランジスタに流れる電流が所定時間継続して流れる過電流である場合、前記出力電流制限部に所定の制限電流値に制限された電流を出力させる出力電流制限動作を行わせ、
前記出力電流制限部は、更に前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧出力部を定電圧動作に復帰させることを特徴とする定電圧電源回路。 - 請求項1に記載の定電圧電源回路において、
前記所定時間は、前記定電圧電源回路による定電圧の供給の対象である負荷回路の消費電流が過電流である期間よりも長い時間に設定されていることを特徴とする定電圧電源回路。 - 定電圧電源回路において、
出力トランジスタを含み、かつ、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧出力部と、
前記定電圧出力部に接続され、前記出力トランジスタに流れる過電流を検出し、検出信号を生成する過電流検出部と、
前記過電流検出部に接続され、前記過電流検出部の検出信号に基づいて前記定電圧出力部の出力電流として所定の制限電流値の電流を出力させるよう制限するとともに、前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧出力部に対する電流制限を解除し、定電圧出力動作に復帰させる出力電流制限部とを備え、
前記過電流検出部は、前記過電流が所定時間以上継続するとき、前記検出信号を生成する第一の制御部を含むことを特徴とする定電圧電源回路。 - 請求項3記載の定電圧電源回路は更に、前記定電圧出力部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記検出信号を生成する第二の制御部を備えることを特徴とする定電圧電源回路。
- 請求項4に記載の定電圧電源回路において、前記第二の制御部は、前記出力トランジスタの出力電圧と所定のしきい値とを比較する比較器を含むことを特徴とする定電圧電源回路。
- 請求項3〜5のいずれか1項に記載の定電圧電源回路において、
前記過電流検出部は、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一のトランジスタの出力電流を論理信号に変換する変換部とを含み、
前記第一の制御部は、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして前記検出信号を生成するラッチ部とを含むことを特徴とする定電圧電源回路。 - 定電圧電源回路において、
出力トランジスタと、
前記出力トランジスタに接続され、出力トランジスタの出力電圧に基づいて出力トランジスタを制御して、出力電圧を定電圧に維持する定電圧制御部と、
前記出力トランジスタに対しカレントミラー動作する第一のトランジスタと、
前記第一トランジスタに接続され、前記第一のトランジスタの出力電流に基づいて前記出力トランジスタに過電流が所定時間以上継続して流れたとき、過電流検出信号を生成する第一の過電流検出部と、
前記出力トランジスタに対しカレントミラー動作する第二のトランジスタと、
前記出力トランジスタ、前記第二のトランジスタ及び前記第一の過電流検出部に接続さ れ、前記過電流検出信号に応答して前記出力トランジスタのゲート電位を制御して前記出力トランジスタに流れる電流として所定の制限電流値の電流を出力させるよう制限するゲート電位制御部と、を備え、
前記ゲート電位制御部は、前記出力電圧が所定の電圧値まで上昇したことを検出して、前記定電圧制御部を定電圧動作に復帰させることを特徴とする定電圧電源回路。 - 請求項7に記載の定電圧電源回路において、
第一の過電流検出部は、
前記第一のトランジスタに接続され、前記第一のトランジスタの出力電流を論理信号に変換する変換部と、
前記変換部に接続され、前記論理信号が前記所定時間以上過電流検出値に維持されているか否かを判定し、判定信号を生成する判定部と、
前記判定部に接続され、前記判定部の判定信号をラッチして過電流検出信号を生成するラッチ部とを含むことを特徴とする定電圧電源回路。 - 請求項7に記載の定電圧電源回路は更に、前記定電圧制御部に接続され、前記出力トランジスタの出力電圧が所定電圧以上低下したとき、前記過電流検出信号を生成する第二の過電流検出部を備えることを特徴とする定電圧電源回路。
- 請求項7に記載の定電圧電源回路は更に、前記第一の過電流検出部及び前記ゲート電位制御部に接続され、前記過電流検出信号に応答して前記ゲート電位制御部を選択的に活性化するトランジスタを備えることを特徴とする定電圧電源回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/004968 WO2004095156A1 (ja) | 2003-04-18 | 2003-04-18 | 定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004095156A1 JPWO2004095156A1 (ja) | 2006-07-13 |
JP4124768B2 true JP4124768B2 (ja) | 2008-07-23 |
Family
ID=33307197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004571064A Expired - Lifetime JP4124768B2 (ja) | 2003-04-18 | 2003-04-18 | 定電圧電源回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7092226B2 (ja) |
JP (1) | JP4124768B2 (ja) |
TW (1) | TWI244582B (ja) |
WO (1) | WO2004095156A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130016083A (ko) * | 2011-08-05 | 2013-02-14 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4614750B2 (ja) * | 2004-12-01 | 2011-01-19 | 富士通テン株式会社 | レギュレータ |
JP2007082364A (ja) * | 2005-09-16 | 2007-03-29 | Rohm Co Ltd | 昇圧回路を有する電子回路とそれを有する電気機器 |
JP4961739B2 (ja) * | 2005-12-27 | 2012-06-27 | ミツミ電機株式会社 | 電源回路及びその起動方法 |
JP2008123276A (ja) * | 2006-11-13 | 2008-05-29 | Sharp Corp | 定電圧出力回路 |
JP5082908B2 (ja) * | 2008-02-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 電源回路及びその過電流保護回路、並びに電子機器 |
JP6030879B2 (ja) * | 2012-07-26 | 2016-11-24 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
JP6079184B2 (ja) * | 2012-12-06 | 2017-02-15 | ミツミ電機株式会社 | レギュレータ回路 |
WO2016037335A1 (en) * | 2014-09-11 | 2016-03-17 | Abb Technology Ltd | Protective circuit |
KR20210011706A (ko) * | 2019-07-23 | 2021-02-02 | 매그나칩 반도체 유한회사 | 저전압 강하 레귤레이터 및 그 구동방법 |
CN114825300B (zh) * | 2022-06-27 | 2022-10-04 | 深圳市芯卓微科技有限公司 | 限流延时电路和限流延时芯片 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218647A (en) * | 1978-10-27 | 1980-08-19 | Burroughs Corporation | Voltage regulator with current limiting circuitry |
JPH0592819A (ja) | 1991-09-30 | 1993-04-16 | Matsuji Nakagome | 真空式ローダーの落下口機構 |
JPH0622447A (ja) | 1991-10-30 | 1994-01-28 | Fujitsu Ten Ltd | 自己復帰形過電流保護回路 |
JPH0592819U (ja) * | 1992-04-28 | 1993-12-17 | シャープ株式会社 | 直流安定化回路 |
JP3031080B2 (ja) * | 1992-09-24 | 2000-04-10 | 三菱電機株式会社 | 直流半導体遮断器 |
JP2001025149A (ja) | 1999-07-09 | 2001-01-26 | Canon Inc | 過電流保護システムおよび過電流保護方法 |
JP4386532B2 (ja) * | 2000-03-15 | 2009-12-16 | 新日本無線株式会社 | 電圧レギュレータ |
JP2001333528A (ja) * | 2000-05-19 | 2001-11-30 | Denso Corp | 過電流保護装置 |
JP2003033010A (ja) * | 2001-07-17 | 2003-01-31 | Sumitomo Metal Micro Devices Inc | 電源回路及びその保護回路と保護方法 |
-
2003
- 2003-04-18 JP JP2004571064A patent/JP4124768B2/ja not_active Expired - Lifetime
- 2003-04-18 WO PCT/JP2003/004968 patent/WO2004095156A1/ja active Application Filing
- 2003-04-18 TW TW092109093A patent/TWI244582B/zh not_active IP Right Cessation
-
2005
- 2005-03-11 US US11/076,940 patent/US7092226B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130016083A (ko) * | 2011-08-05 | 2013-02-14 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
KR101939843B1 (ko) | 2011-08-05 | 2019-01-17 | 에이블릭 가부시키가이샤 | 볼티지 레귤레이터 |
Also Published As
Publication number | Publication date |
---|---|
WO2004095156A1 (ja) | 2004-11-04 |
TWI244582B (en) | 2005-12-01 |
TW200422809A (en) | 2004-11-01 |
JPWO2004095156A1 (ja) | 2006-07-13 |
US7092226B2 (en) | 2006-08-15 |
US20050151522A1 (en) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7092226B2 (en) | Constant-voltage power supply circuit | |
JP5516320B2 (ja) | レギュレータ用半導体集積回路 | |
US8018214B2 (en) | Regulator with soft-start using current source | |
JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
JP2021518061A (ja) | 低静止電流負荷スイッチ | |
JP6894287B2 (ja) | デュアル入力電力管理方法およびシステム | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
TW201107920A (en) | Voltage regulator | |
JP2006512632A (ja) | 電圧ダウンコンバータのためのパワーオン管理 | |
JP6376961B2 (ja) | Dc/dcコンバータ | |
TW201833708A (zh) | 低壓差調節器電路 | |
JP4169670B2 (ja) | 出力制御回路と定電圧源icおよび電子機器 | |
JP2006325339A (ja) | 電源制御回路 | |
TW201818184A (zh) | 參考電壓緩衝電路 | |
JP2009296714A (ja) | 低電圧検出回路および電源制御用半導体集積回路 | |
JP4742455B2 (ja) | レギュレータ回路 | |
JP2009123172A (ja) | 定電圧回路 | |
TW202328849A (zh) | 低壓降穩壓系統及其控制方法 | |
US8872490B2 (en) | Voltage regulator | |
US20130241508A1 (en) | Voltage regulator | |
JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
JP2017041139A (ja) | Ldo回路 | |
JP5482419B2 (ja) | レギュレータ用半導体集積回路 | |
US20100019820A1 (en) | Digital control system and method | |
JP2019180044A (ja) | オーディオアンプ、それを用いたオーディオ出力装置および電子機器、ならびにオーディオアンプの保護方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4124768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |