TW201322436A - 固態攝像裝置及照相機 - Google Patents

固態攝像裝置及照相機 Download PDF

Info

Publication number
TW201322436A
TW201322436A TW101129537A TW101129537A TW201322436A TW 201322436 A TW201322436 A TW 201322436A TW 101129537 A TW101129537 A TW 101129537A TW 101129537 A TW101129537 A TW 101129537A TW 201322436 A TW201322436 A TW 201322436A
Authority
TW
Taiwan
Prior art keywords
transistor
pixel
semiconductor substrate
solid
gate electrode
Prior art date
Application number
TW101129537A
Other languages
English (en)
Other versions
TWI495095B (zh
Inventor
Motohiro Maeda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201322436A publication Critical patent/TW201322436A/zh
Application granted granted Critical
Publication of TWI495095B publication Critical patent/TWI495095B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

實施形態之固態攝像裝置，係具備：單位格形成區域，係設於半導體基板之畫素陣列內；畫素，係設於上述單位格形成區域內，用於產生和來自被攝體之光信號對應之信號電荷；及放大電晶體，係設於上述單位格形成區域內，其針對由上述畫素被傳送至浮置擴散部的對應於上述信號電荷的電位加以放大。上述放大電晶體之閘極電極，係包含隔著第1閘極絕緣膜被填埋於上述半導體基板之1個以上之第1溝的1個以上之第1埋入部。

Description

固態攝像裝置及照相機 關連申請之參照
本發明主張JP2011-207093號(申請日：2011年9月22日)之優先權，內容亦引用其全部內容。
本實施形態通常關於固態攝像裝置及照相機。
CCD影像感測器或CMOS影像感測器等之固態攝像裝置，藉由多畫素化或光學尺寸之縮小而達成畫素尺寸之微細化進展。
用於控制畫素信號之輸出的元件(例如場效電晶體)之一部分，係設於畫素陣列內之畫素附近。因此，伴隨畫素之微細化進展，畫素陣列內之控制元件亦被實施微細化。
畫素及元件之微細化有可能導致元件之特性劣化，雜訊對畫素信號之影響變大。結果，對應於畫素信號而形成的影像之畫質有劣化之可能性。
本發明欲解決之課題在於提供可以改善影像感測器之畫質的固態攝像裝置及照相機。
實施形態之固態攝像裝置，其特徵為具備：單位格形 成區域，係設於半導體基板之畫素陣列內；畫素，係設於上述單位格形成區域內，用於產生和來自被攝體之光信號對應之信號電荷；及放大電晶體，係設於上述單位格形成區域內，其針對由上述畫素被傳送至浮置擴散部的對應於上述信號電荷的電位加以放大。上述放大電晶體之閘極電極，係包含隔著第1閘極絕緣膜被填埋於上述半導體基板之1個以上之第1溝的1個以上之第1埋入部。
另外，另一實施形態之照相機，係具備：上述實施形態之固態攝像裝置，及信號處理電路，用於對上述固態攝像裝置取得的來自被攝體之光所對應的信號進行處理，而形成影像資料。
另一實施形態之固態攝像裝置，其特徵為具備：單位格形成區域，係設於半導體基板內；畫素，係設於上述單位格形成區域內，用於產生和來自被攝體之光信號對應之信號電荷；浮置擴散部，用於傳送上述信號電荷；及複數個電晶體，係設於上述單位格形成區域內，用於控制上述畫素之動作；至少1個上述電晶體係包含有閘極電極，該閘極電極係具有在上述半導體基板之溝內隔著閘極絕緣膜而被填埋的1個以上之埋入部。
依據上述構成之固態攝像裝置及照相機，可改善影像感測器之畫質。
以下，參照圖面詳細說明本實施形態。以下之說明中 具有同一機能及構成之要素被附加同一符號，必要時進行重複說明。
(1)第1實施形態
以下，參照圖1乃至圖10B說明第1實施形態之固態攝像裝置。
(a)構成
使用圖1乃至圖8說明第1實施形態之固態攝像裝置之構成。
圖1係表示本實施形態之固態攝像裝置(以下稱為影像感測器)之晶片之佈局例之模式圖。圖2係表示畫素陣列及其附近之電路構成之圖。
如圖1所示，於本實施形態之影像感測器100，畫素陣列120及用於控制畫素陣列120之動作的電路(類比電路或邏輯電路)130，係設於1個半導體基板(晶片)110內。
畫素陣列120，係包含複數個單位格UC。
各單位格UC，係包含將來自外部之入射光轉換為電氣信號的光電轉換部(以下稱為畫素)。1個單位格UC，係包含至少1個畫素。畫素，例如係使用光二極體之光電轉換元件予以形成。
各單位格UC，係以對應於畫素的方式，而包含對來自畫素之信號輸出進行控制的畫素控制單元(亦稱為信號 掃描部)。畫素控制單元內之控制元件，例如係使用場效電晶體來。畫素控制單元，係包含稱為傳送閘極或放大電晶體的控制元件。
各單位格UC，係包含信號檢測部。信號檢測部，係使用畫素之信號被輸出，將該信號予以保持之例如半導體基板內之雜質半導體層(擴散層)予以形成。作為信號檢測部之擴散層係被稱為浮置擴散部。
單位格UC之內部構成之詳細如後述。
互相鄰接的單位格UC及其所包含的畫素，係藉由半導體基板110內之元件分離區域(元件分離部)9予以電氣分離。各單位格UC及畫素之形成區域，係被元件分離區域9包圍。
於畫素陣列120與類比/邏輯電路(周邊電路)130之間，元件分離區域係被設於半導體基板110內。
圖2係表示本實施形態中之畫素陣列120之斷面構造。又，於圖2，為求圖示之簡單化，針對單位格UC之構成要素，而僅圖示作為畫素1之光二極體1及作為控制元件2之傳送閘極2。另外，於圖2，為求圖示之簡單化，而將和畫素陣列120被形成於同一晶片110內的類比/邏輯電路之圖示予以省略。
於半導體基板110之畫素陣列120內，設置複數個單位格UC。
作為畫素之光二極體1，例如係設於P型之半導體基板110內。光二極體1，係包含例如設於P型之半導體基 板110內的至少1個雜質半導體層10。雜質半導體層10，係具有例如N型之導電型。光二極體1，係將來自被攝體之光信號轉換為和該光量呈對應之電荷(信號電荷)。光二極體1，係將轉換後之電荷予以儲存。
浮置擴散部6，係藉由設於半導體基板110內的N型之雜質半導體層60。
作為傳送閘極2之場效電晶體，係設於光二極體1與浮置擴散部6之間。傳送閘極2之閘極電極20，係隔著閘極絕緣膜(例如矽氧化膜)被形成於半導體基板110上。
在讀出光二極體1所儲存之信號電荷時，傳送閘極係被設為ON(導通)。於設為ON狀態之傳送閘極2之閘極電極20下方之半導體基板110內，亦即於電晶體2之通道區域內係被形成通道(反轉層)。經由該通道使光二極體1之雜質半導體層10內之信號電荷被傳送至浮置擴散部6。
被輸出至浮置擴散部6的信號電荷，係藉由連接於畫素的畫素控制單元內之控制元件進行檢測及放大，而輸出至單位格UC及畫素陣列120之外部。
於光二極體1之表面(層間絕緣膜75側)設有表面屏蔽層78。表面屏蔽層78為雜質半導體層(例如P型雜質半導體層)。例如表面屏蔽層78，係以由傳送閘極2之通道區域被隔離的方式，設於光二極體1所包含的雜質半導體層10之表層。表面屏蔽層78之上面，係和層間絕緣膜75呈接觸。表面屏蔽層78，係用於抑制層間絕緣膜75引 起的雜質(例如碳)之朝光二極體1所包含的雜質半導體層10內擴散。
如上述說明，於各單位格UC間設置元件分離區域9。於元件分離區域9內，係將元件分離層90設於半導體基板110內。藉由元件分離層90使互相鄰接的單位格UC呈電氣分離。元件分離層90，可為形成於半導體基板110內之雜質半導體層，亦可為在半導體基板110內之元件分離溝被填埋的絕緣體。
層間絕緣膜75，係將形成於半導體基板110上之場效電晶體2之閘極電極20予以覆蓋。於層間絕緣膜75內設置作為配線或遮光層之複數個金屬層70。層間絕緣膜75及金屬層70，係藉由多層配線技術形成於層間絕緣膜75內。不同的配線位階之金屬層70，係藉由填埋於層間絕緣膜75內的栓塞72予以連接。例如金屬層70，係使用鋁(Al)或銅(Cu)。藉由作為配線之金屬層70及栓塞72，使被元件分離層90分離之各元件互相連接。
以下稱設有場效電晶體2之閘極電極20及層間絕緣膜75之面(第1面)為半導體基板110之表面，於該面之垂直方向，和該面呈對向的面(第2面)為半導體基板110之背面。又，半導體基板110，可為矽單結晶基板，或SOI(Silicon On Insulator)基板之半導體層。
例如本實施形態之影像感測器100，係包含單板式之畫素陣列120。單板式之畫素陣列120，係藉由單一之畫素陣列120取得複數個色資訊。分別和1個畫素呈對應而 將紅、藍及綠之其中至少1色之濾光片予以安裝
如圖2所示，彩色濾光片CF，係隔著半導體基板110上之層間絕緣膜75被設於畫素陣列120上方。於彩色濾光片CF與層間絕緣膜75之間，設有保護膜(未圖示)或接著層(未圖示)。彩色濾光片CF，係具有將複數個濾光片予以配列而成的圖案，該各濾光片係使例如紅(R)、綠(G)及藍(B)之其中任一色(對應之波長帶域之光)透過者。針對1個畫素使1色之濾光片和其呈對應的方式而將複數個濾光片配列成為特定圖案。如此而形成單板式之影像感測器。又，彩色濾光片CF，除紅、綠、藍以外亦可包含使可視光之全波長域透過的白色(W)之濾光片或黃色之濾光片。彩色濾光片CF，例如貝爾(bayer)配列或WRGB配列等之配列圖案。
微透鏡陣列ML，係隔著彩色濾光片CF設於畫素陣列120上方。微透鏡陣列ML，係將和1個畫素(光二極體)對應的1個微透鏡以2維方式予以配列而形成。微透鏡陣列ML，係對由被攝體射入影像感測器之光進行聚光。來自被攝體之光，係經由微透鏡ML、彩色濾光片CF及層間絕緣膜75，照射至單位格UC內之光二極體1。
本實施形態之影像感測器100，設有包含多層配線之層間絕緣膜75面(元件之形成面)，係成為被攝體之光之受光面。
如本實施形態，於半導體基板110表面上之層間絕緣膜75上，設置微透鏡ML及彩色濾光片CF，由半導體基 板110之表面側射入之光被實施光電轉換的影像感測器係稱為表面照射型影像感測器。
又，於設有類比電路及邏輯電路區域之上方，於層間絕緣膜75上設置焊墊(未圖示)亦可。焊墊，係藉由設於層間絕緣膜75內之栓塞，被連接於配線70及元件(電晶體)。另外，可於半導體基板110之背面設置焊墊。設於半導體基板110之背面的焊墊，係藉由貫穿半導體基板110的電極(貫穿電極)，被連接於配線70及元件。藉由焊墊使包含影像感測器的晶片電連接於其他晶片(例如驅動器晶片)或電源。
圖3係表示畫素陣列120及其附近之電路之電路構成例之圖。
複數個單位格UC，係配置於畫素陣列120內。各單位格UC，係設於讀出控制線RD1、RD2與垂直信號線VSL之交差位置。
圖3所示單位格UC，係具有1個單位格UC包含2個畫素1A、1B的2畫素1格構造。於2畫素1格構造之單位格UC，畫素控制單元之一部分及信號檢測部，係被2個畫素(光電轉換部)1A、1B共有。
單位格UC之畫素控制單元，係藉由例如5個場效電晶體2A、2B、3、4、5形成。各場效電晶體2A、2B、3、4、5為例如n通道型MOS電晶體。將包含於單位格UC的5個場效電晶體，分別稱為傳送閘極2A、2B，放大電晶體5，位址電晶體4及重置電晶體3。
於2畫素1格構造之單位格UC，2個傳送閘極2A、2B，係分別對應於各畫素1A、1B而設置。
單位格UC之畫素1A、1B，係藉由光二極體1A、1B形成。
光二極體1A、1B之陽極，係被接地(連接於接地端子)。光二極體1A、1B之陰極，係經由傳送閘極2A、2B之電流路徑，連接於作為信號檢測部6之浮置擴散部。如上述說明，光二極體1A、1B，係將通過微透鏡及彩色濾光片之光轉換為電氣信號(信號電荷)，並將該電荷予以儲存。藉由光二極體1A、1B內之電荷，而於光二極體1A、1B之端子間產生電位差。以下，不區別光二極體1A、1B時係以光二極體1表示。
傳送閘極2A、2B，係分別對各光二極體1A、1B之信號電荷之儲存及放出進行控制。傳送閘極2A、2B之閘極，係分別連接於讀出控制線RD1、RD2。傳送閘極2A、2B之電流路徑之一端，係分別連接於光二極體1A、1B之陰極。傳送閘極2A、2B之電流路徑之另一端，係連接於浮置擴散部FD。以下，不區別傳送閘極2A、2B時，係以傳送閘極2表示。傳送閘極2亦稱為讀出電晶體。
於2畫素1格構造之單位格UC，重置電晶體3、位址電晶體4及放大電晶體5，係被2個畫素1A、1B共有。
重置電晶體3，係對浮置擴散部FD之電位(放大電晶 體5之閘極電位)進行重置。重置電晶體3之閘極，係連接於重置控制線RST。重置電晶體3之電流路徑之一端，係連接於浮置擴散部FD，重置電晶體3之電流路徑之另一端，係連接於電源端子(例如接地端子)。重置電晶體3亦被稱為重置閘極。
位址電晶體4，係作為選擇單位格UC(使活性)之選擇元件之機能。位址電晶體4之閘極，係連接於位址控制線ADR。位址電晶體4之電流路徑之一端，係連接於放大電晶體5之電流路徑之另一端，位址電晶體4之電流路徑之另一端，係連接於電源端子(例如接地端子)。位址電晶體4，亦被稱為位址閘極或行選擇電晶體。
放大電晶體5，係將浮置擴散部FD保持的畫素1之信號予以放大。放大電晶體5之閘極，係連接於浮置擴散部FD。放大電晶體5之電流路徑之一端，係連接於垂直信號線VSL，放大電晶體5之電流路徑之另一端，係連接於位址電晶體4之電流路徑之一端。放大電晶體5所放大的信號，係作為單位格(或畫素)之信號而被輸出至垂直信號線VSL。放大電晶體5，於單位格UC內係作為源極隨耦器之機能。放大電晶體5亦被稱為放大閘極。
又，單位格UC可以不包含位址電晶體4。此時，亦不設置位址控制線ADR，放大電晶體5之電流路徑之另一端，係連接於電源端子(例如接地端子)。
於本實施形態之影像感測器100，單位格UC並不限定於2畫素1格構造。例如4畫素1格構造或8畫素1格 構造般，1個單位格UC包含3以上之畫素(光二極體)，於1個單位格UC內，3以上之畫素共用1個浮置擴散部(信號檢測部)6及1個畫素控制單元3、4、5之構造亦可。本實施形態之影像感測器100，亦可為1個單位格UC包含1個畫素(光二極體)的1畫素1格構造。
例如複數個單位格UC，係以2μm至3μm左右之間距，或2μm以下之間距配置於畫素陣列120內。
作為控制畫素陣列120之動作的周邊電路130，係將時序產生電路80、垂直移位暫存器81、水平移位暫存器82、放大電路83及水平選擇開關電晶體84、負荷電晶體86，設於和畫素陣列120同一晶片110內。又，彼等以外之周邊電路，係和畫素陣列120設於同一晶片110內。
時序產生電路80，係對畫素陣列120之動作時序進行控制。時序產生電路80，係對垂直移位暫存器81及水平移位暫存器82輸出的控制信號之產生用時序進行控制。
垂直移位暫存器81，係連接於讀出控制線RD1、RD2，位址控制線ADR及重置控制線RST。垂直移位暫存器81，係依據時序產生電路80指示的動作時序，針對讀出控制線RD1、RD2，位址控制線ADR及重置控制線RST之電位進行控制，針對畫素陣列120內之複數個單位格UC以行單位進行控制及選擇。亦即，垂直移位暫存器81，係使各單位格內之電晶體2A、2B、3、4、5之設為ON及OFF(非導通)之控制用之控制信號(電壓脈衝)依據特 定動作時序輸出至各控制線RD1、RD2、RST、ADR。垂直移位暫存器81，針對連接於共通之控制線RD1、RD2、RST、ADR的複數個電晶體，係統合進行ON或OFF之設定控制。
水平移位暫存器82，係連接於水平選擇電晶體84之閘極。水平移位暫存器82，係依據時序產生電路80指示之動作時序，對水平選擇電晶體84之閘極進行水平選擇脈衝之供給，進行畫素陣列120之列之控制。
水平選擇電晶體84之電流路徑之一端，係連接於水平信號線HSL，水平選擇電晶體84之電流路徑之另一端，係連接於垂直信號線VSL之一端。水平選擇電晶體84，係藉由水平移位暫存器82之水平選擇脈衝被設為活化或非活化。
負荷電晶體86之電流路徑之一端，係連接於垂直信號線VSL之另一端。負荷電晶體86，係連接於二極體。亦即，負荷電晶體86之電流路徑之另一端，係連接於負荷電晶體86之閘極。負荷電晶體86之電流路徑之另一端，係連接於電源端子(例如接地端子)。負荷電晶體86，係作為對於垂直信號線VSL之定電流源被使用。
放大電路88之輸入端子，係連接於水平信號線HSL。放大電路88，係針對經由ON狀態之水平選擇電晶體由垂直信號線VSL而輸出至水平信號線HSL的來自單位格UC之信號，進行檢測及放大。
放大電路88放大後的單位格UC之信號，係被輸出 至後段之電路，例如AD轉換電路或影像處理電路。
來自畫素陣列120之信號，係藉由AD轉換電路進行類比-數位轉換處理或CDS(Correlated Double Sampling：相關二重取樣)處理。AD轉換電路之輸出信號(數位資料)，係藉由影像處理電路進行補正處理或特徵量之計算處理。如此而形成例如畫素陣列120之1圖框分所對應的影像。
於此說明影像感測器之動作之一例。
依據時序產生電路80指示之動作時序，被選擇的畫素陣列120之行所對應的重置控制線RST，係藉由垂直移位暫存器81被設為“H”位準(高位準)，重置電晶體3被設為ON。如此而使浮置擴散部6之電位被重置。
另外，依據時序產生電路80指示之動作時序，使選擇的畫素陣列120之行所對應的位址控制線ADR，藉由垂直移位暫存器81而被設為“H”位準。如此而使位址電晶體4被設為ON。經由ON狀態之位址電晶體4使放大電晶體5之電流路徑之另一端連接於電源端子(例如接地端子)。
重置狀態之浮置擴散部6之電位，係被施加於放大電晶體5之閘極。對應於浮置擴散部6之電位之大小而使放大電晶體5被驅動。對應於被施加有重置狀態之電位的放大電晶體5之驅動力，而變動垂直信號線VSL之電位。
如上述說明，藉由重置狀態之浮置擴散部6之電位而被驅動的放大電晶體5之輸出，係作為單位格UC之輸出 而被輸出至垂直信號線VSL。於本實施形態，浮置擴散部6處於重置狀態時之單位格之輸出信號，係被稱為重置信號或重置電壓。
依據時序產生電路80所指示之動作時序，水平選擇電晶體84，係藉由水平移位暫存器82之水平選擇脈衝而分別被設為ON。如此而使輸出至垂直信號線VSL的重置信號，經由ON狀態之水平選擇電晶體84之電流路徑(通道)及水平信號線HSL而被輸出至放大電路88。放大電路88，係對取得之重置信號進行檢測及放大，而輸出至後段之電路(例如AD轉換電路，影像處理電路)。
重置控制線RST係被設為“L”位準(低位準)，重置電晶體3被設為OFF。浮置擴散部6之電位係成為浮置狀態。單位格UC內之光二極體1A、1B，係依據特定動作時序由被攝體取得光，將該光信號轉換為電氣信號(信號電荷)。光二極體1A、1B，係將信號電荷予以儲存。
於該期間，讀出控制線RD1、RD2之信號位準，係被設為“L”位準(例如-1.0V左右)。單位格UC內之2個光二極體1A、1B個別對應的傳送閘極2A、2B係被設為OFF。
依據時序產生電路80所指示之動作時序，垂直移位暫存器81，係將“H”位準(例如5V左右之信號)之讀出信號予以輸出。經由讀出控制線RD1、RD2而使“H”位準之信號，被施加於作為傳送閘極2A、2B之電晶體之閘極，傳送閘極2A、2B係被設為ON。儲存於單位格UC內之2 個光二極體1A、1B的信號電荷，係經由設為ON狀態之傳送閘極之電流路徑(通道)，被讀出至浮置擴散部6。
另外，依據特定時序使位址電晶體4被設為ON，放大電晶體5之電流路徑之另一端係連接於電源端子。
和光二極體1之信號電荷量呈對應之浮置擴散部6之電位，係被施加於放大電晶體5之閘極。對應於浮置擴散部6之電位之大小(來自光二極體1之信號電荷量)，使放大電晶體5被驅動。信號電荷量所對應之電位係被施加於放大電晶體5，對應於放大電晶體5之驅動力而變動垂直信號線VSL之電位。
如此則，藉由信號電荷之保持狀態之浮置擴散部6之電位而被驅動的放大電晶體5之輸出，係作為單位格UC之輸出而被輸出至垂直信號線VSL。浮置擴散部6將光二極體之信號電荷予以保持時之單位格之輸出信號，係被稱為畫素信號或畫素電壓。
水平選擇電晶體84，係藉由依據被指示的動作時序而來自水平移位暫存器82之水平選擇脈衝，個別被設為ON。如此而使輸出至垂直信號線VSL的畫素信號，經由ON狀態之水平選擇電晶體之電流路徑(通道)，而輸出至放大電路88。放大電路88，係對取得的畫素信號進行檢測及放大，而輸出至後段之電路(例如AD轉換電路，影像處理電路)。
以上之處理，係依據畫素陣列120之行單位依序進行。
例如來自單位格UC之重置信號及畫素信號，係藉由後段之電路(例如AD轉換電路)進行數位轉換處理及相關2重取樣(CDS：Correlated Double Sampling)處理，而形成數位之畫素資料。依據形成的畫素資料，藉由後段之電路(例如影像處理裝置)而形成畫素陣列120之1圖框分之影像。
於此之例係表示，1個單位格UC內之2個光二極體1A、1B之兩方同時對浮置擴散部6導通之例。但是，對應於各個光二極體1A、1B之特性(例如光感度)，以使光二極體1A、1B之單一方個別導通於浮置擴散部6的方式，對2個讀出控制線RD1、RD2之電位進行控制亦可。如此而使單位格UC內之傳送閘極2A、2B之單一方個別被活化(設為ON)。
又，本實施形態說明之影像感測器之動作為一例，可以對應於單位格UC之電路構成或畫素陣列及周邊電路之構成，適當變更影像感測器之動作。
圖4係表示畫素陣列120之平面構造之圖。
於圖4，係表示畫素陣列120內之2畫素1格構造之單位格UC之佈局。
如圖4所示，於單位格UC之形成區域UA內，設置用於形成2個畫素1A、1B之區域PAA、PAB與用於形成畫素控制單元之區域AA。將單位格UC之形成區域UA稱為單位格形成區域UA。將畫素之形成區域PAA、PAB稱為畫素形成區域PAA、PAB。不區別畫素形成區域PAA、 PAB時，係以畫素形成區域PA表記。
將畫素控制單元之形成區域AA稱為畫素控制單元形成區域AA。
單位格形成區域UA，係對應於畫素陣列120內之每一單位格UC，藉由元件分離區域90、95被區隔。單位格形成區域UA係被元件分離區域90、95包圍。
畫素形成區域PA及畫素控制單元形成區域AA，係設於半導體基板(晶片)110內的半導體區域。於1個單位格形成區域UA，2個畫素形成區域PAA、PAB及1個畫素控制單元形成區域AA，於半導體基板110內係呈連續的半導體區域。於1個單位格形成區域UA內，2個畫素形成區域PAA、PAB之互相鄰接的一角，係分別連接於長方形狀之畫素控制單元形成區域AA之長邊方向(延伸方向)之一端。
畫素形成區域PA，係具有矩形狀(四角形狀)之平面形狀。畫素控制單元形成區域AA，係具有線狀(長方形狀)之平面形狀。
1個單位格形成區域內之2個畫素形成區域PAA、PAB，係挾持元件分離區域(元件分離層)90，於y方向呈鄰接。例如1個單位格形成區域UA內之2個畫素形成區域PAA、PAB，係藉由元件分離層90之雜質半導體層予以區隔。但是，絕緣體構成的元件分離層90，將單位格形成區域UA內之2個畫素形成區域PAA、PAB予以區隔亦可。例如互相不同的單位格形成區域UA之畫素形成區 域PA，係藉由作為元件分離層之絕緣體予以電氣分離亦可。
單位格形成區域UA內之2個畫素形成區域PAA、PAB，於y方向，係成為藉由互相不同的2個單位格形成區域UA之畫素控制單元形成區域AA被挾持之佈局。互相不同的單位格形成區域UA之複數個畫素形成區域PAA、PAB，係於y方向以互呈不同偏移(呈Z字狀(zigzag))的方式沿著x方向被配列。於x方向呈鄰接的2個單位格形成區域UA之2個畫素形成區域間，係被佈局成為對x-y平面而於斜方向呈鄰接的單位格形成區域UA之畫素形成區域。
畫素控制單元形成區域AA，係藉由作為元件分離層95之絕緣體予以區隔。
於沿著x方向被配列的複數個單位格形成區域UA，以使複數個畫素控制單元形成區域AA，沿著x方向而於同一直線上被配列的方式，被佈局於畫素陣列120內。
複數個畫素控制單元形成區域AA，係於y方向，以被挾持於屬於互相不同單位格形成區域UA的2個畫素形成區域PAA、PAB間的方式，被佈局於畫素陣列120內。
畫素控制單元形成區域AA之長邊方向之另一端，係配置於x方向呈鄰接的其他單位格形成區域UA之2個畫素形成區域PAA、PAB間。
如圖4所示，傳送閘極(讀出電晶體)2之閘極電極 20，係隔著閘極絕緣膜，設於畫素形成區域PA與畫素控制單元形成區域AA之連接部(半導體區域)上。
傳送閘極2之閘極電極20，相對於畫素控制單元形成區域AA之延伸方向，斜方向呈傾斜。傳送閘極2之通道長度方向，相對於畫素控制單元形成區域AA之延伸方向係成為斜方向。
藉由2個畫素1A、1B所對應的傳送閘極2A、2B之設為ON/OFF，而使呈連續狀的半導體區域所構成的畫素形成區域PAA、PAB與畫素控制單元形成區域AA，被電連接或電分離。
畫素形成區域PA，係包含光二極體1之形成用之雜質半導體層。光二極體1之形成用之雜質半導體層10A、10B，可為1層，或由雜質濃度不同的複數層構成的積層構造。
例如畫素形成區域PA內之光二極體1之雜質半導體層，係作為傳送閘極2之電流路徑之一端(源極/汲極區域)被使用。
作為浮置擴散部6之雜質半導體層60，係設於畫素控制單元形成區域AA內。浮置擴散部6，係以被2個傳送閘極2A、2B之閘極電極20與重置電晶體3之閘極電極30包圍的方式，而於畫素控制單元形成區域AA內被佈局。
於雜質半導體層60上設置接觸栓塞(未圖示)。
浮置擴散部6，係作為傳送閘極2之電流路徑之另一 端(源極/汲極區域)被使用。
重置電晶體3之閘極電極30，係隔著閘極絕緣膜設於畫素控制單元形成區域AA上。重置電晶體3之通道長度方向，係和畫素控制單元形成區域AA之延伸方向(長邊方向)一致。電晶體之通道寬度方向中之重置電晶體3之閘極電極30之一端及另一端，係配置於元件分離區域上。
浮置擴散部6，實質上係成為重置電晶體3之電流路徑之一端(源極/汲極區域)。重置電晶體3之電流路徑之另一端，係設於畫素控制單元形成區域AA內的雜質半導體層。
位址電晶體4，係於畫素控制單元形成區域AA之長邊方向，被配置於浮置擴散部設置側(一端)之相反側之端部。
位址電晶體4之閘極電極40，係隔著閘極絕緣膜設於畫素控制單元形成區域AA上。位址電晶體4之電流路徑之一端及另一端，係設於畫素控制單元形成區域AA內的雜質半導體層。作為位址電晶體4之電流路徑之另一端之雜質半導體層，係設於畫素控制單元形成區域AA之延伸方向之端部(浮置擴散部6之設置側的相反側)。作為位址電晶體4之電流路徑之另一端之雜質半導體層，係不被其他電晶體共有。在位址電晶體4之不被其他電晶體共有的雜質半導體層上，設置例如接觸栓塞(未圖示)。
放大電晶體5，係於畫素控制單元形成區域AA內， 被佈局於重置電晶體3與位址電晶體4之間。
於重置電晶體3之閘極電極30與位址電晶體4之閘極電極40之間，放大電晶體5之閘極電極50，係隔著閘極絕緣膜被設於畫素控制單元形成區域AA上。
作為放大電晶體5之電流路徑之一端之雜質半導體層，和作為重置電晶體3之電流路徑之另一端之雜質半導體層，係被共有。作為放大電晶體5之電流路徑之另一端之雜質半導體層，係和作為位址電晶體4之電流路徑之一端之雜質半導體層被共有。
放大電晶體5之閘極電極50，係經由配線及栓塞被連接於浮置擴散部6。
如此則，畫素控制單元內之各電晶體2、3、4、5，係共有在鄰接的電晶體間作為源極/汲極(電流路徑之一端及另一端)之雜質半導體層。如此而使單位格形成區域UC之占有面積縮小，達成單位格UC之微細化。
又，和重置電晶體3同樣，位址電晶體4及放大電晶體5之通道長度方向，係對應於畫素控制單元形成區域AA之延伸方向(長邊方向)。重置電晶體3、位址電晶體4及放大電晶體5之通道寬度方向，係對應於畫素控制單元形成區域AA之寬度方向。於電晶體之通道寬度方向，位址電晶體4及放大電晶體5之閘極電極40、50之一端及另一端，係配置於元件分離區域上。
使用圖5乃至圖7B說明本實施形態之固態攝像裝置(影像感測器)之單位格所包含的電晶體之斷面構造。
圖5係表示本實施形態之固態攝像裝置中之單位格UC內之電晶體之構造之俯視圖。圖6A、圖6B、圖7A及圖7B係表示本實施形態之固態攝像裝置中之單位格UC內之電晶體之構造之斷面圖。又，於圖5乃至圖7B，為求圖示之明確化，而省略將單位格內之電晶體之閘極電極覆蓋的層間絕緣膜之圖示。
如圖5所示，於本實施形態之影像感測器100，單位格UC所包含的電晶體之閘極電極50，係具有填埋於半導體基板110內的部分151。電晶體5之閘極電極50的填埋於半導體基板的部分151，係被稱為埋入部151。閘極電極50之埋入部150以外之部分，係被稱為上層部150。上層部150，係於半導體基板表面之垂直方向，相較於半導體基板110之上面(源極/汲極區域52之上面)之位置，位於更靠近上側(層間絕緣膜側)的部分，上層部150之上部及側部，係藉由層間絕緣膜(未圖示)被覆蓋。閘極電極50之上層部150，相較於半導體基板110之上面係更朝半導體基板之底部之相反側(層間絕緣膜側)突出。上層部150亦有被稱為突起部150。
閘極電極50之一部分(埋入部)151，係藉由填埋於半導體基板110內，而使隔著閘極絕緣膜51呈對向的閘極電極50與半導體基板(通道區域)110之面積增大。結果，即使電晶體(閘極電極)之平面尺寸變小之情況下，亦可增大電晶體之通道區域之尺寸(通道長度/通道寬度)。
例如具有包含埋入部151之閘極電極50的電晶體 5，係為放大電晶體5。
圖6A及圖6B係表示本實施形態之影像感測器100包含的放大電晶體5之斷面構造之圖。
圖6A係沿著圖4之VIA-VIA之斷面，係表示沿著電晶體之通道長度方向的放大電晶體5之斷面構造。圖6B係沿著圖4之VIB-VIB之斷面，係表示沿著電晶體之通道寬度方向的放大電晶體5之斷面構造。
如圖5、圖6A及圖6B所示，放大電晶體5之閘極電極50之埋入部151，係設於形成於半導體基板110內之溝RC1內。
放大電晶體5之閘極絕緣膜51，係沿著溝RC1之內側面及底面設置。
閘極電極50之埋入部151，係由閘極電極50之上層部(突起部)150之底面朝半導體基板120側突出。於半導體基板表面之垂直方向，閘極電極50之底面之一部分，係藉由形成埋入部151，而比起半導體基板110之上面(源極/汲極區域之上面)，更朝半導體基板110之底部側後退。
如圖6A所示，通道長度方向中之埋入部151之側面，係挾持閘極絕緣膜52，而相鄰於作為源極/汲極區域之雜質半導體層52。電晶體之通道長度方向中之閘極電極50之斷面形狀大略為矩形狀。
如圖6B所示，於通道寬度方向中之埋入部151之側面與元件分離層95之間，設置著閘極絕緣膜51與半導體 區域110。通道寬度方向中之埋入部151之兩側面，係挾持閘極絕緣膜51而和半導體區域(半導體基板)110呈對向。
電晶體之通道寬度方向中之閘極電極50之斷面形狀，係成為朝下的凸型之斷面形狀。
閘極絕緣膜51，係設於半導體基板110與上層部150之間，及半導體基板110與埋入部151之側面及底面之間。
電晶體之通道寬度方向中之埋入部151之尺寸(寬度)W1，相較於電晶體之通道寬度方向中之上層部152之寬度為較小。埋入部151之寬度W1，係較閘極絕緣膜52之膜厚之2倍尺寸為大。例如電晶體之通道長度方向中之埋入部151之尺寸L1，和電晶體之通道長度方向中之上層部150之尺寸L2實質上為同一。
電晶體之通道寬度方向中之埋入部151之寬度W1，較好是比起電晶體之通道寬度方向中之畫素控制單元形成區域AA之寬度WAA為小。此乃因為埋入部151之寬度W1與畫素控制單元形成區域AA之寬度WAA為同一大小時，元件分離層95與埋入部151之側面會呈接觸，如此則，和元件分離層95與埋入部151之側面不接觸之情況下比較，埋入部151之通道寬度方向之側面與半導體區域110之對向面積變少。
因此，較好是以使埋入部151之寬度W1小於畫素控制單元形成區域AA之寬度WAA的方式，將埋入部151 及填埋其的溝RC1之尺寸予以設定。
於半導體基板110表面之垂直方向(深度方向)，閘極電極50之埋入部151之底面之位置，比起源極/汲極區域52之上面係位於更靠近(後退)半導體基板110之底部側。例如於半導體基板110表面之垂直方向(深度方向)，閘極電極50之埋入部151之底面之位置，比起元件分離層95之底面之位置係位於更靠近半導體基板110之底部側。又，閘極電極50之埋入部151之底面之位置，亦可設於源極/汲極區域52之上面之位置與元件分離層95之底面之位置之中間之位置。
例如於半導體基板110表面之垂直方向(深度方向)，閘極電極50之埋入部151係具有尺寸(厚度)d1。埋入部151之尺寸d1，可以較半導體基板110表面之垂直方向中之上層部150之尺寸大，或較小。
依據本實施形態之影像感測器100，放大電晶體5係具有填埋於半導體基板110內的部分151時，放大電晶體5之通道寬度(閘極寬度)之尺寸大略成為“WAA+2×d1”。如上述說明，使通道寬度方向中之埋入部151之側面，對應於半導體區域110之對向的尺寸d1，使放大電晶體5之通道寬度變大。亦即，於本實施形態之影像感測器100，藉由增大埋入部151之尺寸d1，如此則，和半導體基板表面之水平方向中之平面式閘極電極50與半導體基板110之間的對向面積比較，可以增大放大電晶體5之通道寬度。
另外，放大電晶體5之通道長度(閘極長)，因為閘極電極50之具有埋入部151，而對應於尺寸(厚度)d1可以變大。例如於設有埋入部151的部分，放大電晶體5之通道長度(閘極長)係成為“L2+2×d1”。
如上述說明，藉由電晶體5之閘極電極50之具有填埋於半導體基板110的部分151，可以增大放大電晶體5之閘極電極50與半導體區域110之對向面積，增大電晶體之通道尺寸(通道寬度及通道長度)。
又，於圖5、圖6A及圖6B所示例，溝RC1之斷面形狀為矩形狀。但是，溝RC1之斷面形狀亦可為半圓狀或半橢圓狀。此情況下，溝RC1之底部係具有特定曲率，溝RC1及閘極電極50之埋入部151之底面係成為曲面。
如圖7A及圖7B所示，傳送閘極(讀出電晶體)2，可以具有包含埋入部121之閘極電極20。
圖7A係沿著圖4之VIIA-VIIA線的斷面，係表示沿著電晶體之通道長度方向的傳送閘極2之斷面構造。圖7B係沿圖4之VIIB-VIIB線之斷面，係表示沿著電晶體之通道寬度方向的傳送閘極2之斷面構造。
如圖7A及圖7B所示，和圖6A及圖6B所示畫素控制單元之電晶體(放大電晶體5)之閘極電極50同樣，傳送閘極2，係具有包含上層部(突起部)120與埋入部121的閘極電極20。
傳送閘極2之閘極電極20之埋入部121，係設於形 成於半導體基板110內之溝RC2內。於半導體基板110與埋入部121之間，設有閘極絕緣膜21。
如圖7A所示，埋入部121之通道長度方向中之一方之側面，係挾持閘極絕緣膜21，而和作為浮置擴散部之雜質半導體層60呈相鄰。埋入部121之於通道長度方向中之另一方之側面，係挾持閘極絕緣膜21而和半導體區域110及表面屏蔽層78、79呈相鄰。
在光二極體1之形成用之雜質半導體層與埋入部121之側面上之閘極絕緣膜21之間，設有半導體區域。但是，光二極體之雜質層10之側面，可以接觸埋入部121之側面上之閘極絕緣膜21。
例如和埋入部121呈相鄰的表面屏蔽層78之部分79之雜質濃度，係較光二極體1之雜質半導體層10之表層中之表面屏蔽層78之雜質濃度為低。將和埋入部121呈相鄰的表面屏蔽層78之部分79稱為低濃度屏蔽層79。低濃度屏蔽層79，係於低濃度之雜質半導體層之形成後，於閘極電極20之側面形成側壁膜，再度進行離子注入，而形成高濃度之表面屏蔽層78。
如圖7B所示，於電晶體之通道寬度方向，傳送閘極2之閘極電極20之埋入部之寬度W2，係小於挾持傳送閘極2之通道區域的元件分離層90間之間隔WAA’。因此，埋入部121之通道寬度方向中之兩側面，係挾持閘極絕緣膜21而和半導體區域110呈對向。又，設於傳送閘極之通道寬度方向的元件分離層90，可為絕緣體。
例如於半導體基板110之表面之垂直方向，光二極體之雜質半導體層10之底面之位置，比起傳送閘極2之閘極電極20之埋入部121之底面之位置，係設為更靠近半導體基板110之底部(背面)側。於半導體基板110之表面之垂直方向，浮置擴散部6之雜質半導體層60之底面之位置，係設於光二極體1之雜質半導體層10之底面之位置與埋入部121之底面之位置之間的位置(深度)。例如畫素形成區域PA之區隔用的元件分離層(雜質半導體層)90之底面之位置，比起光二極體1之雜質半導體層10之底面之位置，係設為更靠近半導體基板110之底部側。
藉由傳送閘極2之閘極電極20之包含埋入部121，則於半導體基板110表面之垂直方向(深度方向)，傳送閘極2之閘極電極20之底面之位置，可以接近作為畫素之光二極體1之雜質半導體層10中之雜質濃度高的區域(光二極體1之電位之中心，雜質濃度之中心)。例如於半導體基板110表面之垂直方向，使傳送閘極2之閘極電極20之底面之位置，和光二極體1之雜質半導體層10之雜質濃度之中心(雜質濃度最高的位置)位置實質上被配置於同一位置(深度)乃較好者。
如此則如圖8所示，對應於來自被攝體之光而被光二極體1儲存的電荷之大致全部可以被傳送至浮置擴散部6。
圖8係表示於本實施形態之影像感測器100，光二極體1所儲存的電荷(信號電荷)被傳送至作為浮置擴散部6 之雜質半導體層60時，信號電荷之移動路徑之模式。
圖8之“A1”係表示半導體基板110之表面之位置。圖8之“A2”，係表示半導體基板表面之垂直方向中，傳送閘極2之閘極電極20之埋入部121之位置(深度)。圖8之“A3”，係表示半導體基板表面之垂直方向中，光二極體1之雜質半導體層10之雜質濃度最高之位置(雜質濃度之中心)。
傳送閘極2之閘極電極20之埋入部121之底部，於半導體基板110之表面之垂直方向，係設於半導體基板110之表面A1與雜質半導體層所構成的光二極體1之雜質濃度之中心位置A3之間之位置A2。
例如A1-A2間之尺寸“d2”，係相當於半導體基板110表面之垂直方向中之埋入部121之尺寸(厚度)。又，放大電晶體5之埋入部151之厚度d1，和傳送閘極之埋入部121之厚度d2可為同一或不同。
來自光二極體1之信號電荷，係經由傳送閘極2之閘極電極20之底面所形成的通道，移動至浮置擴散部6。
於本實施形態之影像感測器100，傳送閘極2之閘極電極20係包含埋入部121，該閘極電極20之底面相較於半導體基板110之表面A1係更朝半導體基板110之底部側呈突出。
因此，於半導體基板110之表面之垂直方向，和平坦化構造之電晶體般將閘極電極之底面配置於實質上和半導體基板110表面A1同一位置的構造(閘極電極不具有埋入 部之構造)比較，包含埋入部121的閘極電極20之底面，係配置於光二極體1之雜質濃度之中心(電位之中心)A3之附近。光二極體1之雜質濃度之中心A3與傳送閘極2之通道(閘極電極20之底面)A2間之距離變小。
如此則，和由光二極體1之雜質濃度之中心A3朝半導體基板110之表面A1移動信號電荷時比較，由光二極體1至浮置擴散部6之電荷之傳送變為更容易。結果，光二極體1所儲存的信號電荷，幾乎完全被傳送至浮置擴散部6。
如圖5乃至圖7B所示，於本實施形態之影像感測器100，單位格UC內之場效電晶體2、5係具有閘極電極20、50，該閘極電極20、50係包含有填埋於半導體基板110之溝RC1、RC2內的部分(埋入部)121、151。
例如對浮置擴散部60之電位進行放大的放大電晶體5，係具有包含埋入部151的閘極電極50。
放大電晶體5之閘極電極50之埋入部151，係由閘極電極50之上層部(突起部)150之底面，突出至朝半導體基板110之底部側(半導體基板110之背面側)。埋入部50之通道寬度方向之側面，係隔著閘極絕緣膜51而和半導體區域110呈對向。
如此而使放大電晶體5之通道寬度變為大於電晶體形成區域(畫素控制單元區域)之寬度，可增大放大電晶體5之有效通道寬度。例如藉由放大電晶體5之閘極電極50之埋入部151，而使放大電晶體5之通道長度亦變大。
如上述說明，即使電晶體之平面尺寸微細化之情況下，於電晶體5之閘極電極50之埋入部151之側面與半導體區域(通道區域)之間，可以確保半導體基板表面之水平方向中之閘極電極與半導體區域之對向面積。
本實施形態之影像感測器100，可以增大單位格UC內之電晶體之閘極電極50與半導體區域110之對向面積，可以擴大該電晶體之通道區域。結果，依據本實施形態之影像感測器100，伴隨單位格UC內之場效電晶體之微細化，可以抑制例如1/f雜訊(閃爍雜訊)等電晶體5引起的雜訊之惡化。依據本實施形態之影像感測器100，藉由畫素動作之控制用的單位格UC內之電晶體之通道區域之面積之增大，可以減低雜訊。
因此，可以抑制電晶體之雜訊，被混入經由放大電晶體5之通道區域輸出至垂直信號線VSL的來自畫素(單位格)之信號。
另外，藉由增大場效電晶體之通道寬度，可以增大電晶體之電流驅動力。藉由增大場效電晶體之通道長度，可縮小電晶體之洩漏電流。
例如畫素信號之放大用的放大電晶體5般，電晶體之動作特性對於畫素信號，亦即，對於影像之畫質有所影響的單位格內之電晶體，較好是使用具有包含有埋入部之閘極電極的電晶體。
因此，依據本實施形態之影像感測器100，可提升影像感測器所形成的影像之畫質。
另外，於本實施形態之影像感測器100，光二極體之電荷傳送用的傳送閘極2，係具有包含埋入部121之閘極電極。
如此則於半導體基板表面之垂直方向，傳送閘極2之閘極電極20之底面之位置，係配置於光二極體1之雜質濃度之中心(電位之中心)區域之附近。因此，由光二極體1至浮置擴散部6之信號電荷之傳送路徑，可以形成於光二極體1之雜質濃度之中心附近，光二極體1所儲存的信號電荷之大部分比較容易被傳送至浮置擴散部FD。
結果，本實施形態之影像感測器100，即使信號電荷殘留於光二極體1內時亦可抑制影像產生的殘像。
例如伴隨畫素尺寸之微細化，單位格UC內之電晶體及電晶體形成區域之面積亦微細化，電晶體之平面尺寸被縮小。依據本實施形態，將閘極電極20、50之一部分填埋於半導體基板110內，藉由以3維方式確保閘極電極-半導體區域之對向面積，增大電晶體之有效通道尺寸，可以抑制單位格(畫素)之微細化引起的電晶體之動作特性之劣化。
於本實施形態說明放大電晶體5及傳送閘極2之兩方之閘極電極20、50具有埋入部151、121之例。但是，本實施形態之影像感測器100，僅放大電晶體5具有包含埋入部151之閘極電極50亦可。另外，本實施形態之影像感測器100，僅傳送閘極2具有包含埋入部121之閘極電極20亦可。另外，重置電晶體3及位址電晶體4具有包 含埋入部之閘極電極亦可。
又，實施形態之影像感測器，係說明表面照射型影像感測器之例，但亦適用於背面照射型影像感測器。亦即，於背面照射型影像感測器之單位格UC，傳送閘極2及放大電晶體5之至少一方係具有圖5乃至圖7B所示構造。背面照射型影像感測器，係半導體基板110之背面成為被攝體之光之受光面。背面照射型影像感測器，係於半導體基板之背面側設置彩色濾光片及微透鏡。於背面照射型影像感測器之單位格UC內，設置具有包含埋入部121、151之閘極電極20、50之場效電晶體時，則和上述說明之表面照射型影像感測器實質上可獲得同一效果。
以上，依據本實施形態之固態攝像裝置，可以改善影像感測器所形成的影像之畫質。
(b)製造方法
以下，參照圖5乃至圖10B，說明第1實施形態之固態攝像裝置(例如影像感測器)之製造方法。
圖9A及圖9B，係表示第1實施形態之影像感測器之製造方法之一工程之斷面工程圖。圖9A係表示沿著電晶體之通道長度方向的傳送閘極之形成區域200及放大電晶體之形成區域500之斷面工程圖。圖9B，係表示沿著電晶體之通道寬度方向的傳送閘極之形成區域200及放大電晶體之形成區域500之斷面工程圖。以下，將傳送閘極之形成區域200稱為傳送閘極形成區域200，將放大電晶體 之形成區域500稱為放大電晶體形成區域500。
如圖9A及圖9B所示，於半導體基板110內形成元件分離層90、95，將單位格形成區域UC之畫素形成區域PAA及畫素控制單元形成區域AA予以區隔。例如為將畫素形成區域PAA予以區隔，而使作為元件分離層90之雜質半導體層90形成於半導體基板110內。另外，為將畫素控制單元形成區域AA予以區隔，而使作為元件分離層95之絕緣體形成於半導體基板110內。
藉由光微影技術及蝕刻於半導體基板110上形成圖案化後之遮罩(例如阻劑遮罩)。該遮罩(未圖示)，係於畫素形成區域PAA具有開口部。藉由該遮罩覆蓋畫素形成區域PAA以外之區域之狀態下，進行形成光二極體之構成構件(雜質半導體層)10之形成用之離子注入。如此而使光二極體1形成於半導體基板110之畫素形成區域PAA內。
將光二極體1之形成用之遮罩除去後，使遮罩99A被形成於半導體基板110上。遮罩99A，係以在傳送閘極及放大電晶體之閘極電極之位置形成有開口部的方式被實施圖案化。
依據具有開口部之遮罩99A，使用例如RIE(Reactive Ion Etching)進行半導體基板110之蝕刻。如此而於傳送閘極形成區域200及放大電晶體形成區域500內，於場效電晶體之閘極電極之形成位置，使溝RC1、RC2實質上同時形成於半導體基板110內。
於放大電晶體形成區域500內，係使形成的溝RC1之寬度W1，相較於放大電晶體形成區域(畫素控制單元形成區域)500之寬度WAA變為更小的方式，而將開口部形成於遮罩99A內。因此，於電晶體之通道寬度方向，在溝RC1與元件分離層95之間之遮罩99A所覆蓋的區域，殘留著半導體區域(半導體基板)110。溝RC1之寬度W1，係設為之後之工程形成的電晶體之閘極絕緣膜之膜厚之2倍以上之尺寸。
於傳送閘極形成區域200內，半導體基板110之表面之垂直方向中之溝RC2之尺寸(深度)d2，較好是被設定成為半導體基板110之表面之垂直方向中之光二極體1之雜質濃度之中心(雜質濃度最高位置)附近之位置。例如放大電晶體形成區域500內之溝RC1之深度(溝RC1之底面之位置)d1，係使溝RC1之底面相較於元件分離層95之底面更位於半導體基板110之底部側的方式，而設定其尺寸。
傳送閘極形成區域200內之溝RC2與放大電晶體形成區域500內之溝RC1，藉由共通之工程形成時，放大電晶體形成區域500內之溝RC1之深度d1，和傳送閘極形成區域200內之溝RC2之深度d2實質上係設為同一大小。但是，放大電晶體形成區域500內之溝RC1之深度d1，和傳送閘極形成區域200內之溝RC2之深度d2亦可為互異。溝RC1、RC2之深度d1，d2互相不同時，溝RC1、RC2係於個別不同的工程形成。
例如於重置電晶體之形成區域及位址電晶體之形成區 域，於遮罩99A未形成開口部。重置電晶體及位址電晶體之形成區域，在溝RC1、RC2之形成用的蝕刻時係被遮罩99A覆蓋。因此，於重置電晶體及位址電晶體之形成區域內，於半導體基板110內未形成溝。
圖10A及圖10B，係表示第1實施形態之影像感測器之製造方法之一工程之斷面工程圖。圖10A係表示沿著電晶體之通道長度方向的傳送閘極形成區域200及放大電晶體形成區域500之斷面工程圖。圖10B係表示沿著電晶體之通道寬度方向的傳送閘極形成區域200及放大電晶體形成區域500之斷面工程圖。
如圖10A及圖10B所示，溝RC1、RC2之形成用之遮罩被除去後，藉由例如熱氧化法使電晶體之閘極絕緣膜21、51形成於半導體基板110上。如此而於半導體基板110之露出面及溝RC1、RC2之內部形成閘極絕緣膜21、51。
電晶體之通道寬度方向及通道長度方向中之溝RC1、RC2之尺寸，係設為大於閘極絕緣膜21、51之膜厚之2倍的尺寸。因此，溝RC1、RC2係不被閘極絕緣膜21、51填埋。
於半導體基板110上及閘極絕緣膜21、51上，藉由例如CVD(Chemical Vapor Deposition)法沈積導電體(例如導電性多晶矽層)97。導電體97係被填埋於溝RC1、RC2內。
於導電體97上藉由光微影技術及蝕刻形成和特定閘 極電極之圖案對應的遮罩(未圖示)。依據圖案化後的遮罩，藉由例如RIE法對導電體97進行加工。
如此而如圖6A乃至圖7B所示，使傳送閘極2及放大電晶體5之閘極電極20、50被形成於閘極絕緣膜21、51上。於本實施形態之影像感測器100之製造方法，形成的閘極電極20、50，係含有被形成於半導體基板110之溝RC1、RC2內的埋入部121、151，及相較於埋入部121、151更上側(半導體基板110之底部側的相反側)之上層部120，150。形成的閘極電極20、50之埋入部121、151之側面，係挾持著閘極絕緣膜21、51而和半導體區域呈對向。
又，和傳送閘極2及放大電晶體5之閘極絕緣膜21、52及閘極電極20、50之形成同時，形成重置電晶體、位址電晶體及周邊電路之場效電晶體之閘極絕緣膜及閘極電極。
使用形成的閘極電極50作為遮罩，藉由例如離子注入法於半導體基板110內形成作為電晶體50之源極/汲極區域之雜質半導體層52。另外，作為浮置擴散部6之雜質半導體層60、光二極體1之上面之表面屏蔽層78、79依序被形成。例如進行對閘極電極之側壁絕緣膜之形成及閘極電極上之矽化物層之形成的矽化物處理。
如圖2所示，藉由多層配線技術形成層間絕緣膜75、作為遮光膜或配線之金屬層70及配線間之連接用栓塞72。
以和光二極體1之位置對應的方式，使彩色濾光片CF及微透鏡ML形成於層間絕緣膜75上。焊墊係形成於層間絕緣膜75上或半導體基板110之背面上。
藉由以上之工程完成本實施形態之影像感測器100。
於本實施形態之影像感測器之製造方法說明之例，係針對在傳送閘極形成區域200與放大電晶體形成區域500之兩方，形成溝RC1、RC2，形成具有包含埋入部121、151之閘極電極的場效電晶體2、5之例。但是，僅於傳送閘極區域200內，或僅於放大電晶體形成區域500內，將用於填埋閘極電極20、50之一部分121、151的溝RC1、RC2予以形成，僅於傳送閘極2或放大電晶體5之其中一方之閘極電極20、50形成埋入部121、151亦可。
另外，於重置電晶體及位址電晶體之形成區域內，亦和傳送閘極形成區域200及放大電晶體形成區域500同樣，形成用於填埋閘極電極之一部分的溝，而形成具有包含埋入部之閘極電極的場效電晶體亦可。
另外，場效電晶體、光二極體及浮置擴散部之構成構件之形成順序，只要能確保整合性即可不限定於上述之順序。例如單位格UC之電晶體形成後，形成光二極體亦可。
以上，於本實施形態之影像感測器之製造方法，係於半導體基板110內形成的溝RC1、RC2內將導電體予以填埋，對該導電體加工成為特定閘極圖案。如此而形成包含電晶體與光二極體1的單位格UC，該電晶體係具有包含 被填埋於半導體基板110內之部分121、151的閘極電極20、50。
於本實施形態之影像感測器之製造方法，係形成具有包含埋入部151之閘極電極的放大電晶體5。於形成的放大電晶體5之閘極電極50，除上層部150之底面及埋入部151之底面以外，埋入部151之側面係和半導體區域(半導體基板)110呈對向。
如此則於本實施形態之影像感測器100，可以增大光二極體1之動作控制用的單位格UC內之電晶體之有效通道區域之尺寸。結果，可以抑制元件之微細化伴隨產生的電晶體之雜訊(例如1/f雜訊)之增大。因此，本實施形態之影像感測器100可以減少雜訊之含於影像。
另外，於本實施形態之影像感測器之製造方法，係形成具有包含埋入部121之閘極電極的傳送閘極2。形成的傳送閘極2之閘極電極20，係具有埋入部121，因此閘極電極20之底面之位置，可以接近光二極體1之雜質濃度之中心位置。
如此則光二極體1之雜質濃度之中心與浮置擴散部6之間之信號電荷之移動距離，相較於信號電荷移動至半導體基板110之表面附近之情況係變短。結果，光二極體1儲存的信號電荷之大部分比較容易被傳送至作為浮置擴散部6之雜質半導體層60。因此，藉由本實施形態之製造方法形成的影像感測器，可以抑制殘像之殘留於所形成之影像。
以上，依據本實施形態之影像感測器之製造方法，可以提供能改善畫質的影像感測器。
(2)變形例
以下，參照圖11A乃至圖15說明本實施形態之固態攝像裝置(例如影像感測器)之變形例。
單位格UC內之場效電晶體(例如放大電晶體)之構造，只要電晶體具備含有上層部及埋入部的閘極電極50即可，不限定於上述之例(例如圖6A，圖6B，圖7A及圖7B)。
圖11A乃至圖13係表示本實施形態之影像感測器100之單位格UC含有的放大電晶體5之變形例之圖。
圖11A係表示放大電晶體5之通道寬度方向之斷面構造。
如圖11A所示，單位格UC內之電晶體之閘極電極50之斷面形狀，可為朝下之凹型之斷面形狀。例如於電晶體之通道寬度方向之一端及另一端，使埋入部1511、1512被設於閘極電極50內。
2個埋入部1511、1512之中，一方之埋入部1511之單側之側面，係和元件分離層95之側面呈接觸，另一方之埋入部1512之單側之側面，係和元件分離層95之側面呈接觸。於2個埋入部1511、1512之未相接於元件分離層95之側之側面間，設置半導體區域(半導體基板)110。
於通道寬度方向之斷面，具有朝下的凹型之斷面形狀 之閘極電極50之放大電晶體5之通道寬度係成為“WAA+2×d1”。
圖11B係表示圖11A所示放大電晶體5之製造方法之一例之圖。
例如圖11B所示，於圖9A及圖9B所示影像感測器之製造工程，以使通道寬度方向中之放大電晶體形成區域之元件分離層95之側面呈露出的方式，於遮罩99B內形成開口部。如此而可形成於通道寬度方向具有凹型之斷面形狀之閘極電極50的放大電晶體5。
又，於電晶體之通道長度方向之斷面，閘極電極50亦可具有朝下的凹型之斷面形狀。
於圖6A及圖6B之放大電晶體5，係表示放大電晶體5之閘極電極50含有1個埋入部151之例。
如圖12所示，將2以上之埋入部1511，1512設於閘極電極50亦可。例如複數個埋入部1511，1512延伸於電晶體之通道長度方向。
圖12係表示和圖11A及圖11B不同的變形例中之放大電晶體5之通道寬度方向之斷面構造。
如圖12所示，2個埋入部1511、1512被設於閘極電極50時，電晶體之通道寬度方向中之2個埋入部1511、1512之兩側面，係挾持閘極絕緣膜51分別和半導體區域110呈對向。
此情況下，具有包含2個埋入部1511、1512之閘極電極50的放大電晶體5之通道寬度係成為“WAA+4×d1”。
圖12所示構造時，於圖9A，圖9B，圖11A及圖11B所示影像感測器之製造工程，係使放大電晶體形成區域500內之通道寬度方向中之放大電晶體形成區域之元件分離層95之側面不露出的方式，將複數個開口部形成於覆蓋放大電晶體形成區域500之遮罩99內。
如上述說明，藉由複數個埋入部1511、1512以連接於電晶體5之閘極電極50之上層部150的方式被設於閘極電極50內，可以更增大閘極電極50與半導體區域110之對向面積。
又，於圖12所示例，2個埋入部1511、1512係設於閘極電極50內，但3以上之埋入部設於閘極電極50內亦可。
使用圖13說明和圖11A，圖11B及圖12不同的變形例之放大電晶體5之構造。
圖13係表示放大電晶體5之通道長度方向之斷面構造。
如圖13所示，於通道長度方向中之放大電晶體5之閘極電極50之斷面形狀，係於埋入部151之側面上之閘極絕緣膜51與作為源極/汲極區域之雜質半導體層52之間，設置半導體區域(半導體基板)110。此情況下，通道長度方向中之閘極電極20之斷面形狀，係成為朝下之凸型之斷面形狀。通道長度方向之斷面形狀為圖13所示構造，通道寬度方向之斷面形狀為圖6B所示構造時，埋入部之平面形狀係成為十字狀之平面形狀。
於圖13所示放大電晶體，電晶體之通道長度方向中之閘極電極50之埋入部151之尺寸L1，係小於閘極電極50之上層部150之尺寸L2。例如通道長度方向中之溝RC1之尺寸，係大於閘極絕緣膜52之膜厚之2倍之尺寸。
於圖13所示放大電晶體5，電晶體5之通道長度係以“L2+2×d1”表示。亦即，放大電晶體之通道長度，係對應於埋入部之深度方向之尺寸d1之2倍之尺寸而變大。藉由電晶體之通道長度之增大，可以減低電晶體5為OFF狀態時之洩漏電流。
又，於電晶體之通道長度方向之斷面，使閘極電極50包含複數個埋入部而形成放大電晶體5亦可。此情況下，埋入部係延伸於電晶體之通道寬度方向，放大電晶體5之通道長度會增大。例如傳送閘極，重置電晶體及位址電晶體之閘極電極，具有圖11A乃至圖13所示閘極電極亦可。
圖14A，圖14B及圖15係表示本實施形態之影像感測器之單位格UC包含的傳送閘極2之變形例之圖。
如圖14A所示，傳送閘極2之閘極電極20所包含的埋入部121之斷面形狀，不限定於矩形狀。例如電晶體之通道長度方向中之傳送閘極2之埋入部125及設有埋入部的溝RC3之斷面形狀，可為三角形狀。
於圖14A所示傳送閘極2，於電晶體之通道長度方向，埋入部125之光二極體1側之一端之底部，係配置於 光二極體1之雜質濃度之中心位置A3附近。另外，於電晶體之通道長度方向，埋入部125之浮置擴散部6側之另一端之底部，係配置於半導體基板110之表面A1附近。
埋入部125之浮置擴散部6側之底部之位置，係配置於和浮置擴散部6之上面位置實質上為同一位置。埋入部125之光二極體1側之底部，係配置於和光二極體1之雜質濃度之中心位置A3實質上為同一位置乃較好者。
於圖14A所示傳送閘極2，電晶體2之通道長度方向中之閘極電極20之埋入部125之一端之底部之位置與另一端之底部之位置係互相不同。於傳送閘極2之閘極電極20，埋入部125之浮置擴散部6側之底部，相較於埋入部125之光二極體1側之底部，而於半導體基板之表面之垂直方向係位於更靠近半導體基板110之表面側(層間絕緣膜75側)。於半導體基板110表面之垂直方向，埋入部125之浮置擴散部6側之底部之位置，係配置於埋入部125之光二極體1側之底部位置A2與半導體基板110之表面A1之間之位置。
於圖7A及圖7B所示傳送閘極2之構造，為取入光二極體1之信號電荷，而使作為浮置擴散部6之雜質半導體層6之底部位置，被形成於比起埋入部121之底部更深之位置。如圖7A及圖7B所示例，閘極電極20之埋入部之底部之全體，被設於光二極體之雜質濃度之中心A3之位置時，作為浮置擴散部6之雜質半導體層60，係形成於至半導體基板110之較深位置為止。
傳送閘極2之閘極電極20之埋入部121之底部之位置，係隨著由浮置擴散部6側朝向光二極體1側，而漸漸朝向半導體基板110之底部側後退(凹陷)。又，傳送閘極2之閘極電極20之埋入部121，例如光二極體1側之底部之位置比起浮置擴散部6側之底部位置而更位於半導體基板110之底部側時，可為例如階段狀的方式，亦即呈階段式急峻變化。
圖14B係表示圖14A所示傳送閘極之製造工程之一工程。如圖14B所示，圖14A之電晶體之通道長度方向中之閘極電極20之埋入部125之斷面形狀為三角形狀之傳送閘極2之中，例如係藉由使用光栅遮罩(grating mask)或硬質遮罩(hard mask)的中間露光，於溝RC3之形成區域內形成膜厚不同的阻劑遮罩99C。例如阻劑遮罩99C，係設定成為光二極體形成區域PA側之膜厚較薄，浮置擴散部形成區域側之膜厚比起光二極體形成區域PA側之膜厚為厚。使用該膜厚不同的遮罩99C，使具有三角形狀之斷面構造之溝RC3被形成於傳送閘極形成區域200內之半導體基板110內。
於使用具有埋入部125之底部位置呈階段式變化之閘極電極20的傳送閘極2之製造工程中，係藉由和具有包含埋入部151之閘極電極50之放大電晶體5之製造工程個別不同的工程，而於各區域200，500內形成溝RC1、RC3亦可。
如圖14A所示，藉由使埋入部125之浮置擴散部6 側之端部位於浮置擴散部6之上面附近，則作為浮置擴散部6之雜質半導體層60無須被形成於半導體基板110之較深位置。結果，浮置擴散部6之形成用之製程難度可以減低，可以減低影像感測器之製造成本。
此情況下，傳送閘極之埋入部125之光二極體1側之底部，亦配置於半導體基板110表面之垂直方向中之光二極體1之雜質濃度之中心位置A3之附近，因此光二極體1之信號電荷之傳送可以容易進行。
如圖15所示，於傳送閘極2之閘極電極20，通道寬度方向中之埋入部121之側面上之閘極絕緣膜21，可以和元件分離層(例如雜質半導體層)90呈接觸。亦即，於通道寬度方向，於傳送閘極2，在其之埋入部121與元件分離層90之間可以不存在半導體區域110。電晶體之通道寬度方向中之埋入部121之寬度W2，實質上係具有和電晶體之通道寬度方向中之傳送閘極形成區域內之元件分離層90間之間隔WAA’同一大小。
如上述說明，於傳送閘極2，藉由使埋入部121之底部之全體之位置，靠近光二極體之雜質濃度之中心位置，如此則，可使光二極體1之信號電荷更有效傳送至浮置擴散部6。
以上說明之實施形態之影像感測器之變形例，亦和實施形態之影像感測器同樣，可以改善影像感測器影像形成之畫質。
(3)適用例
以下參照圖16說明各實施形態之固態攝像裝置之適用例。
實施形態之固態攝像裝置(影像感測器)，係被模組化而適用於數位照相機或附加照相機的行動電話。
圖16係表示本實施形態之影像感測器之適用例之方塊圖。
包含本實施形態之影像感測器100的照相機(或附加照相機的行動電話)900，除影像感測器100以外，另包含例如信號處理部(DSP)91，光學透鏡部90，記憶部92，顯示部93，及控制部95。
影像感測器100，係將影像所對應的入射光(來自被攝體之光)轉換為電氣信號。光學透鏡部(透鏡單元)90，係將入射光(來自被攝體之光)聚光於影像感測器100，而使入射光所對應的影像成像於影像感測器100上。光學透鏡部90，係包含複數個透鏡，可以機械式或電氣式進行光學特性(例如焦點距離)之控制。
信號處理部(例如DSP：Digital Signal Processor)91，係對影像感測器100輸出的電氣信號進行處理。記憶部92，係將來自DSP91之信號予以記憶。記憶部92亦可記憶由外部供給的信號及資料。
顯示部93，係將來自DSP91之信號或來自記憶部92之信號予以顯示。來自DSP91之信號及來自記憶部92之信號，係和影像感測器100取得的被攝體之光呈對應的影 像資料(靜止畫資料或動畫資料)。控制部95，係對照相機模組內之各構成部101~104之動作進行控制。
包含本實施形態之影像感測器的照相機模組及照相機，可以改善所形成影像之畫質。
以上說明本發明幾個實施形態，但是彼等實施形態僅為例示，並非用來限定本發明之範圍。彼等新穎實施形態可以其他各種形態來實施，在不脫離發明要旨之範圍內可做各種省略、取代或變更。彼等實施形態或其變形，亦包含於發明之範圍或要旨之同時，亦包含於申請專利範圍記載之發明以及其之均等範疇內。
120‧‧‧畫素陣列
UC‧‧‧單位格
UA‧‧‧單位格形成區域
1A、1B‧‧‧畫素
PAA‧‧‧畫素形成區域
PAB‧‧‧畫素形成區域
AA‧‧‧畫素控制單元形成區域
90、95‧‧‧元件分離區域
110‧‧‧半導體基板(晶片)
2A、2B‧‧‧傳送閘極
20‧‧‧閘極電極
10A、10B‧‧‧雜質半導體層
6‧‧‧浮置擴散部
60‧‧‧雜質半導體層
3‧‧‧重置電晶體
30‧‧‧閘極電極
4‧‧‧位址電晶體
40‧‧‧閘極電極
5‧‧‧放大電晶體
50‧‧‧閘極電極
151‧‧‧埋入部
80‧‧‧時序產生電路
81‧‧‧垂直移位暫存器
82‧‧‧水平移位暫存器
88‧‧‧放大電路
100‧‧‧影像感測器
900‧‧‧附加照相機的行動電話
91‧‧‧信號處理部(DSP)
90‧‧‧光學透鏡部
92‧‧‧記憶部
93‧‧‧顯示部
95‧‧‧控制部
圖1係表示實施形態之固態攝像裝置之晶片佈局之一例之圖。
圖2係表示實施形態之固態攝像裝置之畫素陣列之構造之一例之斷面圖。
圖3係表示實施形態之固態攝像裝置之畫素陣列之電路構成之一例之圖。
圖4係表示實施形態之固態攝像裝置之畫素陣列之構造之一例之平面圖。
圖5係表示實施形態之固態攝像裝置之單位格內之元件之構造之俯視圖。
圖6A係表示實施形態之固態攝像裝置之單位格內之元件之構造之斷面圖。
圖6B係表示實施形態之固態攝像裝置之單位格內之元件之構造之斷面圖。
圖7A係表示實施形態之固態攝像裝置之單位格內之元件之構造之斷面圖。
圖7B係表示實施形態之固態攝像裝置之單位格內之元件之構造之斷面圖。
圖8係表示實施形態之固態攝像裝置中之光電轉換元件之電荷之傳送說明圖。
圖9A係表示實施形態之固態攝像裝置之製造方法之一工程之斷面工程圖。
圖9B係表示實施形態之固態攝像裝置之製造方法之一工程之斷面工程圖。
圖10A係表示實施形態之固態攝像裝置之製造方法之一工程之斷面工程圖。
圖10B係表示實施形態之固態攝像裝置之製造方法之一工程之斷面工程圖。
圖11A係表示實施形態之固態攝像裝置之變形例之圖。
圖11B係表示實施形態之固態攝像裝置之變形例之圖。
圖12係表示實施形態之固態攝像裝置之變形例之圖。
圖13係表示實施形態之固態攝像裝置之變形例之圖。
圖14A係表示實施形態之固態攝像裝置之變形例之圖。
圖14B係表示實施形態之固態攝像裝置之變形例之圖。
圖15係表示實施形態之固態攝像裝置之變形例之圖。
圖16係表示實施形態之固態攝像裝置之適用例之圖。
120‧‧‧畫素陣列
UA‧‧‧單位格形成區域
1A、1B‧‧‧畫素
PAA‧‧‧畫素形成區域
PAB‧‧‧畫素形成區域
AA‧‧‧畫素控制單元形成區域
90、95‧‧‧元件分離區域
110‧‧‧半導體基板(晶片)
2A、2B‧‧‧傳送閘極
20‧‧‧閘極電極
10A、10B‧‧‧雜質半導體層
6‧‧‧浮置擴散部
60‧‧‧雜質半導體層
3‧‧‧重置電晶體
30‧‧‧閘極電極
4‧‧‧位址電晶體
40‧‧‧閘極電極
5‧‧‧放大電晶體
50‧‧‧閘極電極
151‧‧‧埋入部

Claims (20)

  1. 一種固態攝像裝置，其特徵為：具備：單位格形成區域，係設於半導體基板之畫素陣列內；畫素，係設於上述單位格形成區域內，用於產生和來自被攝體之光信號對應之信號電荷；及放大電晶體，係設於上述單位格形成區域內，其針對由上述畫素被傳送至浮置擴散部的對應於上述信號電荷的電位加以放大；上述放大電晶體之閘極電極，係包含隔著第1閘極絕緣膜被填埋於上述半導體基板之1個以上之第1溝的1個以上之第1埋入部。
  2. 如申請專利範圍第1項之固態攝像裝置，其中於上述放大電晶體之通道寬度方向，上述第1埋入部之側面係和半導體區域呈對向。
  3. 如申請專利範圍第1項之固態攝像裝置，其中上述放大電晶體之通道寬度方向中之上述第1溝之尺寸，係小於上述放大電晶體之閘極寬度。
  4. 如申請專利範圍第1項之固態攝像裝置，其中上述放大電晶體之通道長度方向中之上述第1埋入部之尺寸，係電晶體之通道長度方向中之上述閘極電極之尺寸以下。
  5. 如申請專利範圍第1項之固態攝像裝置，其中上述放大電晶體之通道寬度，係比上述放大電晶體之 通道寬度方向中之用於設置上述放大電晶體的主動區域之尺寸為大，上述放大電晶體之通道長度，係比上述放大電晶體之通道長度方向中之上述放大電晶體之源極與汲極間之尺寸為大。
  6. 如申請專利範圍第1項之固態攝像裝置，其中於上述半導體基板之表面的垂直方向，上述第1埋入部之底部之位置，比起包圍上述單位格形成區域的元件分離層之底部，係更靠近上述半導體基板之底部側而被配置。
  7. 如申請專利範圍第1項之固態攝像裝置，其中上述放大電晶體之上述閘極電極，係包含1個上述第1埋入部，上述放大電晶體之通道寬度方向中之上述第1埋入部之側面之全體，係和包圍上述單位格形成區域的元件分離層呈不接觸。
  8. 如申請專利範圍第1項之固態攝像裝置，其中上述放大電晶體之上述閘極電極，係具有2個上述第1埋入部，一方之上述第1埋入部，係設於上述放大電晶體之通道寬度方向中之上述閘極電極之一端，另一方之上述第1埋入部，係設於上述放大電晶體之通道寬度方向中之上述閘極電極之另一端。
  9. 如申請專利範圍第1項之固態攝像裝置，其中另外具備傳送閘極，其被設於上述單位格形成區域內 之上述畫素與上述浮置擴散部之間，用於控制上述信號電荷對上述浮置擴散部之傳送。
  10. 如申請專利範圍第9項之固態攝像裝置，其中上述傳送閘極之閘極電極，係包含：於上述半導體基板之1以上之第2溝內隔著第2閘極絕緣膜個別被填埋的1以上之第2埋入部。
  11. 如申請專利範圍第10項之固態攝像裝置，其中於上述半導體基板之表面之垂直方向，上述第2埋入部之底部之位置，係配置於形成上述畫素的雜質層之雜質濃度之中心之附近。
  12. 如申請專利範圍第10項之固態攝像裝置，其中於上述半導體基板之表面之垂直方向，上述浮置擴散部側中之上述第2埋入部之底部之位置，係設於上述畫素側中之上述第2埋入部之底部之位置與上述半導體基板之表面之間的位置。
  13. 如申請專利範圍第12項之固態攝像裝置，其中上述第2埋入部，係於傳送閘極之通道長度方向具有三角形狀之斷面形狀，上述第2埋入部中之上述畫素側之端部，比起上述畫素之表面係位於更靠近半導體基板之底部側，上述第2埋入部中之上述浮置擴散部側之端部，和上述傳送閘極之設置有上述閘極電極之側之中的上述浮置擴散部之面，係位於同一高度。
  14. 如申請專利範圍第10項之固態攝像裝置，其中上述傳送閘極之通道寬度方向中之上述第2埋入部之 尺寸，和上述傳送閘極之通道寬度方向中之用於設置上述傳送閘極的主動區域之尺寸，係成為同一大小。
  15. 一種照相機，係具備：申請專利範圍第1項之上述固態攝像裝置，及信號處理電路，用於對上述固態攝像裝置取得的來自被攝體之光所對應的信號進行處理，而形成影像資料。
  16. 一種固態攝像裝置，其特徵為：具備：單位格形成區域，係設於半導體基板內；畫素，係設於上述單位格形成區域內，用於產生和來自被攝體之光信號對應之信號電荷；浮置擴散部，用於傳送上述信號電荷；及複數個電晶體，係設於上述單位格形成區域內，用於控制上述畫素之動作；至少1個上述電晶體係包含有閘極電極，該閘極電極係具有在上述半導體基板之溝內隔著閘極絕緣膜而被填埋的1個以上之埋入部。
  17. 如申請專利範圍第16項之固態攝像裝置，其中包含具有上述埋入部之閘極電極的上述電晶體之通道寬度，係較上述電晶體之通道寬度方向中之設置上述電晶體的主動區域之尺寸為大。
  18. 如申請專利範圍第16項之固態攝像裝置，其中包含具有上述埋入部之上述閘極電極的上述電晶體，係傳送閘極，上述傳送閘極，係設於上述畫素與上述浮置 擴散部之間，用於對由上述畫素至上述浮置擴散部之上述信號電荷之傳送進行控制。
  19. 如申請專利範圍第18項之固態攝像裝置，其中於上述半導體基板之表面之垂直方向，上述傳送閘極之上述埋入部之底部之位置，係配置於形成上述畫素的雜質層之雜質濃度之中心之附近。
  20. 如申請專利範圍第18項之固態攝像裝置，其中上述傳送閘極之上述埋入部中之上述畫素側之端部，比起上述畫素之上面係更位於上述半導體基板之底部側，上述傳送閘極之上述埋入部中之上述浮置擴散部側之端部，係和上述傳送閘極之設置上述閘極電極之側中之上述浮置擴散部之上面位於同一高度。
TW101129537A 2011-09-22 2012-08-15 固態攝像裝置及照相機 TWI495095B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207093A JP5537523B2 (ja) 2011-09-22 2011-09-22 固体撮像装置

Publications (2)

Publication Number Publication Date
TW201322436A true TW201322436A (zh) 2013-06-01
TWI495095B TWI495095B (zh) 2015-08-01

Family

ID=47910893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129537A TWI495095B (zh) 2011-09-22 2012-08-15 固態攝像裝置及照相機

Country Status (4)

Country Link
US (1) US8829578B2 (zh)
JP (1) JP5537523B2 (zh)
CN (1) CN103024295B (zh)
TW (1) TWI495095B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US11322533B2 (en) * 2013-03-14 2022-05-03 Sony Semiconductor Solutions Corporation Solid state image sensor tolerant to misalignment and having a high photoelectric conversion efficiency
JP2014187270A (ja) * 2013-03-25 2014-10-02 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
JP6285667B2 (ja) * 2013-09-03 2018-02-28 キヤノン株式会社 固体撮像装置の製造方法
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP6279332B2 (ja) * 2014-01-21 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102374109B1 (ko) * 2014-08-01 2022-03-14 삼성전자주식회사 크로스토크 특성을 개선하는 이미지 센서 및 그의 제조 방법
US9871065B2 (en) 2014-12-22 2018-01-16 Google Inc. RGBZ pixel unit cell with first and second Z transfer gates
JP2017011002A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 撮像素子、電子機器
KR102433575B1 (ko) 2015-10-12 2022-08-19 삼성전자주식회사 이미지 센서
KR102466415B1 (ko) 2016-01-20 2022-11-15 삼성전자주식회사 이미지 센서
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
KR102513483B1 (ko) * 2017-11-30 2023-03-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
CN109148499A (zh) * 2018-08-23 2019-01-04 德淮半导体有限公司 像素单元及其制造方法、图像传感器以及成像装置
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US20230013285A1 (en) * 2019-12-25 2023-01-19 Sony Semiconductor Solutions Corporation Light receiving element and light receiving device
JP2021136366A (ja) * 2020-02-28 2021-09-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び光検出装置
US20230170360A1 (en) * 2020-03-18 2023-06-01 Sony Semiconductor Solutions Corporation Imaging apparatus and electronic device
KR20220064787A (ko) 2020-11-12 2022-05-19 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템
JP2024016310A (ja) * 2020-12-22 2024-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法
US11637138B2 (en) * 2021-02-26 2023-04-25 Omnivision Technologies, Inc. Tilted transfer gate for advanced CMOS image sensor
JP2023003799A (ja) * 2021-06-24 2023-01-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2023075602A (ja) * 2021-11-19 2023-05-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び半導体装置
WO2024007121A1 (en) * 2022-07-04 2024-01-11 Huawei Technologies Co., Ltd. Solid-state imaging device with high charge transfer capability
WO2024014209A1 (ja) * 2022-07-12 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2024111280A1 (ja) * 2022-11-25 2024-05-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102480A (ja) * 1991-10-08 1993-04-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP3469105B2 (ja) * 1998-10-19 2003-11-25 株式会社東芝 増幅型固体撮像装置
JP2004356246A (ja) 2003-05-28 2004-12-16 Sony Corp 固体撮像素子の製造方法および固体撮像素子
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100658925B1 (ko) * 2004-12-23 2006-12-15 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
KR100712524B1 (ko) * 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법
JP5401928B2 (ja) 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
JP2009302103A (ja) * 2008-06-10 2009-12-24 Sony Corp 固体撮像装置およびその製造方法および撮像装置
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8658956B2 (en) * 2009-10-20 2014-02-25 Omnivision Technologies, Inc. Trench transfer gate for increased pixel fill factor
US8487350B2 (en) * 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate

Also Published As

Publication number Publication date
JP5537523B2 (ja) 2014-07-02
US8829578B2 (en) 2014-09-09
US20130076934A1 (en) 2013-03-28
TWI495095B (zh) 2015-08-01
JP2013069846A (ja) 2013-04-18
CN103024295B (zh) 2016-04-13
CN103024295A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
TWI495095B (zh) 固態攝像裝置及照相機
US11489001B2 (en) Solid-state imaging device, drive method thereof and electronic apparatus
TWI497702B (zh) Solid state camera device
JP6541080B2 (ja) 固体撮像装置
US9006807B2 (en) Solid-state image sensing device and camera
TWI447902B (zh) 固態影像裝置、其製造方法及電子設備
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP5335271B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2010206172A (ja) 撮像装置およびカメラ
JP2012248679A (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
JP2010245100A (ja) 固体撮像素子
JP2010114275A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US12021106B2 (en) Solid-state image sensor and electronic device
US11183526B2 (en) Image sensor
JP2013030510A (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
US8553125B2 (en) Solid-state image sensor and camera having image sensor with planarized insulative film
JP2005268644A (ja) 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール
JP2008071822A (ja) Ｍｏｓ型固体撮像装置
CN115053348A (zh) 固态摄像元件和电子装置
WO2024090039A1 (ja) 光検出装置及び電子機器
WO2023176150A1 (ja) 固体撮像装置
JP2012204492A (ja) 固体撮像装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees