JP2010245100A - 固体撮像素子 - Google Patents

Abstract

【課題】画素サイズを微細化しても、高感度にしかつクロストークを低減する。
【解決手段】固体撮像素子は、Ｐ型シリコン基板３１と、Ｐ型シリコン基板３１上のＮ型半導体層３２と、複数の光電変換部３と、Ｐ型のバリア領域３５とを備える。光電変換部３は、Ｒ，Ｇ，Ｂのいずれかのカラーフィルタ４４が光入射側に配置され、各々が、Ｎ型半導体層３２の一部の領域からなり入射光に応じて生成された電荷を蓄積する電荷蓄積部３３を有する。バリア領域３５は、各電荷蓄積部３３の周囲を個別に囲むとともに各電荷蓄積部３３をＰ型シリコン基板３１に対して接触させる開口部を有するように、Ｎ型半導体層３２中に形成される。Ｒのカラーフィルタ４４を有する画素２のバリア領域３５の開口部の面積は、Ｇ，Ｂのカラーフィルタ４４を有する画素２のバリア領域３５の開口部の面積よりも大きい。
【選択図】図３

Description

本発明は、固体撮像素子に関するものである。

下記特許文献１において、Ｐ型半導体基板の上に作られたＮ型半導体層をＰ型のバリア領域で分離して電荷蓄積部を形成する固体撮像素子が提案されている。また、下記特許文献２において、Ｐ型ウエル中にＮ型の電荷蓄積部を形成した固体撮像素子が開示されている。下記特許文献２では、波長の長い光によるクロストークを低減するため、Ｒ（赤色）のカラーフィルタが配置された光電変換部を構成する電荷蓄積部以外の、Ｇ（緑色）及びＢ（青色）のカラーフィルタが配置された光電変換部を構成する電荷蓄積部の直下に、Ｐ型バリア領域を配置することが、提案されている。

特開２００６−２８６９３３号公報 特開２００４−１５２８１９号公報

Ｐ型半導体基板の上に作られたＮ型半導体層をＰ型のバリア領域で分離して電荷蓄積部を形成する固体撮像素子の場合も、Ｐ型ウエル中にＮ型の電荷蓄積部を形成した固体撮像素子の場合も、画素サイズを微細化しても、高感度であるとともに、クロストーク（入射光に応じて生成されてある画素の電荷蓄積部に捕捉されるべき電荷が隣接画素の電荷蓄積部に捕捉されてしまう現象）を低減することができることが、要請されている。

本発明は、このような事情に鑑みてなされたもので、画素サイズを微細化しても、高感度であるとともにクロストークを低減することができる固体撮像素子を提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、（i）第１導電型の第１の半導体層と、（ii）前記第１の半導体層上に配置された第２導電型の第２の半導体層と、（iii）所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第２の半導体層の一部の領域からなり入射光に応じて生成された電荷を蓄積する電荷蓄積部を有する、複数の光電変換部と、（iv）前記各電荷蓄積部の周囲を個別に囲むとともに前記各電荷蓄積部が前記第１の半導体層に対する開口部を有するように、前記第２の半導体層中に形成された前記第１導電型の所定領域と、を備えたものである。そして、この第１の態様では、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部における前記開口部の面積は、他の色に対応する入射光を透過する前記カラーフィルタが光入射側に配置された前記光電変換部における前記開口部の面積よりも大きい。

第２の態様による固体撮像素子は、（i）第１導電型の第１の半導体層と、（ii）前記第１の半導体層上に配置された第２導電型の第２の半導体層と、（iii）所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第２の半導体層の一部の領域からなり入射光に応じて生成された電荷を蓄積する電荷蓄積部を有する、複数の光電変換部と、（iv）前記各電荷蓄積部の周囲を個別に囲むように前記第２の半導体層中に形成された前記第１導電型の所定領域と、を備えたものである。そして、この第２の態様では、前記所定領域は、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部が前記第１の半導体層に対する開口部を有するとともに、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部が前記第１の半導体層に接触しないようにそれらの間に介在するように、形成されている。

第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記複数のカラーフィルタのうち最も長波長の色以外の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部は、前記第１の半導体層とは反対側の前記第２の半導体層の表面から３．０μｍよりも深い位置まで達しているものである。

第４の態様による固体撮像素子は、（i）第１導電型の第１の半導体層と、（ii）所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第１の半導体層中に形成され入射光に応じて生成された電荷を蓄積する第２の導電型の電荷蓄積部を有する、複数の光電変換部と、（iii）前記第１の半導体層中において、前記各電荷蓄積部よりも光入射側から遠い位置において形成され、前記各電荷蓄積部に応じた開口部を有し、前記第１の半導体層よりも不純物濃度が高濃度である前記第１の導電型の１層以上の所定層と、を備えたものである。そして、この第４の態様では、前記１層以上の所定層のうち光入射側から最も遠い位置の層の、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた前記開口部の面積は、前記１層以上の所定層のうち光入射側から最も遠い位置の層の、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた前記開口部の面積よりも大きい。

第５の態様による固体撮像素子は、（i）第１導電型の第１の半導体層と、（ii）所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第１の半導体層中に形成され入射光に応じて生成された電荷を蓄積する第２の導電型の電荷蓄積部を有する、複数の光電変換部と、（iii）前記第１の半導体層中において、前記各電荷蓄積部よりも光入射側から遠い位置において形成され、前記第１の半導体層よりも不純物濃度が高濃度である前記第１の導電型の１層以上の所定層と、を備えたものである。そして、この第５の態様では、前記１層以上の所定層は、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた開口部を有するように、形成され、前記１層以上の所定層のうち少なくとも光入射側から最も遠い位置の層は、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた開口部を有しないように、形成されている。

第６の態様による固体撮像素子は、前記第４又は第５の態様において、前記１層以上の所定層のうち光入射側から最も遠い位置の層は、前記第１の半導体層の光入射側の表面から３．０μｍよりも深い位置に形成されたものである。

本発明によれば、画素サイズを微細化しても、高感度であるとともにクロストークを低減することができる固体撮像素子を提供することができる。

本発明の第１の実施形態による固体撮像素子を示す回路図である。 図１に示す固体撮像素子の画素部を模式的に示す概略平面図である。 図２中のＡ−Ａ’線に沿った概略断面図である。 図３中の各バリア層を模式的に示す概略平面図である。 本発明の第１の実施形態と比較される比較例による固体撮像素子の画素部の一部概略断面図である。 図５中の各バリア層を模式的に示す概略平面図である。 シリコン中に入射した光が吸収される率を深さ方向に示すグラフである。 本発明の第２の実施の形態による固体撮像素子の画素部の一部概略断面図である。 図８中の各バリア層を模式的に示す概略平面図である。 本発明の第３の実施の形態による固体撮像素子の画素部の一部概略断面図である。 図１０中の各ポテンシャル制御層を模式的に示す概略平面図である。 本発明の第３の実施の形態と比較される比較例による固体撮像素子の画素部の一部概略断面図である。 図１２中の各ポテンシャル制御層を模式的に示す概略平面図である。 本発明の第４の実施の形態による固体撮像素子の画素部の一部概略断面図である。 図１４中の各ポテンシャル制御層を模式的に示す概略平面図である。

以下、本発明による固体撮像素子について、図面を参照して説明する。なお、ここでは画素アンプを有するＣＭＯＳ型の固体撮像素子を用いて本発明の形態を説明するが、本発明はこれに限られるものではなく、例えば、ＣＣＤ型の固体撮像素子にも適用可能である。

［第１の実施の形態］
図１は、本発明の第１の実施形態による固体撮像素子１を示す回路図である。ここでは、３×３個の画素２を有する構成としたが、画素数はこれに限られるものではない。

本実施の形態による固体撮像素子１は、複数の画素２が２次元状に配置された画素部と、画素２から出力される信号を外部に導く読み出し部（垂直信号線２２、水平信号線２１等）と、画素２及び読み出し部を動作させる読み出し回路（垂直走査回路１０、水平走査回路２０等）とを有している。

各画素２は、光電変換部３、転送トランジスタ４、画素アンプ５、行選択トランジスタ６及びリセットトランジスタ７を有している。ここでは、転送トランジスタ４、画素アンプ５、行選択トランジスタ６、リセットトランジスタ７のいずれもＮＭＯＳトランジスタを用いている。

転送トランジスタ４は、そのゲートが駆動配線１１によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＴＧ（ｎ，ｎ＋１）に従って動作する。行選択トランジスタ６は、そのゲートが駆動配線１２によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＬ（ｎ，ｎ＋１）に従って動作する。また、リセットトランジスタ７は、そのゲートが駆動配線１３によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＲＳ（ｎ，ｎ＋１）に従って動作する。画素アンプ５のドレインとリセットトランジスタ７のドレインは、全画素共通接続され、配線１４を介して電源電圧ＶＤＤに接続されている。画素アンプ５のソースは行選択トランジスタ６のドレインと接続され、行選択トランジスタ６のソースは垂直信号線２２と列方向に共通に接続されている。

光電変換部３は、入射光を光電変換し生じた電荷を蓄積する。光電変換部３の電荷蓄積部３３（図３参照）に蓄積された電荷は、転送トランジスタ４がオン状態とされることによって、後述するフローティング拡散部３９（図３参照）に転送される。フローティング拡散部３９は、配線により画素アンプ５のゲートと電気的に接続されている。

画素アンプ５のゲートは、転送トランジスタ４のソースに接続されている。そして、画素アンプ５は、そのゲートの電圧に応じた電気信号を出力する。行選択トランジスタ６は、オン状態にされることで、画素アンプ５のゲート電圧に応じた電気信号を垂直信号線２２に出力する。すなわち、画素アンプ５と行選択トランジスタ６によって、ソースフォロワによる読み出しが可能となっている。

各垂直信号線２２の一方の端部には定電流源２３と、垂直信号線２２をリセットする垂直信号線リセットトランジスタ２４が配置される。定電流源２３には一定電圧ＶＣＳが、垂直信号線リセットトランジスタ２４には一定電圧ＶＲＶが印加される。ここでは、ＶＣＳ、ＶＲＶの両方とも接地電位としている。垂直信号線リセットトランジスタ２４のゲートには駆動信号φＲＶが印加され、この駆動信号φＲＶに従って垂直信号線２２がリセットされる。

各垂直信号線２２の他方の端部は、列アンプ２５、サンプルホールド回路２６、水平スイッチトランジスタ２７を介して、水平信号線２１に接続されている。水平信号線２１には、出力アンプ２８、水平リセットトランジスタ２９が接続されている。水平スイッチトランジスタ２７のゲートは、駆動配線１５と接続されている。水平スイッチトランジスタ２７は、水平走査回路２０からの駆動信号φＨ１〜φＨ３によって動作する。水平リセットトランジスタ２９は駆動信号φＲＨで動作し、水平信号線２１を一定電位ＶＲＨにリセットする。

サンプルホールド回路２６は、相関二重サンプリングを行う回路である。画素アンプ５から出力される電気信号には、固定パターンノイズやリセットノイズなど（以下、単にノイズと記載する）に対応するダークレベルが含まれている。ダークレベルは、画素アンプ５のゲート電位をリセットするごとに変化する。そこで、まず、リセット直後のノイズに対応する電気信号（ダークレベル）を画素から出力し、サンプルホールド回路２６に一旦蓄積させる。次いで、光電変換部３に蓄積されている光電荷を画素アンプ５のゲートに転送しノイズと重畳した光電荷に対応する電気信号を画素からサンプルホールド回路２６に出力し、両者を差し引いて光電荷に対応する真の電気信号を水平信号線２１に出力する。

サンプルホールド回路２６は、ここでは、各列ごとにダークレベルを一時的に蓄積するクランプ容量１６と、クランプ容量１６の一方の電極を一定電位ＶＲＨに設定するクランプトランジスタ１７とを有している。サンプルホールド回路及び相関二重サンプリングの手法は周知技術であり、ここでは詳細な説明は省略する。

本実施の形態による固体撮像素子１では、前述した各駆動信号が所定のタイミングで出力されることにより、信号の読み出し駆動が行われる。ここで、この信号の読み出し駆動に関して、簡単に説明する。

露光が開始され所定時間経過したのち、選択行の行選択トランジスタ６がオン状態とされ、ソースフォロワ読み出しが開始される。それと同時に、選択行のリセットトランジスタ７がオン状態とされる。これにより、フローティング拡散部及び画素アンプ５のゲートは、電源電圧ＶＤＤの電圧にリセットされる。次いで、リセットトランジスタ７はオフ状態とされるが、フローティング拡散部３９（図３参照）及び画素アンプ５のゲートは、リセット時の電位を保持する。

この動作と並行して、ソースフォロワ読み出しが行われ、行選択トランジスタ６を介して画素アンプ５から、上記のリセット時の電位に対応する信号（ダークレベル）が垂直信号線２２に出力されサンプルホールド回路２６に保持される。

次いで、転送トランジスタ４がオン状態とされて光電変換部３の電荷蓄積部３３（図３参照）に蓄積されていた入射光による電荷がフローティング拡散部３９（図３参照）に転送される。そして、リセット時の電位と入射光による電荷の重畳された電圧に対応する電気信号（信号レベル）が垂直信号線２２に出力されサンプルホールド回路２６に保持される。

サンプルホールド回路２６では、信号レベルからダークレベルを減算処理し、リセット時のノイズが除去された真の信号を、水平スイッチトランジスタ２７を介して出力アンプ２８に供給する。出力アンプ２８は、サンプルホールド回路２６から水平スイッチトランジスタ２７を介して受け取った信号を増幅して、外部へ出力する。

図２は、本実施の形態による固体撮像素子１の画素部を模式的に示す概略平面図である。図３は、図２中のＡ−Ａ’線に沿った概略断面図である。図２では、画素部は４×４個の画素２を有するものとしている。図３に示すように、各画素２の光電変換部３の光入射側には、カラーフィルタ４４が配置されている。本実施の形態では、カラーフィルタ４４の組み合わせとしてＲ（赤色）、Ｇ（緑色）、Ｂ（青色）を用いる系が採用され、その色配列としてベイヤー配列が採用されている。もっとも、ストライプ配列などを採用してもよいし、また、補色系（例えば、マゼンタ、グリーン、シアン及びイエローを用いる系）を採用してもよい。図２では、Ｒのカラーフィルタ４４を有する画素２に「Ｒ」を付し、Ｇのカラーフィルタ４４を有する画素２に「Ｇ」を付し、Ｂのカラーフィルタ４４を有する画素２に「Ｂ」を付している。図３では、Ｒのカラーフィルタ４４には「Ｒ」を付し、Ｇのカラーフィルタ４４には「Ｇ」を付している。なお、Ｒ（Ｇ，Ｂ）のカラーフィルタ４４を有する画素を、Ｒ画素（Ｇ画素、Ｂ画素）と呼ぶ場合がある。

本実施の形態では、Ｐ型シリコン基板（第１の半導体層）３１上に、Ｎ型半導体層（第２の半導体層）３２が配置されている。Ｎ型半導体層３２は、Ｎ型ウエルでもよい。なお、Ｐ型半導体基板３１上に、Ｐ型半導体基板３１より不純物濃度の高い深いＰ型ウエルを設け、このＰ型ウエルを第１の半導体層としてその上にＮ型半導体層（第２の半導体層）３２を配置してもよい。

各画素２の光電変換部３は、Ｎ型半導体層３２の一部の領域からなり入射光に応じて生成された電荷を蓄積するＮ型の電荷蓄積部３３と、その表面側に配置された不純物濃度の高いＰ型の空乏化防止層３４とを有し、埋め込み型フォトダイオードとして構成されている。もっとも、光電変換部３は、埋め込みフォトダイオードに代えて、空乏化防止層３４の無いフォトダイオードにしてもよい。

第２のＮ型半導体層３２中には、Ｐ型の所定領域３５が、各電荷蓄積部３３の周囲を個別に囲むとともに各電荷蓄積部３３をＰ型半導体基板３１に対して接触させる開口部を有するように、形成されている。このＰ型の所定領域３５は、各電荷蓄積部３３を電気的に分離するので、以下の説明では、バリア領域３５と呼ぶ。

本実施の形態では、バリア領域３５は、積層方向に連続して連なるように形成された４つの層（以下、「バリア層」と呼ぶ。）３５ａ〜３５ｄで構成されている。バリア層３５ａ〜３５ｄはそれぞれ、Ｎ型半導体層３２に対してイオン注入等を行うことで形成されている。図４（ａ）は図３中の下から１層目のバリア層３５ａをハッチングにより模式的に示す概略平面図、図４（ｂ）は図３中の下から２層目のバリア層３５ｂをハッチングにより模式的に示す概略平面図、図４（ｃ）は図３中の下から３層目及び４層目のバリア層３５ｃ，３５ｄをハッチングにより模式的に示す概略平面図である。図４（ａ）、図４（ｂ）及び図４（ｃ）は、図２に対応している。理解を容易にするため、図４（ａ）、図４（ｂ）及び図４（ｃ）のいずれにも、いずれのバリア層３５ａ〜３５ｄの開口部を示す実線も記載している。図４（ａ）、図４（ｂ）及び図４（ｃ）中のハッチングを付していない白抜きの領域が、該当する層の開口部を示している。なお、３層目及び４層目のバリア層３５ｃ，３５ｄは、平面視で互いに同じ位置に同じ大きさの開口部を有している。バリア層３５ａ〜３５ｄの開口部によって、各電荷蓄積部３３が規定されている。本実施の形態では、下から１層目のバリア層３５ａの開口部が、各電荷蓄積部３３をＰ型半導体基板３１に対して接触させるバリア領域３５の開口部となっている。なお、バリア領域３５の層数は４層に限定されるものではない。

そして、本実施の形態では、Ｒ，Ｇ，Ｂのカラーフィルタ４４のうち最も長波長の色に対応する入射光を透過するＲのカラーフィルタ４４を有するＲ画素２の、電荷蓄積部３３をＰ型半導体基板３１に対して接触させるバリア領域３５の開口部の面積は、Ｇ画素２及びＢ画素２の電荷蓄積部３３をＰ型半導体基板３１に対して接触させるバリア領域３５の開口部の面積よりも大きくされている。本実施の形態では、Ｒ画素２に対応する１層目のバリア層３５ａの開口部は平面視で１辺Ｌ１の正方形状とされ、Ｇ画素２及びＢ画素２にそれぞれ対応する１層目のバリア層３５ａの開口部は平面視で１辺Ｌ２の正方形状とされており、Ｌ１＞Ｌ２に設定されている。

例えば、Ｎ型半導体層３２の厚さｄ０が約４μｍ、１層目のバリア層３５ａのピーク濃度位置の深さｄ１が４．０ｕｍ、２層目のバリア層３５ｂのピーク濃度位置の深さｄ２が３．２μｍ、３層目のバリア層３５ｃのピーク濃度位置の深さｄ３が２．４μｍ、４層目のバリア層３５ｄのピーク濃度位置の深さｄ４が１．６μｍとされ、これらのバリア層３５ａ〜３５ｄの不純物がボロンとされ、そのピーク濃度は１×１０^１７／ｃｍ^３とされる。また、１層目のバリア層３５ａを形成する際に深さｄ１＝４μｍにイオン注入を行うため、１層目のバリア層３５ａの図３中の左右方向の幅は２．５ｕｍとされる。また、２層目のバリア層３５ｂの図３中の左右方向の幅は２．０ｕｍ、３層目及び４層目のバリア層３５ｃ，３５ｄの図３中の左右方向の幅は１．５μｍとされる。さらに、Ｒ画素２に対応する１層目のバリア層３５ａの開口部の１辺Ｌ１は２．５μｍ、Ｇ画素２及びＢ画素２に対応する１層目のバリア層３５ａの開口部の１辺Ｌ２は０．５μｍとされる。このとき、各画素２の領域は、１辺Ｌ０＝４μｍの正方形状とされる。

図３において、３６はＬＯＣＯＳによる厚い素子分離用選択酸化膜、４８は薄い酸化膜（絶縁膜）である。ＬＯＣＯＳ分離に代えて、例えば、ＳＴＩ（shallow trench isolation）分離等を採用してもよい。選択酸化膜３６と４層目のバリア層３５ｄとの間には、不純物濃度の高いＰ型の素子分離用拡散領域が形成されている。酸化膜４８と４層目のバリア層３５ｄとの間には、画素２を構成する前述した各トランジスタのチャネル領域等となるＰ型拡散領域３８が形成されている。Ｐ型拡散領域３８中には、Ｎ型拡散領域からなるフローティング拡散部３９や、画素２を構成する前述した各トランジスタのソースやドレインとなるＮ型拡散領域が形成されている。また、酸化膜４８上には、画素２を構成する前述した各トランジスタのポリシリコン等からなるゲート電極が形成されている。図３には、転送トランジスタ４のゲート電極４０が現れている。転送トランジスタ４は、光電変換部３の電荷蓄積部３３をソース、フローティング拡散部３９をドレインとするＭＯＳトランジスタである。

ゲート電極４０、酸化膜４８及び選択酸化膜３６等の上には、３層の配線層４１及び層間絶縁膜４２、更には平坦化層４３が形成されている。平坦化層４３上には、各画素２毎に、ベイヤー配列に従ったカラーフィルタ４４及びマイクロレンズ４６が形成されている。

ここで、本実施の形態による固体撮像素子１と比較される比較例による固体撮像素子について、図５及び図６を参照して説明する。図５は、この比較例による固体撮像素子の画素部の一部概略断面図であり、図３に対応している。図６（ａ）は図５中の下から１層目のバリア層３５ａをハッチングにより模式的に示す概略平面図、図６（ｂ）は図５中の下から２層目のバリア層３５ｂをハッチングにより模式的に示す概略平面図、図６（ｃ）は図５中の下から３層目及び４層目のバリア層３５ｃ，３５ｄをハッチングにより模式的に示す概略平面図であり、図４（ａ）、図４（ｂ）及び図４（ｃ）にそれぞれ対応している。図５及び図６において、図３及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

この比較例では、各バリア層３５ａ〜３５ｄの開口部は、Ｒ，Ｇ，Ｂのいずれの画素２についても、全て一辺が同一寸法（前述した寸法例に対応させると１．５μｍ）の正方形状となっている。この比較例において、各バリア層３５ａ〜３５ｄの開口部の一辺が１．５μｍである場合、各バリア層３５ａ〜３５ｄの図５中の左右方向の幅は、図３における１層目のバリア層３５ａの左右方向の幅と同じく、２．５μｍとなる。

本実施の形態及びこの比較例のいずれも、Ｎ型半導体層３２の一部をなす各電荷蓄積部３３間にバリア領域３５を有しているので、各電荷蓄積部３３を深く形成することができる。したがって、入射光により電荷蓄積部３３で電荷が直接生成されるので、電荷のドリフトを伴わずに、電荷蓄積部３３に電荷を効率良く集めることができる。このため、本実施の形態及びこの比較例のいずれも、基本的には、高感度である。

しかし、本発明者の研究の結果、前記比較例の場合には、前述した寸法例のように、高感度を保つべく各電荷蓄積部３３を深く形成したまま画素サイズを微細化すると、クロストークが増大するとともにＲ光の感度が低下することが判明した。

すなわち、高感度を得るためには、電荷蓄積部３３を深く形成しなければならないが、このためにはバリア領域３５も深く形成する必要があり、１層目のバリア層３５ａを深い位置で形成する必要がある。バリア層３５ａを深い位置で形成するためには、バリア層３５ａの形成の際のイオン注入の時に、バリア層３５ａの非形成領域において厚いレジストを形成しておく必要である。ところが、そのレジストが厚いと、細い線幅が切れずにバリア層３５ａの幅が太くなってしまう。したがって、前記比較例では、Ｒ，Ｇ，Ｂのいずれの画素２についても各バリア層３５ａ〜３５ｄの開口部は全て一辺が同一寸法の正方形状となっているため、図５に示すようにＲ光により比較的深い各位置で発生した電荷１０１，１０２は、バリア層３５ａ内で発生することとなる。その結果、電荷１０１，１０２は、図５中の矢印で示すようにドリフトにより、隣接画素２の電荷蓄積部３３に入ってしまい、隣接画素２の電荷蓄積部３３に捕捉されてしまう場合ある。このため、前記比較例の場合には、高感度を保ちつつ画素サイズを微小化しようとすると、クロストークが増大するとともにＲ光の感度が低下してしまうのである。

Ｒ光は、Ｇ光やＢ光に比べて半導体領域中の比較的深い所で電荷を発生させる。図３及び図５中の１０１，１０２は、Ｒ光により比較的深いそれぞれ同一位置で生成された電荷（ここでは、電子）を示している。

前記比較例に対し、本実施の形態では、Ｌ１＞Ｌ２にされているので、１層目のバリア層３５ａの図３中の左右方向の幅が図５中の左右方向の幅と同じ（例えば、２．５μｍ）でありながら、電荷１０１，１０２は、自身のＲ画素２の電荷蓄積部３３内で発生する。したがって、本実施の形態では、電荷１０１，１０２は、自身のＲ画素２の信号電荷として捕捉され、隣接する画素２の電荷蓄積部３３に捕捉されることがなく、クロストークが発生しない。また、電荷１０１，１０２が自身のＲ画素２の信号電荷として利用されるので、その分、比較例に比べてＲ光の感度が高まる。

したがって、本実施の形態によれば、前記比較例に比べて、画素サイズを微細化しても、高感度であるとともにクロストークを低減することができる。

なお、本実施の形態では、前記比較例に比べて、Ｇ画素２及びＢ画素２のバリア層３５ａの開口部の面積が小さくなってしまうため、一見すると、Ｇ画素２又はＢ画素２の電荷蓄積部３３に捕捉されるべき信号電荷のクロストークや損失が懸念される。しかし、図７から理解されるように、Ｇ光やＢ光は、Ｒ光に比べて比較的浅いところで電荷が発生させる。例えば、波長５３０ｎｍの光は、深さ３．０ｕｍで９５％以上吸収されている。したがって、本実施の形態のように、３．０ｕｍより深いバリア層３５ａのＧ画素２及びＢ画素２の開口部を狭めても、Ｇ画素２又はＢ画素２の電荷蓄積部３３に捕捉されるべき信号電荷のクロストークや損失は問題にならない。

ここで、図７は、シリコン中に入射した光が吸収される率を深さ方向に示すグラフであり、６００ｎｍ（Ｒ）、５３０ｎｍ（Ｇ）、４５０ｎｍ（Ｂ）の波長で計算したシミュレーションの結果である（以下の著書のデータを基に作成。書名：HANDBOOK OF OPTICAL CONSTANS OF SOLIDS 著者：EDWARDS D.PALIK p.564-565）。

［第２の実施の形態］
図８は、本発明の第２の実施の形態による固体撮像素子の画素部の一部概略断面図であり、図３に対応している。図９（ａ）は図８中の下から１層目のバリア層３５ａをハッチングにより模式的に示す概略平面図、図９（ｂ）は図８中の下から２層目のバリア層３５ｂをハッチングにより模式的に示す概略平面図、図９（ｃ）は図８中の下から３層目及び４層目のバリア層３５ｃ，３５ｄをハッチングにより模式的に示す概略平面図であり、図４（ａ）、図４（ｂ）及び図４（ｃ）にそれぞれ対応している。図８及び図９において、図３及び図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、前記第１の実施の形態では、１層目のバリア層３５ａにＧ画素２及びＢ画素２の開口部が形成されているのに対し、本実施の形態では、１層目のバリア層３５ａにはＧ画素２及びＢ画素２の開口部が形成されていない点のみである。図７から理解されるように、波長５３０ｎｍの光は、深さ３．０ｕｍで９５％以上吸収されているので、本実施の形態のように、３．０ｕｍより深いバリア層３５ａにＧ画素２及びＢ画素２の開口部を形成しなくても、Ｇ画素２又はＢ画素２の電荷蓄積部３３に捕捉されるべき信号電荷のクロストークや損失はほとんどない。本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

［第３の実施の形態］
図１０は、本発明の第３の実施の形態による固体撮像素子の画素部の一部概略断面図であり、図３に対応している。なお、本実施の形態による固体撮像素子の画素部を模式的に示す概略平面図は、図２と同じになる。図１０において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。図１１（ａ）は図１０中の下から１層目のポテンシャル制御層５７をハッチングにより模式的に示す概略平面図、図１１（ｂ）は図１０中の下から２層目のポテンシャル制御層５８をハッチングにより模式的に示す概略平面図である。理解を容易にするため、図１１（ａ）及び図１１（ｂ）のいずれにも、いずれのポテンシャル制御層５７，５８の開口部を示す実線も記載している。図１１（ａ）及び図１１（ｂ）中のハッチングを付していない白抜きの領域が、該当する層の開口部を示している。

本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、以下に説明する点のみである。

本実施の形態では、Ｎ型シリコン基板５１上に、Ｐ型ウエル５２，５３が配置されている。下側の深いＰ型ウエル５２の不純物濃度は、上側のＰ型ウエル（第１の半導体層）５３の不純物濃度より高い。なお、Ｐ型ウエル５２を設けずに、Ｎ型シリコン基板５１上に直接Ｐ型ウエル５３を配置してもよい。

各画素２の光電変換部３は、Ｐ型ウエル５３中に形成され入射光に応じて生成された電荷を蓄積するＮ型の電荷蓄積部５４と、その表面側に配置された不純物濃度の高いＰ型の空乏化防止層５５とを有し、埋め込み型フォトダイオードとして構成されている。もっとも、光電変換部３は、埋め込みフォトダイオードに代えて、空乏化防止層５５の無いフォトダイオードにしてもよい。

Ｐ型ウエル５３中には、各電荷蓄積部５４よりも光入射側から遠い位置（図１０中の下方位置）において、Ｐ型ウエル５３よりも不純物濃度の高いＰ型の２層の所定層５７，５８が形成されている。これらの所定層５７，５８は、それがない場合に比べてクロストークが低減されるようにポテンシャル分布を制御する作用を担うので、ここでは、ポテンシャル制御層５７，５８と呼ぶ。ポテンシャル制御層５７，５８は、互いに積層方向に分離されている。本実施の形態では、ポテンシャル制御層５７，５８の層数は２層とされているが、１層以上の任意の層数としてもよい。

ポテンシャル制御層５７，５８は、図１０及び図１１に示すように、各電荷蓄積部５４に応じた開口部をそれぞれ有している。本実施の形態では、Ｒ，Ｇ，Ｂのカラーフィルタ４４のうち最も長波長の色に対応する入射光を透過するＲのカラーフィルタ４４を有するＲ画素２の電荷蓄積部５４に応じた下から１層目のポテンシャル制御層５７の開口部の面積は、Ｇ画素２及びＢ画素２の電荷蓄積部３３に応じた１層目のポテンシャル制御層５７の開口部の面積よりも大きくされている。本実施の形態では、Ｒ画素２に対応する１層目のポテンシャル制御層５７の開口部は平面視で１辺Ｌ１１の正方形状とされ、Ｇ画素２及びＢ画素２にそれぞれ対応する１層目のポテンシャル制御層５７の開口部は平面視で１辺Ｌ１２の正方形状とされており、Ｌ１１＞Ｌ１２に設定されている。なお、本実施の形態では、下から２層目のポテンシャル制御層５８の開口部は、Ｒ，Ｇ，Ｂのいずれの画素２にについても全て一辺が同一寸法の正方形状となっている。

なお、本実施の形態では、Ｐ型ウエル５３中には、Ｎ型拡散領域からなるフローティング拡散部３９や、画素２を構成する前述した各トランジスタのソースやドレインとなるＮ型拡散領域が形成されている。本実施の形態では、転送トランジスタ４は、光電変換部３の電荷蓄積部５４をソース、フローティング拡散部３９をドレインとするＭＯＳトランジスタである。なお、必要に応じて、選択酸化膜３６の下部に、不純物濃度の高いＰ型の素子分離用拡散領域を形成してもよい。

ここで、本実施の形態による固体撮像素子と比較される比較例による固体撮像素子について、図１２及び図１３を参照して説明する。図１２は、この比較例による固体撮像素子の画素部の一部概略断面図であり、図１０に対応している。図１３（ａ）は図１２中の下から１層目のポテンシャル制御層５７をハッチングにより模式的に示す概略平面図、図１３（ｂ）は図１２中の下から２層目のポテンシャル制御層５８をハッチングにより模式的に示す概略平面図であり、図１１（ａ）及び図１１（ｂ）にそれぞれ対応している。図１２及び図１３において、図１０及び図１１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。この比較例では、各ポテンシャル制御層５７，５８の開口部は、Ｒ，Ｇ，Ｂのいずれの画素２についても、全て一辺が同一寸法の正方形状となっている。

本実施の形態及びこの比較例のいずれも、入射光によりＰ型ウエル５３中で発生した電荷がドリフトして電荷蓄積部５４に捕捉されるが、ポテンシャル制御層５７，５８が形成されていることで、ポテンシャル制御層５７，５８が形成されていない場合に比べて、クロストークが低減されるとともに感度が高まる。Ｒ光は、Ｇ光やＢ光に比べて半導体領域中の比較的深い所で電荷を発生させるため、Ｒ光の感度を高めるためには、Ｐ型ウエル５３を比較的厚くし、１層目のポテンシャル制御層５７を深い位置に形成することが好ましい。

しかし、本発明者の研究の結果、前記比較例の場合には、Ｐ型ウエル５３を比較的厚くして１層目のポテンシャル制御層５７を深い位置に形成したまま画素サイズを微細化すると、クロストークが増大するとともにＲ光の感度が低下することが判明した。

すなわち、ポテンシャル制御層５７を深い位置で形成するためには、ポテンシャル制御層５７の形成の際のイオン注入の時に、ポテンシャル制御層５７の非形成領域において厚いレジストを形成しておく必要である。ところが、そのレジストが厚いと、細い線幅が切れずにポテンシャル制御層５７の幅が太くなってしまう。したがって、前記比較例では、Ｒ，Ｇ，Ｂのいずれの画素２についても各ポテンシャル制御層５７，５８の開口部は全て一辺が同一寸法の正方形状となっているため、図１２に示すようにＲ光により比較的深い各位置で発生した電荷１０３，１０４は、ポテンシャル制御層５７内で発生することとなる。その結果、電荷１０３，１０４は、図１２中の矢印で示すようにドリフトにより、隣接画素２の電荷蓄積部３３に捕捉されてしまう場合ある。このため、前記比較例の場合には、高感度を保ちつつ画素サイズを微小化しようとすると、クロストークが増大するとともにＲ光の感度が低下してしまうのである。

Ｒ光は、Ｇ光やＢ光に比べて半導体領域中の比較的深い所で電荷を発生させる。図１０及び図１１中の１０３，１０４は、Ｒ光により比較的深いそれぞれ同一位置で生成された電荷（ここでは、電子）を示している。

前記比較例に対し、本実施の形態では、Ｌ１１＞Ｌ１２にされているので、１層目のポテンシャル制御層５７の図１０中の左右方向の幅が図１２中の左右方向の幅と同じでありながら、電荷１０３，１０４は、自身のＲ画素２の電荷蓄積部５４に対応するＰ型ウエル５３内の位置で発生する。したがって、本実施の形態では、電荷１０３，１０４は、自身のＲ画素２の電荷蓄積部５４に信号電荷として捕捉され、隣接する画素２の電荷蓄積部３３に捕捉されることがなく、クロストークが発生しない。また、電荷１０３，１０４が自身のＲ画素２の信号電荷として利用されるので、その分、比較例に比べてＲ光の感度が高まる。

したがって、本実施の形態によれば、前記比較例に比べて、画素サイズを微細化しても、高感度であるとともにクロストークを低減することができる。

なお、本実施の形態では、前記比較例に比べて、Ｇ画素２及びＢ画素２のポテンシャル制御層５７の開口部の面積が小さくなってしまうため、一見すると、Ｇ画素２又はＢ画素２の電荷蓄積部５４に捕捉されるべき信号電荷のクロストークや損失が懸念される。しかし、図７から理解されるように、Ｇ光やＢ光は、Ｒ光に比べて比較的浅いところで電荷が発生させる。例えば、波長５３０ｎｍの光は、深さ３．０ｕｍで９５％以上吸収されている。したがって、本実施の形態では、ポテンシャル制御層５７が例えばＰ型ウエル５３の表面から３．０ｕｍより深い位置に形成されていれば、バリア層３５ａのＧ画素２及びＢ画素２の開口部を狭めても、Ｇ画素２又はＢ画素２の電荷蓄積部３３に捕捉されるべき信号電荷のクロストークや損失は問題にならない。

なお、Ｐ型ウエル中にＮ型の電荷蓄積部を形成した固体撮像素子において、前述した特許文献２のように、Ｒ以外のＧ及びＢのカラーフィルタが配置された光電変換部を構成する電荷蓄積部の直下に、Ｐ型バリア領域を配置すると、Ｒの電荷蓄積部に捕捉されるべき電荷がＲの電荷蓄積部に正しく捕捉されず、クロストークが増大し、Ｒ光の感度が低下してしまう。これに対し、本実施の形態では、ポテンシャル制御層５７，５８は、Ｒ，Ｇ，Ｂのいずれの画素についても、各電荷蓄積部５４に応じた開口部をそれぞれ有しているので、Ｒ光の電荷蓄積部に捕捉されるべき電荷がＲの電荷蓄積部に正しく捕捉され、クロストークが減少し、Ｒ光の感度が高まる。

［第４の実施の形態］
図１４は、本発明の第４の実施の形態による固体撮像素子の画素部の一部概略断面図であり、図１０に対応している。図１５（ａ）は図１４中の下から１層目のポテンシャル制御層５７をハッチングにより模式的に示す概略平面図、図１５（ｂ）は図１４中の下から２層目のポテンシャル制御層５８をハッチングにより模式的に示す概略平面図であり、図１１（ａ）及び図１１（ｂ）にそれぞれ対応している。図１４及び図１５において、図１０及び図１１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による固体撮像素子が前記第３の実施の形態による固体撮像素子と異なる所は、前記第３の実施の形態では、１層目のポテンシャル制御層５７にＧ画素２及びＢ画素２の開口部が形成されているのに対し、本実施の形態では、１層目のポテンシャル制御層５７にはＧ画素２及びＢ画素２の開口部が形成されていない点のみである。図７から理解されるように、波長５３０ｎｍの光は、深さ３．０ｕｍで９５％以上吸収されているので、ポテンシャル制御層５７をＰ型ウエル５３の表面から３．０ｕｍより深い位置に形成しておけば、ポテンシャル制御層５７にＧ画素２及びＢ画素２の開口部を形成しなくても、Ｇ画素２又はＢ画素２の電荷蓄積部３３に捕捉されるべき信号電荷のクロストークや損失はほとんどない。本実施の形態によっても、前記第３の実施の形態と同様の利点が得られる。

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。

１ 固体撮像素子
３１ Ｐ型シリコン基板
３２ Ｎ型半導体層
３３ 電荷蓄積部
３５ バリア領域
３５ａ〜３５ｄ バリア層
５３ Ｐ型ウエル
５４ 電荷蓄積部
５７，５８ ポテンシャル制御層

Claims (6)

1. 第１導電型の第１の半導体層と、
   前記第１の半導体層上に配置された第２導電型の第２の半導体層と、
   所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第２の半導体層の一部の領域からなり入射光に応じて生成された電荷を蓄積する電荷蓄積部を有する、複数の光電変換部と、
   前記各電荷蓄積部の周囲を個別に囲むとともに前記各電荷蓄積部が前記第１の半導体層に対する開口部を有するように、前記第２の半導体層中に形成された前記第１導電型の所定領域と、
   を備え、
   前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部における前記開口部の面積は、他の色に対応する入射光を透過する前記カラーフィルタが光入射側に配置された前記光電変換部における前記開口部の面積よりも大きいことを特徴とする固体撮像素子。
2. 第１導電型の第１の半導体層と、
   前記第１の半導体層上に配置された第２導電型の第２の半導体層と、
   所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第２の半導体層の一部の領域からなり入射光に応じて生成された電荷を蓄積する電荷蓄積部を有する、複数の光電変換部と、
   前記各電荷蓄積部の周囲を個別に囲むように前記第２の半導体層中に形成された前記第１導電型の所定領域と、
   を備え、
   前記所定領域は、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部が前記第１の半導体層に対する開口部を有するとともに、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部が前記第１の半導体層に接触しないようにそれらの間に介在するように、形成されたことを特徴とする固体撮像素子。
3. 前記複数のカラーフィルタのうち最も長波長の色以外の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部は、前記第１の半導体層とは反対側の前記第２の半導体層の表面から３．０μｍよりも深い位置まで達していることを特徴とする請求項１又は２記載の固体撮像素子。
4. 第１導電型の第１の半導体層と、
   所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第１の半導体層中に形成され入射光に応じて生成された電荷を蓄積する第２の導電型の電荷蓄積部を有する、複数の光電変換部と、
   前記第１の半導体層中において、前記各電荷蓄積部よりも光入射側から遠い位置において形成され、前記各電荷蓄積部に応じた開口部を有し、前記第１の半導体層よりも不純物濃度が高濃度である前記第１の導電型の１層以上の所定層と、
   を備え、
   前記１層以上の所定層のうち光入射側から最も遠い位置の層の、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた前記開口部の面積は、前記１層以上の所定層のうち光入射側から最も遠い位置の層の、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた前記開口部の面積よりも大きいことを特徴とする固体撮像素子。
5. 第１導電型の第１の半導体層と、
   所定の色配列を形成する複数のカラーフィルタのいずれかが光入射側に配置され、前記第１の半導体層中に形成され入射光に応じて生成された電荷を蓄積する第２の導電型の電荷蓄積部を有する、複数の光電変換部と、
   前記第１の半導体層中において、前記各電荷蓄積部よりも光入射側から遠い位置において形成され、前記第１の半導体層よりも不純物濃度が高濃度である前記第１の導電型の１層以上の所定層と、
   を備え、
   前記１層以上の所定層は、前記複数のカラーフィルタのうち最も長波長の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた開口部を有するように、形成され、
   前記１層以上の所定層のうち少なくとも光入射側から最も遠い位置の層は、前記複数のカラーフィルタのうち他の色に対応する入射光を透過するカラーフィルタが光入射側に配置された前記光電変換部の前記電荷蓄積部に応じた開口部を有しないように、形成されたことを特徴とする固体撮像素子。
6. 前記１層以上の所定層のうち光入射側から最も遠い位置の層は、前記第１の半導体層の光入射側の表面から３．０μｍよりも深い位置に形成されたことを特徴とする請求項４又は５記載の固体撮像素子。

Images