TW201316433A - 膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置 - Google Patents

膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置 Download PDF

Info

Publication number
TW201316433A
TW201316433A TW101127851A TW101127851A TW201316433A TW 201316433 A TW201316433 A TW 201316433A TW 101127851 A TW101127851 A TW 101127851A TW 101127851 A TW101127851 A TW 101127851A TW 201316433 A TW201316433 A TW 201316433A
Authority
TW
Taiwan
Prior art keywords
reaction tube
film
source gas
valve
electrode
Prior art date
Application number
TW101127851A
Other languages
English (en)
Other versions
TWI521629B (zh
Inventor
Keisuke Suzuki
Kentaro Kadonaga
Yuichiro Morozumi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201316433A publication Critical patent/TW201316433A/zh
Application granted granted Critical
Publication of TWI521629B publication Critical patent/TWI521629B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供能避免呈柱狀且密集配置之電極的破壞之半導體裝置。該半導體裝置具有場效電晶體及呈柱狀之電容器，該半導體裝置包含：呈柱狀且電性連接至場效電晶體的雜質擴散區域之第一電極；至少在第一電極的一側上形成之介電膜；在介電膜上形成的第二電極；以及朝與呈柱狀之第一電極的長度方向相交之方向延伸、且由添加硼的氮化矽膜所形成之藉由穿過至少第二電極的一部份連接至第一電極之支撐膜。

Description

膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形 成設備、及半導體裝置 【相關申請案的交互參照】
本申請案主張在日本專利局於2011年8月11日申請之日本專利申請案第2011-176138號之優先權，其揭露內容係於此全部併入作為參考。
本發明係關於在基板(如半導體晶圓)上形成薄膜之膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、以及半導體裝置。
為了半導體記憶體裝置的更高度集積化，具有能獲得足夠的靜電容量、同時降低晶圓的表面上被電容器佔據的面積之柱狀結構的記憶體單元已經引起關注。詳言之，記憶體單元中的電容器包含呈柱狀之下電極、於下電極之一側上形成的介電膜、以及在介電膜上形成的上電極。藉由利用呈柱狀之下電極的側邊，可獲得作為電容器的區域，因此得到足夠的靜電容量。
由於上述呈柱狀之下電極係形成為具有高二維(2D)密度以達高度集積化，故下電極具有高的高寬比(aspect ratio)，例如約40 nm的直徑與約2000 nm的高度。因此，當製造記憶體單元的時候，下電極可能遭到破壞。
為了防止這一點，已經嘗試形成平行於基板表面而延伸、並藉由連接下電極的頂部附近以支撐複數下電極之支撐膜。例如，專利文獻1揭露一種連接由釕(Ru)形成之柱形電極的頂部之氮化矽膜。
同時，根據半導體記憶體裝置的發展趨勢，為了高度集積化，必須進一步降低尺寸限制。尺寸限制的降低可能例如使絕緣膜的絕緣特性劣化，且為了防止這一點，使用了習知上未使用之絕緣 材料。新材料其中一者可具有例如比先前材料更低的膜形成溫度。在此情形中，在形成絕緣膜後的製程期間，若基板在高於絕緣膜的膜形成溫度下加熱，則絕緣膜可能劣化。因此，後續製程的溫度必須要低，但例如在此情形中，施加至上述支撐膜的應力增加，因而破壞呈柱狀之下電極。
(專利文獻1)日本公開專利公報第2010-153418號
(專利文獻2)日本公開專利公報第2006-287194號
本發明提供能避免呈柱狀且密集配置之電極的破壞之膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、以及半導體裝置。
根據本發明之實施態樣，提供藉由膜形成設備執行之膜形成方法，該膜形成設備包含：容納夾持複數基板之基板夾持單元之反應管；供應含矽之第一來源氣體至反應管、且具有用以控制第一來源氣體至反應管的供應及停止之第一開關閥之第一氣體供應單元；供應含硼之第二來源氣體至反應管、且具有用以控制第二來源氣體至反應管的供應及停止之第二開關閥之第二氣體供應單元；供應含氮之第三來源氣體至反應管、且具有用以控制第三來源氣體至反應管的供應及停止之第三開關閥之第三氣體供應單元；以及形成於反應管和連結至反應管之排氣單元之間、並且於反應管和排氣單元之間連接或斷開之第四開關閥。該膜形成方法包含：藉由重複預定次數之在基板上形成氮化矽層之氮化矽層沉積製程、以及在基板上形成氮化硼層之氮化硼層沉積製程以形成添加硼的氮化矽膜，其中氮化矽層沉積製程包含：藉由開啟第一開關閥、同時關閉第四開關閥，使第一來源氣體供應至反應管；在第一時期過後，藉由關閉第一開關閥，將供應至反應管之第一來源氣體留存在反應管中；在第二時期過後，藉由開啟第四開關閥，將反應管的內部排空；以及在第三時期過後，藉由開啟第三開關閥供應第三來源氣體；且其中氮化硼層沉積製程包含：藉由 開啟第二開關閥、同時關閉第四開關閥，使第二來源氣體供應至反應管；在第一時期過後，藉由關閉第二開關閥，將供應至反應管之第二來源氣體留存在反應管中；在第二時期過後，藉由開啟第四開關閥，將反應管的內部排空；以及在第三時期過後，藉由開啟第三開關閥供應第三來源氣體。
根據本發明之另一實施態樣，提供膜形成設備，包含：容納夾持複數基板之基板夾持單元之反應管；供應含矽之第一來源氣體至反應管、且具有用以控制第一來源氣體至反應管的供應及停止之第一開關閥之第一氣體供應單元；供應含硼之第二來源氣體至反應管、且具有用以控制第二來源氣體至反應管的供應及停止之第二開關閥之第二氣體供應單元；供應含氮之第三來源氣體至反應管、且具有用以控制第三來源氣體至反應管的供應及停止之第三開關閥之第三氣體供應單元；以及形成於反應管和連結至反應管之排氣單元之間、並且於反應管和排氣單元之間連接或斷開之第四開關閥；以及一控制器，其控制第一、第二、第三、及第四開關閥，以藉由以下方式在基板上形成氮化矽層：開啟第一開關閥、同時關閉第四開關閥，使第一來源氣體供應至反應管；在第一時期過後，藉由關閉第一開關閥，將供應至反應管之第一來源氣體留存在反應管中；在第二時期過後，藉由開啟第四開關閥，將反應管的內部排空；以及在第三時期經過後，藉由開啟第三開關閥供應第三來源氣體；並且藉由以下方式形成氮化硼層：開啟第二開關閥、同時關閉第四開關閥，使第二來源氣體供應至反應管；在第一時期過後，藉由關閉第二開關閥，將供應至反應管之第二來源氣體留存在反應管中；在第二時期過後，藉由開啟第四開關閥，將反應管的內部排空；以及在第三時期過後，藉由開啟第三開關閥供應第三來源氣體。
根據本發明之另一實施態樣，提供具有場效電晶體及呈柱狀之電容器之半導體裝置的製造方法，該製造方法包含：在場效電晶體形成於其上之基板上形成包含添加硼的氮化矽膜之多層結構；形成呈柱狀且藉由穿過多層結構電性連接至場效電晶體的雜 質擴散區域之第一電極；移除多層結構以留下添加硼的氮化矽膜；在第一電極之至少一側上形成介電膜；以及形成覆蓋介電膜之第二電極。
根據本發明之另一實施態樣，提供具有場效電晶體以及呈柱狀之電容器之半導體裝置，該半導體裝置包含：呈柱狀且電性連接至場效電晶體的雜質擴散區域之第一電極；形成在第一電極至少一側上之介電膜；形成在介電膜上之第二電極；以及朝與呈柱狀之第一電極的長度方向相交之方向延伸、並且由藉由穿過第二電極的至少一部份連接至第一電極之添加硼的氮化矽膜所形成之支撐膜。
本發明之額外目的和優點將在以下的說明中提出，並且部份將從說明中顯而易見，或可藉由本發明的實施而得知。本發明之目的和優點可利用以下具體指出之手段及組合而了解和獲得。
此刻將參考附圖敘述基於以上提出之研究結果而達成的本發明之實施例。以下敘述中，具有實質上相同功能和配置的組成元件係以相同參考數字表示，並且只有當必要時才做重複的敘述。
以下，將藉由參考附圖說明本發明之示範實施例來詳細敘述本發明。在所有圖式中，相同或對應之元件或零件將分配到相同或對應之參考數字，並因此不重複其重疊部份的敘述。又，圖式不顯示元件及零件之間的相對比例，且因此關於其詳細的尺寸應可由本領域中具有通常技術者基於不限於以下之實施例而判定。
(實施例1)
根據本發明之實施例1之半導體裝置的製造方法此刻將參考圖1至11加以敘述，其中製造包含柱形電容器之記憶體單元。
圖1係根據本發明之實施例之記憶體單元100構成的半導體裝置之示意橫剖面圖。如圖1所示，記憶體單元100包含形成在p型矽晶圓W(以下稱為晶圓W)上之(場效)電晶體Tr、以及經由層 間絕緣膜1形成在電晶體Tr上之電容器C。電晶體Tr包含藉由在晶圓W中局部地嵌入絕緣物而形成之裝置隔離區域50、覆蓋形成在晶圓W上相對於由裝置隔離區域50定義之主動區的凹部的側壁之閘極氧化膜51s、形成為突出高於凹部同時嵌入閘極氧化膜51s所定義之凹部之閘極電極51e、以及作為源極/汲極之雜質擴散區域51c和51n。
又，電晶體Tr的雜質擴散區域51c係經由接觸窗插塞51p電性連接至位元線51b。同時，字元線51w係形成於裝置隔離區域50上。又，例如由氮化矽形成之絕緣膜54係形成於閘極電極51e及字元線51w上，並且絕緣膜53係形成為覆蓋絕緣膜54、閘極電極51e、以及字元線51w。上述之層間絕緣膜1係形成於絕緣膜53之上。
電容器C包含呈柱狀之下電極7L、覆蓋下電極7L之介電層7K、以及在介電層7K上形成之上電極7U。下電極7L係經由亦作為源極或汲極電極之接觸窗插塞2電性連接至電晶體Tr的雜質擴散區域51n。
又，在本實施例中，下電極7L係由釕(Ru)形成，且具有例如約40 nm的直徑及約2000 nm的高度。當下電極7L的高寬比(高度/直徑)為高時，下電極7L可能會遭到破壞，故而在下電極7L的上部形成用以避免下電極7L破壞之支撐膜5。如將於以下所敘述般，支撐膜5係藉由含硼的氮化矽(SiBN)形成。為了方便敘述，支撐膜5亦可稱為SiBN膜。
又，介電層7K係由高介電(high-k)材料所形成，如氧化鉿(HfO2)、氧化鋁(Al2O3)、鈦酸鍶(SrTiO3)、或氧化鋯(ZrO2)。或者，介電層7K可為以上材料堆疊之多層結構所形成。
又，上電極7U可藉由使用如Ru或鎢(W)之金屬、或多晶矽來形成。
(實施例2)
接著，此刻將敘述根據本發明之實施例2之半導體裝置的製造方法。以下，製造圖1之半導體裝置100。
(電晶體Tr的製造)
此刻將敘述半導體裝置100之電晶體Tr的製造。首先，藉由經由微影技術在晶圓W中形成用於裝置隔離區域50之凹部、在晶圓W上沉積例如氧化矽以嵌入凹部、並接著經由例如化學機械拋光(CMP)方法移除其氧化矽膜，來形成裝置隔離區域50。接著，將例如磷之n型雜質離子注入至裝置隔離區域50之間相對於晶圓W的表面之區域。然後，在以離子注入之區域上形成遮罩層，並且經由該遮罩層在晶圓W上形成凹部。因此，使得以離子注入之區域隔開，並因此獲得雜質擴散區域51c及51n。又，當保持遮罩層的時候，經由熱氧化法在凹部的內表面上形成閘極氧化膜51s。接著，將例如氮化鈦(TiN)之金屬及氮化矽依所述之順序沉積以嵌入由閘極氧化膜51s定義之凹部，而獲得閘極電極51e和絕緣膜54，並接著將遮罩層移除(剝離)。
又，在遮罩層上形成對應於裝置隔離區域50的表面之開口部，且因此字元線51w連同閘極電極51e一起形成，並且絕緣膜54亦形成在字元線51w上。
然後，形成絕緣膜53以覆蓋閘極電極51e、絕緣膜54、以及晶圓W的表面。接著，使接觸雜質擴散區域51c之接觸窗插塞51p形成在絕緣膜53中，並接著形成接觸接觸窗插塞51p之位元線51b。然後，形成層間絕緣膜1以覆蓋絕緣膜53及位元線51b，且之後為了經由微影技術及蝕刻形成接觸窗插塞2，故形成穿過層間絕緣膜1和絕緣膜53之開口部。
接著，將Ti及TiN依所述之順序沉積在開口部的側表面和底部表面上、以及在層間絕緣膜1上，並且沉積W以嵌入開口部。然後，經由CMP方法將沉積在層間絕緣膜1上之Ti、TiN、以及W移除，並且露出層間絕緣膜1。於是形成穿過層間絕緣膜1及絕緣膜53、且電性連接至雜質擴散區域51n之接觸窗插塞2。然後，藉由在層間絕緣膜1之上形成絕緣膜(氮化矽)3來完成電晶體Tr的製造。
(電容器C的製造)
接著，將參考圖2A至11加以敘述記憶體單元100之電容器C的製造。為了方便敘述，電晶體Tr並未顯示在圖2A至11中。又，圖2A至8B係橫剖面圖。圖2A、3A、4A、5A、6A、7A、以及8A係對應於圖1之橫剖面(x-z面)的橫剖面圖，並且圖2B、3B、4B、5B、6B、7B、以及8B係分別為圖2A、3A、4A、5A、6A、7A、以及8A沿著A-A線所得的橫剖面圖(z-y面)。
如圖2A及2B所示，氧化矽膜4、含硼的氮化矽(SiBN)膜5、氧化矽膜6、非晶碳膜7、以及抗反射膜8係經由例如CVD方法依所述之順序沉積在絕緣膜3之上。其膜厚度例如：絕緣膜3約為50至100 nm、氧化矽膜4約為1至3 um、SiBN膜5約為100 nm、氧化矽膜6約為100 nm、以及非晶碳膜7約為800 nm。又，抗反射膜8可由氮氧化矽(SiON)層及沉積於其上之氧化矽膜所形成。
又，SiBN膜5係經由根據以下敘述之本發明之實施例的沉積方法適當地形成。如此之膜形成方法將於稍後敘述。
又，光阻膜9係形成於抗反射膜8之上，且如圖2A所示，使光阻膜9圖案化為線條/空間(L/S)圖案，其中朝y軸方向延伸之線條係按照預定間隔配置在x軸方向。於此，L/S圖案的空間係設置於接觸窗插塞2上方，且該空間的寬度等於接觸窗插塞2的寬度(直徑)。
接著，經由使用CF4氣體之非等向乾蝕刻以及藉由使用光阻膜9作為遮罩來蝕刻抗反射膜8，並且經由使用氧(O2)氣之非等向乾蝕刻以及藉由使用光阻膜9和經過蝕刻之該抗反射膜8作為遮罩來蝕刻非晶碳膜7。於此，光阻膜9亦經由使用O2氣體之蝕刻而移除。因此，獲得如圖3A及3B所示之結構。
接著，藉由使用受L/S圖案轉移之非晶碳膜7作為遮罩、經由非等向乾蝕刻來蝕刻氧化矽膜6、SiBN膜5、氧化矽膜4、以及絕緣膜3(氮化矽)。因此，如圖4A所示，形成藉由穿過氧化矽膜6、SiBN膜5、氧化矽膜4、以及絕緣膜3而朝y軸方向延伸、並按照預定間隔配置在x軸方向之複數凹槽部10。接觸窗插塞2係露出在凹槽部10的底部。
然後，經由CVD方法沉積釕(Ru)膜11以覆蓋未受蝕刻之氧化矽膜6的表面、並且嵌入凹槽部10。接著，經由使用氧(O2)氣及氯(Cl2)氣之混合氣體之乾蝕刻、或經由CMP方法移除Ru膜11直到露出氧化矽膜6。因此，如圖5A所示，嵌入於凹槽部10之中的Ru膜11係露出在氧化矽膜6的表面上。又，Ru膜11的底部係電性連接至接觸窗插塞2。
接著，如圖6A及6B所示，將氧化矽膜12、非晶碳膜13、以及抗反射膜14依所述之順序沉積在氧化矽膜6的表面和穿過氧化矽膜6的表面而露出之Ru膜11之上。於此，氧化矽膜12的膜厚度約為90至110 nm，並且非晶碳膜13的膜厚度約為720至880 nm。又，抗反射膜14可由SiON層和沉積於其上之氧化矽膜所形成。又，光阻膜17係形成於抗反射膜14之上。如圖6B所示，光阻膜17係圖案化為L/S圖案，其中朝x軸方向延伸之線條係按照預定間隔配置在y軸方向。又，光阻膜17之線條沿著接觸窗插塞2的配置方向(X軸方向)而配置在接觸窗插塞2上方。
又，由於圖2A及2B所示之光阻膜9之線條朝y軸方向延伸，故基於光阻膜9所形成之Ru膜11同樣朝y軸方向延伸。同時，圖6A及6B所示之光阻膜17之線條朝x軸方向延伸。換言之，當從上方(朝z軸方向)觀看時，Ru膜11的線條和光阻膜17的線條係配置成升記號(#)形狀。又，接觸窗插塞2係配置於Ru膜11的線條和光阻膜17的線條互相交叉之區域的下方。
接著，經由使用CF4氣體之非等向乾蝕刻並藉由使用光阻膜17作為遮罩來蝕刻抗反射膜14。又，經由使用O2氣體之非等向乾蝕刻並藉由使用光阻膜17和受光阻膜17的L/S圖案轉移之抗反射膜14作為遮罩來蝕刻非晶碳膜13。因此，使得光阻膜17的L/S圖案轉移至非晶碳膜13。又，經由如此之蝕刻來移除光阻膜17。因此，獲得如圖7A及7B所示之結構。
接著，藉由使用非晶碳膜13作為遮罩、經由非等向乾蝕刻來蝕刻氧化矽膜12、氧化矽膜6、SiBN膜5、以及氧化矽膜4。因此，獲得如圖8A及8B所示之配置。圖9係顯示該配置之立體圖。 換言之，該配置包含朝x軸方向延伸並按照預定間隔配置在y軸方向之複數第一壁部W1，以及朝y軸方向延伸、與第一壁部W1交叉、並按照預定間隔配置在x軸方向之複數第二壁部W2。第二壁部W2包含Ru膜11，並且第一壁部W1包含Ru膜11、同時包含使用非晶碳膜13蝕刻之後所存留之氧化矽膜4、SiBN膜5、氧化矽膜6、及氧化矽膜12。
接著，藉由使用氧化矽膜12作為遮罩、並使用例如感應耦合電漿(ICP)式乾蝕刻設備將Ru膜11非等向蝕刻。在非等向蝕刻中，將O2氣體及Cl2氣體之混合氣體用作蝕刻氣體。經由如此之蝕刻，將圖9中露出之第二壁部W2移除，並保留第一壁部W1(參考圖10)。
然後，如圖11所示，當經由使用稀釋的氟化氫(DHF)之濕蝕刻移除存留在第一壁部W1中的氧化矽膜12、氧化矽膜6、以及氧化矽膜4時，Ru膜11及SiBN膜5係保留在層間絕緣膜1和絕緣膜3之上。Ru膜11係設置在接觸窗插塞2上、具有配置成矩陣形式之複數柱狀外形、且對應於下電極7L。如圖11所示，下電極7L之上部係連接至朝x軸延伸之SiBN膜5，且因此避免下電極7L遭到破壞。
接著，形成介電層7K以覆蓋下電極7L、絕緣膜3、以及SiBN膜5所露出的表面。然後，藉由使用如Ru或W之金屬、或多晶矽，經由CVD方法形成上電極7U。然後，當層間絕緣膜73、配線74、以及表面保護膜75(圖1)形成於上電極7U之上時，便完成如圖1所示之記憶體單元100。
(實施例3)
此刻將參考圖12及13描述一種根據本發明之實施例、適用於形成以上所述之SiBN膜5之膜形成設備。
圖12係顯示根據本發明之實施例之膜形成設備200的示意橫剖面圖，並且圖13係顯示膜形成設備200(省略加熱單元)的橫剖面圖。如圖12所示，膜形成設備200包含具有開放底部及頂篷之圓柱狀之處理容器400。處理容器400係由例如石英形成，且包含 由石英形成且於其頂篷上形成之頂板6。又，例如具圓柱狀且由不銹鋼形成之歧管800係經由密封構件81(如O型環)連結至處理容器400的開放底部，並且處理容器400係由歧管800支撐。由石英形成之晶舟120係可升降地設置為夾持單元，其中作為複數目標物之晶圓W係以多層堆疊，使晶圓W從歧管800的底部開口部自由地***及移出。在本實施例中，晶舟120的支撐件12A可依規則的間隔、以多層方式夾持例如50至100個具有300 mm的直徑之晶圓W。
晶舟120係經由石英形成之熱容器140而置於工作台160上，且工作台160係由穿過遮蓋單元180之轉動軸20所支撐，遮蓋單元180係由例如不銹鋼之材料形成、並且開啟/關閉歧管800的底部開口部。磁性流體密封件22係例如介設於轉動軸20與轉動軸20所穿過之遮蓋單元180的貫通孔之間，並密封且可轉動地支撐轉動軸20。又，由例如O型環形成之密封構件24係配置在遮蓋單元180周圍以及歧管800的底部，從而保持處理容器400內部的密封性。
轉動軸20係黏接至例如由如晶舟升降器之升降機構(未顯示)所支撐之臂部26的前端，並且晶舟120及遮蓋單元180係整體升降以移入及移出處理容器400。或者，工作台160可固定於遮蓋單元180，且晶圓W可在不必轉動晶舟120的情況下進行處理。
歧管800係連結至用以供應例如變成電漿之作為硝化氣體之氨(NH3)氣的硝化氣體供應單元28、用以供應作為膜形成氣體之矽烷基氣體(例如二氯矽烷(DCS)氣體)的矽烷基氣體供應單元30、用以供應例如作為含硼氣體之BCl3氣體的含硼氣體供應單元32、以及用以供應作為清除氣體之惰性氣體(例如N2氣體)的清除氣體供應單元36。
詳言之，硝化氣體供應單元28包含由向內穿過歧管800的側壁、並向上彎曲且延伸之石英管所形成之氣體擴散噴嘴38。複數氣體噴出孔38A係沿著氣體擴散噴嘴38的長度方向於預定之間隔形成，其中氨氣朝水平方向自每一氣體噴出孔38A近乎均勻地噴 出。
又，矽烷基氣體供應單元30具有由向內穿過歧管800的側壁、並向上彎曲且延伸之石英管所形成之氣體擴散噴嘴40。複數氣體噴出孔40A係沿著氣體擴散噴嘴40的長度方向於預定之間隔形成，其中由矽烷基氣體組成之DCS氣體朝水平方向自每一氣體噴出孔40A近乎均勻地噴出。
又，含硼氣體供應單元32具有由向內穿過歧管800的側壁、並向上彎曲且延伸之石英管所形成之氣體擴散噴嘴42。複數氣體噴出孔42A(參考圖13)係沿著氣體擴散噴嘴42的長度方向於預定之間隔形成，其中BCl3氣體朝水平方向自每一氣體噴出孔42A近乎均勻地噴出。
又，清除氣體供應單元36具有向內穿過歧管800的側壁之氣體噴嘴46。
氣體通路48、50、52、及56係各自連結至以上所述之噴嘴38、40、42、及46。開關閥48A、50A、52A、及56A，以及如質流控制器之流速控制器48B、50B、52B、及56B係各自形成在氣體通路48、50、52、及56中。因此，可供應NH3氣體、DCS氣體、BCl3氣體、以及N2氣體，同時控制其流速。又，每一氣體的供應與停止、流速的控制、排氣系統ES的開關閥84a及壓力調整閥84b、高頻電源76的開啟與關閉等等，係藉由包含例如電腦之控制器60來執行。控制器60亦控制膜形成設備200的整體運作。又，藉由從儲存用以執行控制之程式之儲存媒體62讀出程式、並執行該讀出之程式，使控制器60控制膜形成設備200及每一元件或構件。儲存媒體62的例子包含硬式磁碟、光碟、光學式磁碟、記憶卡、以及軟式磁碟(註冊商標)。
藉由沿著活化單元66的高度方向產生電漿將氮氣活化之活化單元66係形成於處理容器400之側壁的一部分。詳言之，活化單元66係藉由使用例如由石英形成之電漿分隔牆72從開口部70外面密封地覆蓋開口部70而形成，開口部70細長地形成在處理容器400的側壁之上-下方向。更詳細地，活化單元66係藉由從開 口部70外面焊接電漿分隔牆72至開口部70而形成。因此，向外凹陷呈凹形、開口朝向處理容器400之空間形成於處理容器400的側壁上。開口部70在上-下方向形成得夠長俾能遮蓋在高度方向藉由晶舟120夾持的所有晶圓W。
又，朝上-下方向延伸且彼此相對之既長且細的一對電漿電極74係沿著電漿分隔牆72的兩側壁外部形成(參考圖13)。用於電漿產生之高頻電源76係經由供電線78連結至電漿電極74，並且可藉由施加例如13.56 MHz之高頻電壓至電漿電極74，使電漿分隔牆72的內部空間中產生電漿。於此，高頻電壓之頻率不限於13.56 MHz，並且可使用另一頻率，例如400 kHz。
又，例如由石英形成之絕緣保護蓋80係黏接在電漿分隔牆72外部以遮蓋電漿分隔牆72。又，冷卻劑通路(未顯示)係形成於絕緣保護蓋80內部，且可藉由流通冷卻的氮氣或冷卻水於其中而使電漿電極74冷卻。
又，硝化氣體使用之氣體擴散噴嘴38向內穿過歧管800的側壁、向上彎曲且延伸、朝處理容器400的半徑方向向外彎曲、並且沿著面向晶舟120之電漿分隔牆72的表面直立。因此，當從高頻電源76施加高頻電壓至電漿電極74時，自氣體擴散噴嘴38之氣體噴出孔38A噴出之氨氣在電漿分隔牆72的內部空間中受到活化，並流向處理容器400內的晶舟120。
同時，如圖13所示，矽烷基氣體使用之氣體擴散噴嘴40與含硼氣體使用之氣體擴散噴嘴42各自直立於相對於處理容器400之內部的電漿分隔牆72的開口部70外面。矽烷基氣體和BCl3氣體各自從形成在噴嘴40及42之上的氣體噴出孔40A及42A朝處理容器400的中心方向噴出。
又，用以排空處理容器400的內部之細長排氣孔68係形成為面向處理容器400上的晶舟120俾能阻隔活化單元66。又，由石英形成且鑄造成具有「]」形橫剖面之排氣孔遮蓋構件82係經由焊接方式黏接至排氣孔68。排氣孔遮蓋構件82沿處理容器400的側壁向上延伸，並且在處理容器400上方具有出氣口84。出氣口84 係連結至包含開關閥84a、壓力調整閥84b、以及真空泵84p之排氣系統ES，並且經由排氣系統使ES處理容器400排氣至真空。又，具有容器形狀且用以加熱處理容器400及其中之晶圓W的加熱單元86係藉由圍繞處理容器400的外圍而形成。
(實施例4)
接著，藉由使用關於根據本發明之實施例4之膜形成方法的膜形成設備200之上述SiBN膜的形成，將於此刻參考圖12、13、及14加以敘述。
首先，將例如50至100個具有300 mm尺寸之晶圓W裝載至晶舟120上(圖12)。然後，將晶舟120自處理容器400的底部***設定至預定溫度之處理容器400，並且關閉遮蓋單元180以密封處理容器400。將處理容器400排氣以維持預定之壓力，同時增加加熱單元86的供應功率，從而加熱晶圓W以維持製程溫度。
接著，將排氣系統ES的開關閥84a(圖12)開啟、壓力調整閥84b全開、以及藉由使用真空泵84p使處理容器400的內部排氣至期望的真空程度。然後，藉由關閉開關閥84a將處理容器400的內部密封。接著，開啟開關閥50A(圖12)、從矽烷基氣體供應單元30供應DCS氣體進入處理容器400、並於預定時期T1之後關閉開關閥50A(圖14)。然後，在預定時期T2期間密封同時維持處理容器400。於時期T1期間供應進入處理容器400之DCS氣體不僅於時期T1期間並且於時期T2期間被留存至處理容器400中，且因此DCS氣體充分地吸附在由晶舟120夾持的晶圓W的表面。
接著，開啟開關閥84a、同時將壓力調整閥84b全開，並將處理容器400內部之大氣中的DCS氣體排出。經過預定時期T3之後，開啟開關閥48A(圖12)，並從硝化氣體供應單元28供應NH3氣體進入處理容器400，同時例如將壓力調整閥84b半開，從而使處理容器400的內部維持至預定的壓力。在經過預定時期T4使得處理容器400內部的壓力穩定之後，當開啟高頻電源76以施加例如13.56 MHz之高頻電壓至電漿電極74時，便在電漿分隔牆72的內部空間中產生電漿，且因此活化NH3氣體。經由NH3的活化 而產生之活性物種硝化吸附在晶圓W的表面之DCS氣體，並且在晶圓W的表面上形成一或多數分子SiN層。經過預定時期T5之後，關閉高頻電源76並關閉開關閥48A，同時將壓力調整閥84b全開，從而在預定時期T6期間排出處理容器400內的NH3氣體，並接著再次關閉壓力調整閥84b。然後，重複預定次數之從時期T1至時期T6的循環，並且在晶圓W的表面上形成具有預定分子數量之SiN膜。
然後，在SiN膜之膜形成循環的最後時期T6之後，將含硼氣體供應單元32之開關閥52A開啟，而非矽烷基氣體供應單元30之開關閥50A，同時關閉壓力調整閥84b，使BCl3氣體供應進入處理容器400，並且經過預定時期P1之後，關閉開關閥52A。然後，於預定時期P2期間將處理容器400維持在密封狀態。於時期P1期間供應進入處理容器400之BCl3氣體不僅於時期P1期間並且於時期P2期間被留存至處理容器400中，且因此BCl3氣體充分地吸附在由晶舟120夾持的晶圓W的表面(SiN膜)上。
然後，開啟開關閥84a、同時將壓力調整閥84b全開，並將處理容器400內部之BCl3氣體排出。經過預定時期P3之後，開啟開關閥48A(圖12)，並從硝化氣體供應單元28供應NH3氣體進入處理容器400，同時將壓力調整閥84b半開，從而使處理容器400的內部維持至預定的壓力。在經過預定時期P4使得處理容器400內部的壓力穩定之後，當開啟高頻電源76以施加例如13.56 MHz之高頻電壓至電漿電極74時，便在電漿分隔牆72的內部空間中產生電漿，且因此活化NH3氣體。藉由活化NH3而產生之活性物種硝化吸附在晶圓W的表面之BCl3氣體，並且在晶圓W的表面上形成一或多數分子BN層。經過預定時期P5之後，關閉高頻電源76並關閉開關閥48A，同時將壓力調整閥84b全開，從而在預定時期P6期間排出處理容器400內的BCl3氣體。接著，重複預定次數之從時期P1至時期P6的循環，並且在晶圓W的表面上形成具有預定分子數量之BN膜。
然後，重複預定次數之從時期T1至時期T6的SiN膜形成循 環、以及從時期P1至時期P6的BN膜形成循環，並因此形成SiBN膜。又，藉由改變SiN膜形成循環的次數和BN膜形成循環的次數，可調整SixByNz(x+y+z=1)之x和y的組成。
以下為膜形成方法之條件的範例。
DCS流速：50至2000 sccm
BCl3流速：50至300 sccm
NH3流速：500至5000 sccm
當供應NH3時，處理容器400中的壓力：13.3至133 Pa
時期T1：約3秒
時期T2：0至30秒
時期T3：5至10秒
時期T4：約1秒
時期T5：20秒
時期T6：5至10秒
時期P1：5至15秒
時期P2：5至10秒
時期P3：5至10秒
時期P4：約1秒
時期P5：20秒
時期P6：5至10秒
又，於排空處理容器400的內部之時期T3、T6、P3、及P6期間，例如可從清除氣體供應單元36供應惰性氣體進入處理容器400，並且可清除殘留在處理容器400中的氣體。又，在沒有使NH3氣體的流速和處理客器400內部的壓力穩定之時期T4及P4的情況下，當開始供應NH3氣體時，便可開啟高頻電源76。
根據本實施例4之膜形成方法的效果及優點將於此刻參考圖15至18加以敘述。
圖15係顯示施加於SiBN膜(包含SiN膜)之應力與SiBN膜中的硼濃度之間關係之圖表。圖15中的硼濃度(atm.%)對應至SixByNz(x+y+z=1)中的y組成。於此，z組成約為0.6且(x+y)約 為0.4。又，SiBN膜中的應力係基於藉由應力計量測在晶圓上形成SiBN膜之前後的晶圓彎曲之結果而獲得。於此，SiBN膜的膜形成溫度為550℃。
如圖15所示，當硼濃度為0時(亦即SiN膜)，膜中的張應力約為1.2 GPa。然而，應力隨著y組成增加而迅速下降。具體而言，當y組成為0.3時，施加於SiBN膜之應力變為壓應力(約0.1 GPa)。例如，當張應力施加於圖11之作為支撐膜5的SiBN膜時，下電極7L(Ru膜11)可能受支撐膜5壓迫並傾斜，而且下電極7L的頂部可能如圖16所示般彼此拉近(參考圖16中的箭號)，圖16顯示支撐膜5和下電極7L的俯視圖。在此狀況中，當相鄰的下電極7L於其頂部彼此接觸時，則無法形成電容器C。然而，根據本發明之實施例之半導體裝置100，舉例而言，由於支撐膜是由具有比SiN膜更低張應力之SiBN所形成，故可避免下電極7L傾斜。基於圖15的結果，硼濃度可在從15 atm.%至30 atm.%的範圍中，其中膜中的應力小於或等於0.5 GPa，並且更佳地在從21 atm.%至28 atm.%的範圍中。
圖17顯示藉由DHF蝕刻SiBN膜的蝕刻速率之研究結果。為了藉由使用DHF移除圖10所示之氧化矽膜12、氧化矽膜6、以及氧化矽膜4，並獲得支撐下電極7L之頂部的支撐膜5，因此研究藉由DHF蝕刻支撐膜5的蝕刻耐受度是重要的。
在圖17中，垂直軸表示蝕刻量，且水平軸表示蝕刻時間。又，圖17顯示當硼濃度為0 atm.%、12 atm.%、21 atm.%、以及30 atm.%時的結果。如圖17所示，當硼濃度為0 atm.%(亦即SiN膜)時，藉由DHF之蝕刻速率最高(圖17中之圖表的斜率)，並且隨著硼濃度增加，蝕刻速率降低。具體而言，當硼濃度為30 atm.%時，於初始蝕刻期間最上層表面比SiN膜更易於蝕刻，但蝕刻速率是SiN膜的蝕刻速率的一半。因此，可判斷SiBN膜比SiN膜對於DHF有較高之耐受度。當對於DHF的耐受度高時，支撐膜5便可為細薄的。因此，使施加至下電極7L的電力減小，並且更避免下電極7L的破壞。基於圖17所示的結果，硼濃度可在從12 atm.%至30 atm.%的範圍中。
又，圖18顯示SiBN膜之蝕刻量隨時間推移之變化的研究結果。換言之，在SiBN膜形成二和七天後，在相同的條件下藉由DHF蝕刻具有預定之硼濃度的SiBN膜(包含SiN膜)，並比較其蝕刻量。又，在膜形成二和七天後之蝕刻係在形成於同一晶圓上之相同SiBN膜的不同部份上執行。如圖18所示，隨著硼濃度增加，七天後之蝕刻量高於二天後之蝕刻量。關於所增加蝕刻量之原因可能是因為SiBN吸收大氣中的濕氣，並且隨著硼濃度增加，吸濕性可能增加。就製程之間藉由使用DHF蝕刻氧化矽膜4等等後存留之支撐膜(SiBN膜)5的厚度之可再製性而論，蝕刻量隨時間推移的變化小是較佳的。基於圖18所示之結果，硼濃度可低於或等於30 atm.%，其中在膜形成後二天至七天的五天期間，蝕刻量之增加為約從18 nm至22 nm。
又，當具有上述範圍中的硼濃度之SiBN膜形成時，便容易控制根據本發明之實施例之膜形成方法的組成。在膜形成方法中，SiN膜形成循環和BN膜形成循環係獨立地執行。換言之，在形成SiN膜的時候，不供應硼材料(例如BCl3)至處理容器400(圖12)，並且在形成BN膜的時候，不供應矽材料(DCS)至處理容器400。舉例而言，當硼材料和矽材料同時供應至處理容器400時，硼來源分子吸附和矽來源分子吸附的比率(吸附比率)是由雙方來源的供應比率所控制。然而，由於吸附比率和供應比率之間的關係也取決於膜形成條件，因而難以經由供應比率充分地控制組成比率。根據本發明之實施例之膜形成方法，因為僅一矽來源吸附在晶圓表面並硝化以形成SiN膜，並且僅一硼來源吸附在晶圓表面並硝化以形成BN膜，所以吸附比率是不需控制的。又，由於組成比率可經由SiN膜和BN膜的膜數目比率加以控制，故可控制性佳。
基於以上結果，當瞭解根據本發明之實施例之半導體裝置、半導體裝置的製造方法、膜形成設備、以及膜形成方法的效果及優點。
雖然本發明已參照其示範實施例詳細地加以顯示及說明，惟熟悉本技藝者將了解，在不離開如隨附之請求項定義之本發明之精神及範圍的情況下，當可對其形態及細節作各種變化。
例如，在以上敘述之膜形成設備200中，開關閥84a及壓力調整閥84b係形成於處理容器400與真空泵84p之間，但替代性地，可使用具有壓力調整功能之開關閥(可阻隔式壓力調整閥)。
又，除了溝槽形式之外，還可將閘極電極用作MOS形式電晶體。例如，可使用平面式或垂直式電晶體。根據本發明之實施例，提供能避免呈柱狀且密集配置之電極的破壞之膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、以及半導體裝置。
1‧‧‧層間絕緣膜
2‧‧‧接觸窗插塞
3‧‧‧絕緣膜
4‧‧‧氧化矽膜
5‧‧‧支撐膜
6‧‧‧氧化矽膜
7‧‧‧非晶碳膜
7K‧‧‧介電層
7L‧‧‧下電極
7U‧‧‧上電極
8‧‧‧抗反射膜
10‧‧‧凹槽部
11‧‧‧Ru膜
12‧‧‧氧化矽膜
12A‧‧‧支撐件
13‧‧‧非晶碳膜
14‧‧‧抗反射膜
17‧‧‧光阻膜
20‧‧‧轉動軸
22‧‧‧磁性流體密封件
24‧‧‧密封構件
26‧‧‧臂部
28‧‧‧硝化氣體供應單元
30‧‧‧矽烷基氣體供應單元
32‧‧‧含硼氣體供應單元
36‧‧‧清除氣體供應單元
38、40、42‧‧‧氣體擴散噴嘴
38A、40A、42A‧‧‧氣體噴出孔
46‧‧‧氣體噴嘴
48、52、56‧‧‧氣體通路
48A、50A、52A、56A‧‧‧開關閥
48B、50B、52B、56B‧‧‧流速控制器
50‧‧‧裝置隔離區域
51b‧‧‧位元線
51c、51n‧‧‧雜質擴散區域
51e‧‧‧閘極電極
51p‧‧‧接觸窗插塞
51s‧‧‧閘極氧化膜
51w‧‧‧字元線
53‧‧‧絕緣膜
54‧‧‧絕緣膜
60‧‧‧控制器
62‧‧‧儲存媒體
66‧‧‧活化單元
68‧‧‧排氣孔
70‧‧‧開口部
72‧‧‧電漿分隔牆
73‧‧‧層間絕緣膜
74‧‧‧配線
75‧‧‧表面保護膜
76‧‧‧高頻電源
80‧‧‧絕緣保護蓋
81‧‧‧密封構件
82‧‧‧排氣孔遮蓋構件
84‧‧‧出氣口
84a‧‧‧開關閥
84b‧‧‧壓力調整閥
84p‧‧‧真空泵
86‧‧‧加熱單元
100‧‧‧半導體裝置
120‧‧‧晶舟
140‧‧‧熱容器
160‧‧‧工作台
180‧‧‧遮蓋單元
200‧‧‧膜形成設備
400‧‧‧處理容器
800‧‧‧歧管
併入說明書且構成說明書之一部份的附圖顯示本發明之實施例，且連同以上提出之一般說明及以上提出之實施例的詳細敘述，用以說明本發明之原理。
圖1係根據本發明之實施例之半導體裝置的結構之示意橫剖面圖。
圖2A及2B係用以說明根據本發明之實施例之半導體裝置的製造方法之視圖。
圖3A及3B係用以說明根據本發明之實施例，在圖2A及2B之後的製造方法之視圖。
圖4A及4B係用以說明根據本發明之實施例，在圖3A及3B之後的製造方法之視圖。
圖5A及5B係用以說明根據本發明之實施例，在圖4A及4B之後的製造方法之視圖。
圖6A及6B係用以說明根據本發明之實施例，在圖5A及5B之後的製造方法之視圖。
圖7A及7B係用以說明根據本發明之實施例，在圖6A及6B之後的製造方法之視圖。
圖8A及8B係用以說明根據本發明之實施例，在圖7A及7B之後的製造方法之視圖。
圖9係用以說明根據本發明之實施例，在圖8A及8B之後的製造方法之視圖。
圖10係用以說明根據本發明之實施例，在圖9之後的製造方法之視圖。
圖11係用以說明根據本發明之實施例，在圖10之後的製造方法之視圖。
圖12係適用於參考圖2A至11所說明之製造方法的膜形成設備之示意圖。
圖13係圖12之膜形成設備的示意俯視圖。
圖14係用以說明根據本發明之實施例之膜形成方法的時序圖。
圖15係用以說明執行以檢查根據本發明之實施例之膜形成方法的效果之實驗結果之圖表。
圖16係用以說明藉由根據本發明之實施例之半導體裝置及其製造方法所得到的效果之視圖。
圖17係用以說明執行以檢查根據本發明之實施例之膜形成方法的效果之其他實驗結果之圖表。
圖18係用以說明執行以檢查根據本發明之實施例之膜形成方法的效果之其他實驗結果之圖表。
1‧‧‧層間絕緣膜
2‧‧‧接觸窗插塞
3‧‧‧絕緣膜
5‧‧‧支撐膜
7K‧‧‧介電層
7L‧‧‧下電極
7U‧‧‧上電極
50‧‧‧裝置隔離區域
51b‧‧‧位元線
51c、51n‧‧‧雜質擴散區域
51e‧‧‧閘極電極
51p‧‧‧接觸窗插塞
51s‧‧‧閘極氧化膜
51w‧‧‧字元線
53‧‧‧絕緣膜
54‧‧‧絕緣膜
73‧‧‧層間絕緣膜
74‧‧‧配線
75‧‧‧表面保護膜
100‧‧‧半導體裝置

Claims (10)

  1. 一種膜形成方法，其藉由膜形成設備執行，該膜形成設備包含：一反應管，容納用以夾持複數基板之基板夾持單元；一第一來源氣體供應單元，供應含矽之第一來源氣體至該反應管，並且具有用以控制該第一來源氣體至該反應管的供應與停止之第一開關閥；一第二來源氣體供應單元，供應含硼之第二來源氣體至該反應管，並且具有用以控制該第二來源氣體至該反應管的供應與停止之第二開關閥；一第三來源氣體供應單元，供應含氮之第三來源氣體至該反應管，並且具有用以控制該第三來源氣體至該反應管的供應與停止之第三開關閥；以及一第四開關閥，形成於該反應管與連結至該反應管的排氣單元之間，並且在該反應管與該排氣單元之間連接或斷開；該膜形成方法包含：藉由重複預定次數之在基板上形成一氮化矽層之氮化矽層沉積製程、以及在該基板上形成該氮化硼層之氮化硼層沉積製程，而形成一添加硼的氮化矽膜；其中該氮化矽層沉積製程包含：藉由開啟該第一開關閥同時關閉該第四開關閥，使該第一來源氣體供應至該反應管；第一時期經過之後，藉由關閉該第一開關閥，將供應至該反應管之該第一來源氣體留存在該反應管中；第二時期經過之後，藉由開啟該第四開關閥，將該反應管的內部排空；第三時期經過之後，藉由開啟該第三開關閥，供應該第三來源氣體；以及其中該氮化硼層沉積製程包含：藉由開啟該第二開關閥同時關閉該第四開關閥，使該第二來源氣體供應至該反應管； 第一時期經過之後，藉由關閉該第二開關閥，將供應至該反應管之該第二來源氣體留存在該反應管中；第二時期經過之後，藉由開啟該第四開關閥，將該反應管的內部排空；第三時期經過之後，藉由開啟該第三開關閥，供應該第三來源氣體。
  2. 如申請專利範圍第1項之膜形成方法，其中在該第三來源氣體供應期間，該第三來源氣體係由電漿活化。
  3. 如申請專利範圍第1項之膜形成方法，其中在該第三來源氣體供應期間，將該反應管內部之壓力控制至一預定的壓力。
  4. 一種膜形成設備，包含：一反應管，容納用以夾持複數基板之基板夾持單元；一第一來源氣體供應單元，供應含矽之第一來源氣體至該反應管，並且具有用以控制該第一來源氣體至該反應管的供應與停止之第一開關閥；一第二來源氣體供應單元，供應含硼之第二來源氣體至該反應管，並且具有用以控制該第二來源氣體至該反應管的供應與停止之第二開關閥；一第三來源氣體供應單元，供應含氮之第三來源氣體至該反應管，並且具有用以控制該第三來源氣體至該反應管的供應與停止之第三開關閥；一第四開關閥，形成於該反應管與連結至該反應管的排氣單元之間，並且在該反應管與該排氣單元之間連接或斷開；以及一控制器，控制該第一、第二、第三、以及第四開關閥，以藉由以下方式在基板上形成一氮化矽層：開啟該第一開關閥同時關閉該第四開關閥使該第一來源氣體供應至該反應管、第一時期經過之後藉由關閉該第一開關閥將供應至該反應管之該第一來源 氣體留存在該反應管中、第二時期經過之後藉由開啟該第四開關閥將該反應管的內部排空、以及第三時期經過之後藉由開啟該第三開關閥來供應該第三來源氣體；以及藉由以下方式在基板上形成一氮化硼層：開啟該第二開關閥同時關閉該第四開關閥使該第二來源氣體供應至該反應管、第一時期經過之後藉由關閉該第二開關閥將供應至該反應管之該第二來源氣體留存在該反應管中、第二時期經過之後藉由開啟該第四開關閥將該反應管的內部排空、以及第三時期經過之後藉由開啟該第三開關閥來供應該第三來源氣體。
  5. 如申請專利範圍第4項之膜形成設備，更包含一電漿產生器，產生用以活化該第三來源氣體之電漿。
  6. 如申請專利範圍第4項之膜形成設備，更包含一壓力調整閥，形成於該反應管與該排氣單元之間，並且調整該反應管內部的壓力。
  7. 一種半導體裝置的製造方法，該半導體裝置具有場效電晶體及呈柱狀之電容器，該製造方法包含：在其上形成該場效電晶體之基板上形成包含一添加硼的氮化矽膜之多層結構；藉由穿過該多層結構形成呈柱狀且電性連接至該場效電晶體之一雜質擴散區域的第一電極；移除該多層結構以使該添加硼的氮化矽膜存留；至少在該第一電極的一側上形成一介電膜；以及形成覆蓋該介電膜之第二電極。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中該添加硼的氮化矽膜係藉由申請專利範圍第1項之該膜形成方法而形成。
  9. 一種具有場效電晶體及呈柱狀之電容器之半導體裝置，該半導體 裝置包含：第一電極，呈柱狀且電性連接至該場效電晶體之一雜質擴散區域；介電膜，至少形成在該第一電極的一側上；第二電極，形成在該介電膜上；以及支撐膜，朝與呈柱狀之該第一電極的長度方向相交之方向延伸，並且由藉由穿過該第二電極的至少一部分連接至該第一電極之添加硼的氮化矽膜所形成。
  10. 如申請專利範圍第9項之具有場效電晶體及呈柱狀之電容器之半導體裝置，其中該支撐膜係配置在比較接近該第一電極的頂部而非底部的位置。
TW101127851A 2011-08-11 2012-08-01 膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置 TWI521629B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176138A JP5723243B2 (ja) 2011-08-11 2011-08-11 成膜方法、これを含む半導体装置の製造方法、成膜装置、及び半導体装置

Publications (2)

Publication Number Publication Date
TW201316433A true TW201316433A (zh) 2013-04-16
TWI521629B TWI521629B (zh) 2016-02-11

Family

ID=47676988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127851A TWI521629B (zh) 2011-08-11 2012-08-01 膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置

Country Status (5)

Country Link
US (1) US9034718B2 (zh)
JP (1) JP5723243B2 (zh)
KR (1) KR101520885B1 (zh)
CN (1) CN102956447B (zh)
TW (1) TWI521629B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112122727A (zh) * 2020-09-27 2020-12-25 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的成型工艺
TWI795025B (zh) * 2021-10-12 2023-03-01 華邦電子股份有限公司 記憶體元件及其形成方法
US11974424B2 (en) 2021-11-30 2024-04-30 Winbond Electronics Corp. Memory device and method of forming the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197281A (ja) * 2012-03-19 2013-09-30 Elpida Memory Inc 半導体デバイス及びその製造方法
WO2014123084A1 (ja) * 2013-02-07 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
JP6254848B2 (ja) * 2014-01-10 2017-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6291297B2 (ja) 2014-03-17 2018-03-14 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
CN111580190B (zh) 2015-11-24 2021-12-28 哈佛学院院长及董事 制造针对可见光谱波长的电介质超颖表面的原子层沉积处理
KR102394250B1 (ko) 2016-01-06 2022-05-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20200008630A (ko) 2017-05-24 2020-01-28 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 분산 설계된 유전성 메타표면에 의한 광대역 수색성의 평평한 광학 부품
KR20200047612A (ko) 2017-08-31 2020-05-07 메탈렌츠 인코포레이티드 투과성 메타표면 렌즈 통합
KR20200050699A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자
US11978752B2 (en) 2019-07-26 2024-05-07 Metalenz, Inc. Aperture-metasurface and hybrid refractive-metasurface imaging systems
CN116210356A (zh) * 2020-10-05 2023-06-02 东京毅力科创株式会社 使用氧化物半导体材料制造半导体器件的方法
US11927769B2 (en) 2022-03-31 2024-03-12 Metalenz, Inc. Polarization sorting metasurface microlens array device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156822A (ja) 1985-12-27 1987-07-11 Nippon Telegr & Teleph Corp <Ntt> 絶縁薄膜とその形成方法及び形成装置
JPS63120429A (ja) 1986-11-10 1988-05-24 Toshiba Corp 半導体装置
KR100449028B1 (ko) 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
US6962876B2 (en) 2002-03-05 2005-11-08 Samsung Electronics Co., Ltd. Method for forming a low-k dielectric layer for a semiconductor device
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4258518B2 (ja) 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010153418A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010251654A (ja) * 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
JP5223804B2 (ja) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2011044488A (ja) * 2009-08-19 2011-03-03 Elpida Memory Inc 半導体装置およびその製造方法
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
JP2011146428A (ja) * 2010-01-12 2011-07-28 Elpida Memory Inc 半導体装置およびその製造方法
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112122727A (zh) * 2020-09-27 2020-12-25 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的成型工艺
TWI795025B (zh) * 2021-10-12 2023-03-01 華邦電子股份有限公司 記憶體元件及其形成方法
US11974424B2 (en) 2021-11-30 2024-04-30 Winbond Electronics Corp. Memory device and method of forming the same

Also Published As

Publication number Publication date
KR20130018123A (ko) 2013-02-20
JP5723243B2 (ja) 2015-05-27
KR101520885B1 (ko) 2015-05-15
CN102956447B (zh) 2016-04-06
TWI521629B (zh) 2016-02-11
US20130037873A1 (en) 2013-02-14
JP2013041879A (ja) 2013-02-28
US9034718B2 (en) 2015-05-19
CN102956447A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
TWI521629B (zh) 膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置
TWI815806B (zh) 氣隙之建立方法
US9257272B2 (en) Deposited material and method of formation
KR100472258B1 (ko) 고-ｋ절연체를 포함하는 단일 트랜지스터의 강유전체 트랜지스터 구조 및 그 형성방법
KR100622609B1 (ko) 박막 형성 방법
US7888727B2 (en) Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
JP2003519913A (ja) コンデンサ構造のための低熱収支金属酸化物堆積
TWI555059B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
US20090209095A1 (en) Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
US20060172484A1 (en) Method of forming a thin layer and method of manufacturing a flash memory device and a capacitor using the same
KR20110016391A (ko) 반도체 장치의 제조 방법
CN103930992B (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
US7791125B2 (en) Semiconductor devices having dielectric layers and methods of forming the same
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR20200050662A (ko) 기판 처리 방법 및 기판 처리 장치
US20110233723A1 (en) Dielectric film and semiconductor device
KR100647484B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
JP2011204751A (ja) 半導体装置の製造方法
JP2007329286A (ja) 半導体装置、およびその製造方法
CN114678283A (zh) 电容器电解质膜及其制备方法
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
KR100993170B1 (ko) 고유전막을 형성하는 방법 및 이를 이용한 반도체 커패시터제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees