CN102956447B - 成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置 - Google Patents

成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置 Download PDF

Info

Publication number
CN102956447B
CN102956447B CN201210285230.8A CN201210285230A CN102956447B CN 102956447 B CN102956447 B CN 102956447B CN 201210285230 A CN201210285230 A CN 201210285230A CN 102956447 B CN102956447 B CN 102956447B
Authority
CN
China
Prior art keywords
mentioned
open
reaction tube
film
close valve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210285230.8A
Other languages
English (en)
Other versions
CN102956447A (zh
Inventor
铃木启介
门永健太郎
两角友一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102956447A publication Critical patent/CN102956447A/zh
Application granted granted Critical
Publication of CN102956447B publication Critical patent/CN102956447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置、及半导体装置。半导体装置包括场效应晶体管、及具有柱状形状的电容器，其中，该半导体装置还包括：第1电极，其与上述场效应晶体管的杂质扩散区域电连接且具有柱状形状；电介质膜，其形成于上述第1电极的至少侧面上；第2电极，其形成于上述电介质膜上；支承膜，其由添加有硼的氮化硅膜形成，该支承膜沿与具有上述柱状形状的上述第1电极的长度方向相交叉的方向延伸，贯穿上述第2电极的至少一部分且将上述第1电极连结起来，利用该半导体装置能够解决本发明的问题。

Description

成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置
技术领域
本发明涉及一种在半导体晶圆等基板上形成薄膜的成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置。
背景技术
为了半导体存储元件的进一步的高集成化，一种具有能够减低电容器在晶圆表面上的占有面积并且充分地确保静电电量的柱状结构的存储单元引起关注。具体而言，该存储单元的电容器由具有柱状形状的下部电极、形成在该下部电极的侧面的电介质膜、及形成在该电介质膜之上的上部电极构成。通过利用柱状形状的下部电极的侧面，能够确保电容器的面积，因此，能够获得充分的静电电量。
专利文献1：日本特开2010-153418号公报
专利文献2：日本特开2006-287194号公报
为了高集成化的需要，上述柱状形状的下部电极以二维高密度林立的方式形成，因而，例如，下部电极具有直径大约为40nm、高度大约2000nm这样的较高的长径比。因此，在存储单元的制造过程中，可能发生下部电极倒坍这样的问题。
为了防止这种情况，尝试设置支承膜，该支承膜与基板面平行地延伸，在多个下部电极的上端附近连接，用于支承下部电极。例如，在专利文献1中，公开了将由钌（Ru）形成的支柱型电极的上部连结起来的氮化硅膜。
另一方面，作为半导体存储元件的开发动向，为了高集成化而要求极限尺寸进一步降低。对于极限尺寸的降低，例如，可能会导致绝缘膜的绝缘特性恶化，为了防止这种情况，开始使用以往没有使用过的绝缘体材料。在新材料之中，例如，也有成膜温度低于以往的材料的成膜温度的材料。该情况下，在形成该绝缘膜之后的工艺中，当将基板加热至高于该成膜温度的温度时，可能产生该绝缘膜劣化等问题。因此，必须降低后续的工艺温度，但是，若降低后续的工艺温度，例如，则存在作用于上述支承膜的应力变大，反而使柱状形状的下部电极倒塌的情况。
发明内容
本发明考虑到上述情况而提供一种能够防止具有柱状形状且密集配置的电极倒塌的成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置。
采用本发明的第1技术方案，提供一种在成膜装置中进行的成膜方法，该成膜装置包括：反应管，其用于容纳用于对多个基板进行保持的基板保持部；第1气体供给部，其用于向上述反应管供给含有硅的第1原料气体，且具有用于对上述第1原料气体向上述反应管的供给和停止供给进行控制的第1开闭阀；第2气体供给部，其用于向上述反应管供给含有硼的第2原料气体，且具有用于对上述第2原料气体向上述反应管的供给和停止供给进行控制的第2开闭阀；第3气体供给部，其用于向上述反应管供给含有氮的第3原料气体，且具有用于对上述第3原料气体向上述反应管的供给和停止供给进行控制的第3开闭阀；第4开闭阀，其设于上述反应管和与该反应管连接的排气部之间，用于使上述反应管与上述排气部连通或阻断上述反应管与上述排气部之间的连通；该成膜方法通过反复进行以下步骤来形成添加有硼的氮化硅膜，即，规定的次数的氮化硅层沉积步骤，在该氮化硅层沉积步骤中，在关闭上述第4开闭阀的情况下，打开上述第1开闭阀，向上述反应管供给上述第1原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第1原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硅层；规定的次数的氮化硼层沉积步骤，在该氮化硼层沉积步骤中，在关闭上述第4开闭阀的情况下，打开上述第2开闭阀，向上述反应管供给上述第2原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第2原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硼层。
采用本发明的第2技术方案，提供一种成膜装置，该成膜装置包括：反应管，其用于容纳用于对多个基板进行保持的基板保持部；第1气体供给部，其用于向上述反应管供给含有硅的第1原料气体，且具有用于对上述第1原料气体向上述反应管的供给和停止供给进行控制的第1开闭阀；第2气体供给部，其用于向上述反应管供给含有硼的第2原料气体，且具有用于对上述第2原料气体向上述反应管的供给和停止供给进行控制的第2开闭阀；第3气体供给部，其用于向上述反应管供给含有氮的第3原料气体，且具有用于对上述第3原料气体向上述反应管的供给和停止供给进行控制的第3开闭阀；第4开闭阀，其设于上述反应管和与该反应管连接的排气部之间，用于使上述反应管与上述排气部连通或阻断上述反应管与上述排气部之间的连通；控制部，其以如下方式对上述第1开闭阀、上述第2开闭阀、上述第3开闭阀、及上述第4开闭阀进行控制，即，在关闭上述第4开闭阀的情况下，打开上述第1开闭阀，向上述反应管供给上述第1原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第1原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硅层，在关闭上述第4开闭阀的情况下，打开上述第2开闭阀，向上述反应管供给上述第2原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第2原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硼层。
采用本发明的第3技术方案，提供一种半导体装置的制造方法，该制造方法用于制造包括场效应晶体管、及具有柱状形状的电容器的半导体装置，其中，该制造方法包括以下工序，即，在形成有上述场效应晶体管的基板上形成包括添加有硼的氮化硅膜在内的多层膜，形成贯穿上述多层膜且与上述场效应晶体管的杂质扩散区域电连接的、具有柱状形状的第1电极，以留下上述添加有硼的氮化硅膜的方式去除上述多层膜，在上述第1电极的至少侧面上形成电介质膜，形成覆盖上述电介质膜的第2电极。
采用本发明的第4技术方案，提供一种半导体装置，其包括场效应晶体管、及具有柱状形状的电容器，其中，该半导体装置包括：第1电极，其与上述场效应晶体管的杂质扩散区域电连接且具有柱状形状；电介质膜，其形成于上述第1电极的至少侧面上；第2电极，其形成于上述电介质膜上；支承膜，其由添加有硼的氮化硅膜形成，该支承膜沿与具有上述柱状形状的上述第1电极的长度方向相交叉的方向延伸，贯穿上述第2电极的至少一部分且将上述第1电极连结起来。
将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。
本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。
附图说明
被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。
图1是表示本发明的实施方式的半导体装置的结构的概略剖视图。
图2A和图2B是用于说明本发明的实施方式的半导体装置的制造方法的说明图。
图3A和图3B是用于接着图2A和图2B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图4A和图4B是用于接着图3A和图3B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图5A和图5B是用于接着图4A和图4B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图6A和图6B是用于接着图5A和图5B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图7A和图7B是用于接着图6A和图6B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图8A和图8B是用于接着图7A和图7B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图9是用于接着图8A和图8B继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图10是用于接着图9继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图11是用于接着图10继续说明本发明的实施方式的半导体装置的制造方法的说明图。
图12是表示在参照图2A～图11进行说明的半导体装置的制造方法中能够优选使用的成膜装置的说明图。
图13是表示图12的成膜装置的概略俯视图。
图14是用于说明本发明的实施方式的成膜方法的时序图。
图15是用于说明为了确认本发明的实施方式的成膜方法的效果而进行的实验的结果的图。
图16是用于说明利用本发明的实施方式的半导体装置及该半导体装置的制造方法获得的效果的图。
图17是用于说明为了确认本发明的实施方式的成膜方法的效果而进行的实验的其他结果的图。
图18是用于说明为了确认本发明的实施方式的成膜方法的效果而进行的实验的其他结果的图。
具体实施方式
现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。
以下，参照附图来说明本发明的非限定性的例示的实施方式。在全部附图中，对于相同或相应的构件或零件，标注相同或相应的参照附图标记，省略重复的说明。并且，附图的目的并不是表示构件或零件之间的相对比例，因此，本领域的技术人员应该参照以下非限定性的实施方式来决定具体的尺寸。
第1实施方式
参照图1～图11，以制造含有支柱型电容器的存储单元的情况为例来说明本发明的第1实施方式的半导体装置的制造方法。
图1是表示本实施方式的半导体装置即存储单元的一例的剖视图。如图示那样，存储单元100具有在p型的硅晶圆W（以下，称为晶圆W）上形成的（场效果）晶体管Tr与隔着层间绝缘膜1在晶体管Tr的上方形成的电容器C。晶体管Tr包括：元件分离区域50，其通过在晶圆W的局部埋入绝缘体而形成；栅极氧化膜51s，其用于在被元件分离区域50划分的活化区域处覆盖被形成在晶圆W的凹部的侧壁；栅电极51e，其埋入由栅极氧化膜51s划分的凹部，并以比凹部向上方突出的方式形成；杂质扩散区域51c、51n，其作为源极区域/漏极区域。
并且，晶体管Tr的杂质扩散区域51c借助接触插塞（contactplug）51p与位线51b电连接。另一方面，在元件分离区域50上形成有字线51w。并且，在栅电极51e和字线51w之上，例如，形成有由氮化硅构成的绝缘膜54，以覆盖上述各部分的方式形成有绝缘膜53。在绝缘膜53之上形成有上述层间绝缘膜1。
电容器C包括：下部电极7L，其具有支柱形状；电介质层7K，其覆盖下部电极7L；上部电极7U，其设置在电介质层7K上。下部电极7L借助兼作为源电极和漏电极的接触插塞2与晶体管Tr的杂质扩散区域51n电连接。
并且，在本实施方式中，下部电极7L由钌（Ru）形成，下部电极7L例如具有大约为40nm的直径和大约2000nm的高度。在下部电极7L的长径比（高度/直径）较大的情况下，由于下部电极7L有可能倒塌，因而，在下部电极7L的上部设置有用于防止下部电极7L倒塌的支承膜5。通过后述那样的含有硼的氮化硅（SiBN）来形成支承膜5。为了便于说明，在以下的说明中，存在将支承膜5称为SiBN膜的情况。
并且，电介质层7K例如由氧化铪（HfO2）、氧化铝（Al2O3）、钛酸锶（SrTiO3）或氧化锆(ZrO2)这样的高电介质（hing-k）材料构成。并且，也可以利用这些材料层叠而成的多层膜来形成电介质层7K。
并且，能够利用Ru、W等金属或多晶硅来形成上部电极7U。
第2实施方式
接着，说明本发明的第2实施方式的半导体装置的制造方法。在以下的说明中，以制造图1所示的半导体装置（存储单元）100的情况为例。
形成晶体管Tr
首先，说明半导体装置100的晶体管Tr的制造。首先，利用光刻技术在晶圆W上形成用于构成元件分离区域50的凹部，以填埋凹部的方式在晶圆W上沉积例如氧化硅并利用例如化学机械研磨（CMP）法来去除该氧化硅膜，从而形成元件分离区域50。接着，将磷等n型杂质离子注入到晶圆W表面的元件分离区域50彼此之间的区域。之后，在注入有离子的区域之上形成掩模层，在晶圆W上形成凹部。由此，注入有离子的区域被分离出来，获得杂质扩散区域51c和杂质扩散区域51n。并且，在残留掩模层的状态下，利用热氧化法在凹部的内表面形成栅极氧化膜51s。接着，当以填埋被栅极氧化膜51s划分的凹部的方式依次沉淀例如TiN等金属与氮化硅并去除（剥离）掩模层时，能够获得栅电极51e和绝缘膜54。
另外，在掩模层中设有与元件分离区域50的表面相对应的开口，由此，在形成栅电极51e的同时形成字线51w，在字线51w上也能够获得绝缘膜54。
然后，以覆盖栅电极51e、绝缘膜54及晶圆W的表面的方式形成绝缘膜53。接着，在绝缘膜53中形成与杂质扩散区域51c相连接的接触插塞51p后，形成与接触插塞51p相连接的位线51b。接着，在以覆盖绝缘膜53和位线51b的方式形成层间绝缘膜1后，利用光刻技术和蚀刻来形成接触插塞2，因而，形成贯通层间绝缘膜1和绝缘膜53的开口。
接下来，在开口的侧面和底面、层间绝缘膜1之上依次沉积钛（Ti）和氮化钛（TiN）后，以填埋开口的方式沉积钨（W）。然后，利用CMP法将沉积在层间绝缘膜1上的Ti、TiN及W去除而使层间绝缘膜1露出。由此，形成贯穿层间绝缘膜1和绝缘膜53的、与杂质扩散区域51n电连接的接触插塞2。之后，当在层间绝缘膜1上形成绝缘膜（氮化硅）3时，形成晶体管Tr的工序结束。
形成电容器C
接着，参照图2A～图11来说明存储单元100的电容器C的形成方法。为了便于说明，在图2A～图11中省略了晶体管Tr。并且，在图2A～图8B中，示出了两个剖视图。图2A、图3A～图7A和图8A表示与图1所示的截面（x-z面）相对应的截面，图2B、图3B～图7B和图8B分别表示图2A、图3A～图7A和图8A的A-A剖视图（z-y面）。
如图2A和图2B所示，在绝缘膜3之上，例如利用CVD法依次沉积氧化硅膜4、含有硼的氮化硅（SiBN）膜5、氧化硅膜6、无定形碳膜7、及防反射膜8。当例示这些膜的膜厚时，绝缘膜3为50nm～100nm，氧化硅膜4为1μm～3μm，SiBN膜5大约为100nm，氧化硅膜6大约为100nm，无定形碳膜7大约为800nm。并且，防反射膜8能够由氮氧化硅（SiON）层与在该氮氧化硅层上沉积的氧化硅膜构成。
另外，优选利用后述的本发明的实施方式的沉积方法来进行SiBN膜5的成膜。后述该成膜方法。
并且，在防反射膜8之上形成有光致抗蚀剂膜9，如图2A所示，使光致抗蚀剂膜9的图案形成为沿着y轴方向延伸的线在x轴方向上以规定的间距排列而成的线和空间（L/S，lineandspace）图案。此处，L/S图案的空间位于接触插塞2的上方，并且，空间的幅度与接触插塞2的宽度（直径）相等。
接着，将光致抗蚀剂膜9用作掩膜，通过使用了CF4气体的各向异性干蚀刻来对防反射膜8进行蚀刻，并且，将光致抗蚀剂膜9与被蚀刻后的防反射膜8用作掩膜，通过使用了氧（O2）气的各向异性干蚀刻来对无定形碳膜7进行蚀刻。此时，光致抗蚀剂膜9也被使用了氧（O2）气的各向异性干蚀刻去除。其结果，能够获得图3A及图3B所示的结构。
接着，将转印有L/S图案的无定形碳膜7用作掩膜，利用各向异性干蚀刻来对氧化硅膜6、SiBN膜5、氧化硅膜4及绝缘膜3（氮化硅）进行蚀刻。其结果，如图4A所示，形成有贯穿氧化硅膜6、SiBN膜5、氧化硅膜4及绝缘膜3的多个槽部10，该多个槽部10沿y轴方向延伸并在x轴方向上以规定的间距排列。接触插塞2暴露在槽部10的底部。
接着，以覆盖没有被蚀刻而残留下来的氧化硅膜6的表面并填埋槽部10的方式利用CVD法沉积钌（Ru）膜11。之后，通过使用了氧（O2）气与氯（Cl2）气的混合气体的干蚀刻或通过CMP来去除Ru膜11，直到氧化硅膜6露出。其结果，如图5A所示，被埋入槽部10中的Ru膜11暴露于氧化硅膜6的表面。另外，Ru膜11在底部与接触插塞2电连接。
接着，如图6A和图6B所示，在氧化硅膜6的表面与暴露于氧化硅膜6的表面的Ru膜11之上，依次沉积氧化硅膜12、无定形碳膜13及防反射膜14。此处，氧化硅膜12的膜厚为90nm～110nm，无定形碳膜13的膜厚为720nm～880nm。并且，防反射膜14能够由氮氧化硅（SiON）层与在该氮氧化硅层上沉积的氧化硅膜构成。并且，在防反射膜14之上形成有光致抗蚀剂膜17。如图6B所示，使该光致抗蚀剂膜17的图案形成为沿着x轴方向延伸的线在y轴方向上以规定的间距排列而成的L/S图案。并且，光致抗蚀剂膜17的线沿接触插塞2的排列方向（x轴方向）延伸并位于这些接触插塞2的上方。
另外，由于图2A和图2B所示的光致抗蚀剂膜9的线沿y轴方向延伸，因而，基于光致抗蚀剂膜9而形成的Ru膜11也沿y轴方向延伸。另一方面，图6A和图6B所示的光致抗蚀剂膜17的线沿x轴方向延伸。即，当从上方（从-z轴方向）观察时，Ru膜11与光致抗蚀剂膜17的线排列为井字形。并且，接触插塞2位于Ru膜11中的与光致抗蚀剂膜17的线重叠的部分的下方。
接着，将光致抗蚀剂膜17用作掩膜，通过使用了CF4气体的各向异性干蚀刻来对防反射膜14进行蚀刻。接着，将光致抗蚀剂膜17与转印有光致抗蚀剂膜17的L/S图案的防反射膜14用作掩膜，通过使用了氧（O2）气的各向异性干蚀刻来对无定形碳膜13进行蚀刻。由此，光致抗蚀剂膜17的L/S图案转印到无定形碳膜13上。并且，光致抗蚀剂膜17也被该蚀刻去除。其结果，能够获得图7A及图7B所示的结构。
接着，将无定形碳膜13用作掩膜，利用各向异性干蚀刻来对氧化硅膜12、氧化硅膜6、SiBN膜5及氧化硅膜4进行蚀刻。其结果，能够获得图8A及图8B所示的结构。当将该结构用立体图表示时，如图9所示。即，该结构包括：多个第1壁部W1，其沿x轴方向延伸并在y轴方向上以规定的间距排列；多个第2壁部W2，其与第1壁部W1正交，沿y轴方向延伸并在x轴方向上以规定的间距排列。第2壁部W2由Ru膜11构成，第1壁部W1包括Ru膜11，且包括在使用无定形碳膜13进行的蚀刻后留下的氧化硅膜4、SiBN膜5、氧化硅膜6及氧化硅膜12。
接着，将氧化硅膜12用作掩膜，例如，利用电感耦合等离子体（ICP）型的干蚀刻装置，对Ru膜11进行各向异性干蚀刻。在该各向异性干蚀刻中，将氧（O2）气与氯（Cl2）气混合后的气体用作蚀刻气体。利用该蚀刻来去除图9所示的露出的第2壁部W2，留下第1壁部W1（参照图10）。
接着，在通过使用了稀氢氟酸（DHF）的湿式蚀刻来去除在第1壁部W1内残存的氧化硅膜12、氧化硅膜6及氧化硅膜4后，如图11所示，在层间绝缘膜1和绝缘膜3上残留有Ru膜11与SiBN膜5。该Ru膜11竖立设置于接触插塞2之上且具有矩阵状配置的多个柱状形状，该Ru膜11相当于下部电极7L。如图11所示，下部电极7L在上部被沿x轴方向延伸的SiBN膜5连结起来，由此，能够防止倒塌。
接着，以覆盖下部电极7L、绝缘膜3、及SiBN膜5的露出面的方式形成电介质层7K。之后，利用CVD法，使用Ru、W等金属或多晶硅来形成上部电极7U。并且，当在上部电极7U上形成层间绝缘膜73、配线74、及表面保护膜75（图1）后，完成图1所示的存储单元100。
第3实施方式
接着，参照图12和图13来说明优选用于形成上述SiBN膜5的本发明的实施方式的成膜装置。
图12是表示本发明的实施方式的成膜装置的概略剖视图，图13是表示成膜装置（省略了加热部件）的横剖视图。如图示那样，成膜装置200具有下端开口的有顶部的圆筒体状的处理容器400。处理容器400例如由石英形成，在其顶部设有石英制的顶板6。并且，处理容器400的下端开口部例如借助O形密封圈等密封构件81与由不锈钢形成的、具有圆筒体形状的歧管800连结，利用歧管800来支承处理容器400。从歧管800的下部开口以晶圆舟皿120可升降的方式插卸自由地安装有作为保持部件的石英制的晶圆舟皿120，该作为保持部件的石英制的晶圆舟皿120以多层的方式载置有多张作为被处理体的半导体晶圆W。在本实施方式中，晶圆舟皿120的支柱12A例如能够以大致相等间距多层地支承50张～100张直径为300mm的晶圆W。
借助石英制的保温筒140将晶圆舟皿120载置到载置台160上，利用旋转轴20来支承该载置台160，该旋转轴20贯穿对歧管800的下端开口部进行开闭的例如不锈钢制的盖部180。在旋转轴20与盖部180的供该旋转轴20贯穿的通孔之间，例如，设有磁性流体密封件22，该磁性流体密封件22以旋转轴20可旋转的方式气密地支承该旋转轴20。并且，在盖部180的周边部与歧管800的下端部，例如设有由O形密封圈等构成的密封构件24，从而保持处理容器400内的密闭性。
旋转轴20例如安装于被舟皿升降机（boatelevator）等升降机构（未图示）支承的臂26的前端，晶圆舟皿120和盖部180等一体地升降而相对于处理容器400内出入。另外。也可以将载置台160固定于盖部180，在不使晶圆舟皿120旋转的情况下来进行晶圆W的处理。
歧管800与以下各部件连接，即，用于供给例如氨（NH3）气来作为被等离子化的氮化气体的氮化气体供给部件28、用于供给例如DCS（二氯甲硅烷）气体来作为成膜气体的硅烷系气体的硅烷系气体供给部件30、用于供给例如BCl3气体来作为含硼气体的含硼气体供给部件32、用于供给非活性性气体例如N2气体来作为吹扫气体的吹扫气体供给部件36。
具体而言，氮化气体供给部件28具有气体分散喷嘴38，该气体分散喷嘴38由向内侧贯穿歧管800的侧壁并弯曲、向上方向延伸的石英管构成。在气体分散喷嘴38上，以沿气体分散喷嘴38的长度方向隔开规定的间隔的方式形成有多个（许多）气体喷射孔38A，从各气体喷射孔38A朝向水平方向大致均匀地喷射氨气。
并且，硅烷系气体供给部件30具有气体分散喷嘴40，该气体分散喷嘴40由向内侧贯穿歧管800的侧壁并弯曲、向上方向延伸的石英管构成。在气体分散喷嘴40上，以沿气体分散喷嘴40的长度方向隔开规定的间隔的方式形成有多个（许多）气体喷射孔40A，从各气体喷射孔40A朝向水平方向大致均匀地喷射硅烷系气体即DCS气体。
并且，含硼气体供给部件32具有气体分散喷嘴42，该气体分散喷嘴42由向内侧贯穿歧管800的侧壁并弯曲、向上方向延伸的石英管构成。在气体分散喷嘴42上，以沿气体分散喷嘴42的长度方向隔开规定的间隔的方式形成有多个（许多）气体喷射孔42A（参照图13），从各气体喷射孔42A朝向水平方向大致均匀地喷射BCl3气体。并且，吹扫气体供给部件36具有向内侧贯穿歧管800的侧壁的气体喷嘴46。
上述各喷嘴38、40、42、46分别与气体通路48、50、52、56连接。在各气体通路48、50、52、56上分别设有开闭阀48A、50A、52A、56A、及例如质量流量控制器等流量控制器48B、50B、52B、56B。由此，能够以控制流量的方式供给NH3气体、DCS气体、BCl3气体及N2气体。并且，例如利用具有计算机等的控制部60来进行上述各气体的供给、停止供给、气体流量的控制、排气***ES的开闭阀84a及压力调整阀84b、高频电源76的接通、断开控制等。控制部60也控制成膜装置200的整体的动作。并且，控制部60从存储有用于进行控制的程序的存储介质62读取程序，控制部60通过执行所读取的程序来对成膜装置200和各组成零件或部件进行控制。存储介质62也可以为例如硬盘、光盘、光磁盘、存储卡、FLOPPY（注册商标）（软盘）等。
在处理容器400的侧壁的一部分上沿处理容器400的高度方向形成有活化部66，该活化部66用于产生等离子体，使氮化气体活化。具体而言，用例如石英制的等离子体划分壁72来从沿上下方向细长地形成于处理容器400的侧壁的开口70的外侧气密地覆盖开口70，从而形成活化部66。更具体地说，通过从开口70的外侧将等离子体划分壁72焊接于开口70来形成活化部66。由此，在处理容器400的侧壁形成以向外侧陷入成凹部状且朝向处理容器400开口的空间。开口70在上下方向上充分地较长地形成，以能够在高度方向上覆盖保持于晶圆舟皿120的全部的晶圆W。
并且，在等离子体划分壁72的外侧设有沿两侧壁在上下方向上延伸且彼此相面对的细长的一对等离子体电极74（参照图13）。等离子体电极74借助供电线78与等离子体产生用的高频电源76连接，能够通过对等离子体电极74施加例如13.56MHz的高频电压来在等离子体划分壁72的内部空间产生等离子体。此外，高频电压的频率不限于13.56MHz，也可以使用其他频率例如400kHz等。
并且，在等离子体划分壁72的外侧，以覆盖等离子体划分壁72的方式例如设置有由石英构成的绝缘保护罩80。并且，在该绝缘保护罩80的内侧部分设有未图示的制冷剂通路，能够通过使冷却后的氮气、冷却水流动来冷却等离子体电极74。
并且，氮化气体用的气体分散喷嘴38在中途向处理容器400的径向外侧弯曲，且沿等离子体划分壁72的与晶圆舟皿120相面对的表面立起。因此，当从高频电源76向等离子体电极74施加高频电压时，从气体分散喷嘴38的气体喷射孔38A喷射出的氨气在等离子体划分壁72的内部空间被活化并朝向处理容器400内的晶圆舟皿120流动。
另一方面，如图13所示，硅烷系气体用的气体分散喷嘴40与含硼气体用的气体分散喷嘴42在处理容器400内分别在等离子体划分壁72的靠开口70外侧的部位立起。从设于各喷嘴40、42的各气体喷射孔40A、42A朝向处理容器400的中心方向分别喷射硅烷系气体与BCl3气体。
并且，在处理容器400上设有用于对处理容器400内进行排气的细长的排气口68，该排气口68与活化部66以隔着晶圆舟皿120的方式设置。并且，利用焊接来安装排气口罩构件82，该排气口罩构件82覆盖排气口68且由石英构成，成形为截面呈日文コ字形。该排气口罩构件82沿处理容器400的侧壁向上方延伸，且在处理容器400的上方具有气体出口84。气体出口84与包含开闭阀84a、压力调整阀84b及真空泵84p的排气***ES连接，利用这些开闭阀84a、压力调整阀84b及真空泵84p将处理容器400内排气为真空。并且，以包围处理容器400的外周的方式设置有用于对该处理容器400及该处理容器400内部的晶圆W进行加热的筒体状的加热部86。
第4实施方式
接着，对于本发明的第4实施方式的成膜方法，参照图12、图13和图14，以使用上述成膜装置200来形成上述SiBN膜的情况为例。
首先，例如，将50张～100张的300mm尺寸的晶圆W搭载到晶圆舟皿120上（图12）。接着，从下方将该晶圆舟皿120***预先设定成规定的温度的处理容器400内，关闭盖部18来密闭处理容器400。对处理容器400内进行排气并维持成规定的压力，并且，通过增大向加热部件86供给的供给电力来加热晶圆W并维持工艺温度。
接着，打开排气***ES的开闭阀84a（图12），将压力调整阀84b设成全开，利用真空泵84p对处理容器400内进行排气，直到处理容器400内达到真空程度。之后，关闭开闭阀84a，对处理容器400内进行密封。接着，打开开闭阀50A（图12），从硅烷系气体供给部件30向处理容器400内供给DCS气体，在经过规定的期间T1（图14）后，关闭开闭阀50A。之后，在密封处理容器400的状态下放置规定的期间T2。对于在期间T1中向处理容器400内供给的DCS气体而言，不仅在期间T1，在期间T2中，也被封入在处理容器400内，由此，DCS气体充分地吸附在被晶圆舟皿120保持的晶圆W的表面。
接着，在将压力调整阀84b设成全开的情况下，打开开闭阀84a，对处理容器400内的气氛气体中的DCS气体进行排气。在经过规定的期间T3后，打开开闭阀48A（图12），从氮化气体供给部件28向处理容器400内供给NH3气体，并且，通过将压力调整阀84b例如设为半开，从而将处理容器400内维持成规定的压力。在经过规定的期间T4，处理容器400内的压力稳定后，接通高频电源76，对等离子体电极74施加例如13.56Mhz的高频电压，而在等离子体划分壁72的内部空间产生等离子体，由此，使NH3气体活化。NH3气体活化而产生的活性种使吸附于晶圆W的表面的DCS气体氮化，在晶圆W的表面形成一个或多个分子层的SiN层。在经过规定的期间T5后，断开高频电源76，通过关闭开闭阀48A并使压力调整阀84b全开，从而仅在规定的期间T6对处理容器400内的NH3气体进行排气，之后，再次关闭压力调整阀84b。接着，以规定的次数反复进行从上述期间T1到期间T6的循环，从而在晶圆W的表面上形成具有规定的分子数的SiN膜。
接着，在SiN膜的成膜循环的最后的期间T6后，在关闭压力调整阀84b的情况下，代替硅烷系气体供给部件30的开闭阀50A，打开含硼气体供给部件32的开闭阀52A，将BCl3气体供给到处理容器400内，在经过规定的期间P1后，关闭开闭阀52A。之后，在密封处理容器400的状态下放置规定的期间P2。在期间P1中供给到处理容器400内的BCl3气体不仅在期间T1，在期间T2中也被封入在处理容器400内，由此，BCl3气体充分地吸附在被晶圆舟皿120保持的晶圆W的表面（SiN膜上）。
接着，在将压力调整阀84b设成全开的情况下，打开开闭阀84a，对处理容器400内的气氛气体中的BCl3气体进行排气。在经过规定的期间P3后，打开开闭阀48A（图12），从氮化气体供给部件28向处理容器400内供给NH3气体，并且，通过将压力调整阀84b设为半开，从而将处理容器400内维持成规定的压力。在经过规定的期间P4，处理容器400内的压力稳定后，接通高频电源76，对等离子体电极74施加例如13.56Mhz的高频电压，而在等离子体划分壁72的内部空间产生等离子体，由此，使NH3气体活化。NH3气体活化而产生的活性种使吸附于晶圆W的表面的BCl3气体氮化，在晶圆W的表面形成一个或多个分子层的BN层。在经过规定的期间P5后，断开高频电源76，通过关闭开闭阀48A并使压力调整阀84b全开，从而在规定的期间P6对处理容器400内的BCl3气体进行排气。接着，以规定的次数反复进行从上述期间P1到期间P6的循环，从而在晶圆W的表面上形成具有规定的分子数的BN膜。
这之后，反复进行规定的次数的、从期间T1到期间T6的SiN成膜循环与规定的次数的、从期间P1到期间P6的BN成膜循环，从而形成SiBN膜。并且，通过改变SiN成膜循环的次数与BN成膜循环的次数，能够调整SixByNz(x+y+z=1)膜的组成x和组成y。
如下例示上述成膜方法的条件。
DCS流量：50sccm～2000sccm
BCl3流量：50sccm～300sccm
NH3流量：500sccm～5000sccm
NH3供给时的处理容器400内压力：13.3Pa～133Pa
期间T1：大约3秒
期间T2：0秒～30秒
期间T3：5秒～10秒
期间T4：大约1秒
期间T5：20秒
期间T6：5秒～10秒
期间P1：5秒～15秒
期间P2：5秒～10秒
期间P3：5秒～10秒
期间P4：大约1秒
期间P5：20秒
期间P6：5秒～10秒
另外，在对处理容器400内进行排气的期间T3、T6、P3、P6中，例如，也可以从吹扫气体供给部件36向处理容器400内供给非活性性气体，对残留在处理容器400内的气体进行吹扫。并且，也可以不设置用于使NH3气体的流量与处理容器400内的压力稳定的期间T4和期间P4，而在开始NH3气体的供给的同时接通高频电源76。
接着，参照图15～图18来说明本发明的第4实施方式的成膜方法的效果和优点。
图15是表示作用于已经形成的SiBN膜（包括SiN膜）的应力与该SiBN膜中的硼浓度的关系的图表。图15中的硼浓度(atm.％)与表示成SixByNz(x+y+z=1)的情况下的组成y相对应。此处，组成z大致为0.6，(x+y)大致为0.4。并且，利用应力计对形成SiBN膜的晶圆的成膜前后的晶圆的翘曲进行了测定，根据其结果求出了SiBN膜中的应力。并且，将SiBN膜的成膜温度设成了550℃。
如图15所示，在硼浓度为零（即SiN膜）的情况下，膜中的拉伸应力达到了1.2GPa。但是，随着组成y的增加，应力急剧地减少。特别是，在组成y为0.3的情况下，作用于SiN膜中的应力为压缩应力（大约0.1Gpa）。例如，当在作为支承膜5（图11）的SiBN膜的膜中作用有拉伸应力时，例如，如表示支承膜5与下部电极7L的俯视图即图16所示，由于支承膜5，下部电极7L（Ru膜11）彼此相互拉拽而倾斜，下部电极7L的上端部可能会相互靠近(参照图中的箭头)。在该情况下，当彼此相邻的下部电极7L在其上部发生接触时，就已经不能形成电容器C。然而，在本发明的实施方式的半导体装置100中，例如，由于利用拉伸应力小于SiN膜的拉伸应力的SiBN来形成支承膜，因而，能够避免下部电极7L的倾斜。根据图15的结果，硼浓度优选为膜中的应力在0.5GPa以下的从15atm.％到30atm.％的范围，更优选为从21atm.％到28atm.％的范围。
图17表示对利用稀氢氟酸进行的SiBN膜的蚀刻速度进行分析的结果。为了利用稀氢氟酸去除图10所示的氧化硅膜12、氧化硅膜6及氧化硅膜4，获得用于支承下部电极7L的上部的支承膜5（SiBN膜），分析支承膜5对稀氢氟酸的耐蚀刻性是重要的。
在图17中，纵轴表示蚀刻量，横轴表示蚀刻时间。并且，在图17中，示出了硼浓度为0atm.％、12atm.％、21atm.％、30atm.％的情况下的结果。如图示那样，在硼浓度为0atm.％（即SiN膜）的情况下，稀氢氟酸的蚀刻速度（图17中的曲线的斜率）最大，可知，随着硼浓度的变高，蚀刻速度降低。特别是，在硼浓度为30atm.％的情况下，在蚀刻初始阶段（即最表面），比SiN膜的情况容易被蚀刻，但是，与SiN膜的蚀刻速度相比，SiBN膜的蚀刻速度减半。由该结果可知，与SiN膜相比，SiBN膜具有较大的耐稀氢氟酸性。耐稀氢氟酸性越大，就越能够使支承膜5的膜变薄。因此，施加于下部电极7L的力也减少，能够进一步避免下部电极7L的倒塌。根据图17所示的结果，一般认为硼浓度优选为12atm.％到30atm.％的范围。
并且，图18表示对SiBN膜的蚀刻量的经时变化进行分析的结果。即，在成膜两天后与成膜七天后，在同一条件下，利用稀氢氟酸对具有规定的硼浓度的SiBN膜(包括SiN膜)进行蚀刻，对其蚀刻量进行了比较。此外，在成膜两天后与成膜七天后进行的蚀刻是对在一张晶圆上形成的同一SiBN膜的不同部分进行的。如图示那样，可知，随着硼浓度变高，七天后的蚀刻量大于两天后的蚀刻量。作为蚀刻量变大的原因，一般认为是SiBN膜吸收了气氛中的水分，推测随着硼浓度变大，SiBN膜的吸湿性变高。从在利用稀氢氟酸进行氧化硅膜4等的蚀刻后残留的支承膜（SiBN膜）5的厚度的工艺间的再现性的观点出发，优选为蚀刻量的经时变化较小的SiBN膜。根据图18所示的结果，一般认为硼浓度优选为在成膜两天后到成膜七天后的五天期间中的蚀刻量的增大为大约18nm～22nm程度的30atm.％以下。
此外，在形成具有上述范围的硼浓度的SiBN膜时，采用本发明的实施方式的成膜方法，存在容易控制组成的优点。在该成膜方法中，单独进行SiN成膜循环与BN成膜循环。即，在SiN膜的成膜中，不向处理容器400（图12）供给硼原料（例如BCl3），在BN膜的成膜中，不向处理容器400供给硅原料（DCS）。即使同时向处理容器400供给硼原料与硅原料，在该情况下也能够利用两原料的供给量比来控制硼原料分子与硅原料分子的吸附比例（吸附比）。但是，由于吸附比与供给量比的关系也依赖于成膜条件，因而，有可能利用供给量比不能充分地控制组成比。采用本发明的实施方式的成膜方法，由于仅使硅原料吸附在晶圆表面并被氮化而形成SiN膜，仅使硼原料吸附在晶圆表面并被氮化而形成BN膜，因而，不必控制吸附比。并且，能够利用SiN膜与BN膜之间的膜的数量之比来控制组成比，因而，控制性良好。
根据以上的结果，能够理解本发明的实施方式的半导体装置、半导体装置的制造方法、成膜装置及成膜方法的效果和优点。
以上，参照几个实施方式来说明了本发明，但是，本发明并不限于上述实施方式，能够进行各种变形。
例如，在上述成膜装置200的、处理容器400与真空泵84p之间设置了开闭阀84a与压力调整阀84b，但是，也可以代替开闭阀84a与压力调整阀84b，而使用带有压力调整功能的开闭阀（能够进行阻断的压力调整阀）。
并且，作为MOS型晶体管，也可以使用槽型以外的栅电极。例如，也可以使用平面型晶体管、纵型晶体管。
采用本发明的实施方式，提供一种能够防止具有柱状形状且密集排列的电极倒塌的成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置、及半导体装置
本申请以2011年8月11日向日本专利局提出申请的日本专利申请第2011-176138号为基础主张优先权的利益，以参照的方式将其全部公开内容引入本说明书。

Claims (9)

1.一种成膜方法，其在成膜装置中进行，
该成膜装置包括：
反应管，其用于容纳用于对多个基板进行保持的基板保持部；
第1气体供给部，其用于向上述反应管供给含有硅的第1原料气体，且具有用于对上述第1原料气体向上述反应管的供给和停止供给进行控制的第1开闭阀；
第2气体供给部，其用于向上述反应管供给含有硼的第2原料气体，且具有用于对上述第2原料气体向上述反应管的供给和停止供给进行控制的第2开闭阀；
第3气体供给部，其用于向上述反应管供给含有氮的第3原料气体，且具有用于对上述第3原料气体向上述反应管的供给和停止供给进行控制的第3开闭阀；
第4开闭阀，其设于上述反应管和与该反应管连接的排气部之间，用于使上述反应管与上述排气部连通或阻断上述反应管与上述排气部之间的连通；
该成膜方法通过反复进行以下步骤来形成添加有硼的氮化硅膜，即：规定的次数的氮化硅层沉积步骤，在该氮化硅层沉积步骤中，在关闭上述第4开闭阀的情况下，打开上述第1开闭阀，向上述反应管供给上述第1原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第1原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硅层；规定的次数的氮化硼层沉积步骤，在该氮化硼层沉积步骤中，在关闭上述第4开闭阀的情况下，打开上述第2开闭阀，向上述反应管供给上述第2原料气体，在经过第1期间后，关闭上述第2开闭阀，将供给到上述反应管内的上述第2原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硼层。
2.根据权利要求1所述的成膜方法，其中，
在供给上述第3原料气体时，利用等离子体使上述第3原料气体活化。
3.根据权利要求1所述的成膜方法，其中，
在供给上述第3原料气体时，将上述反应管内的压力控制成规定的压力。
4.一种成膜装置，其中，
该成膜装置包括：
反应管，其用于容纳用于对多个基板进行保持的基板保持部；
第1气体供给部，其用于向上述反应管供给含有硅的第1原料气体，且具有用于对上述第1原料气体向上述反应管的供给和停止供给进行控制的第1开闭阀；
第2气体供给部，其用于向上述反应管供给含有硼的第2原料气体，且具有用于对上述第2原料气体向上述反应管的供给和停止供给进行控制的第2开闭阀；
第3气体供给部，其用于向上述反应管供给含有氮的第3原料气体，且具有用于对上述第3原料气体向上述反应管的供给和停止供给进行控制的第3开闭阀；
第4开闭阀，其设于上述反应管和与该反应管连接的排气部之间，用于使上述反应管与上述排气部连通或阻断上述反应管与上述排气部之间的连通；以及
控制部，其以如下方式对上述第1开闭阀、上述第2开闭阀、上述第3开闭阀、及上述第4开闭阀进行控制，即，在关闭上述第4开闭阀的情况下，打开上述第1开闭阀，向上述反应管供给上述第1原料气体，在经过第1期间后，关闭上述第1开闭阀，将供给到上述反应管内的上述第1原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硅层，在关闭上述第4开闭阀的情况下，打开上述第2开闭阀，向上述反应管供给上述第2原料气体，在经过第1期间后，关闭上述第2开闭阀，将供给到上述反应管内的上述第2原料气体封入上述反应管，在经过第2期间后，打开上述第4开闭阀，对上述反应管内进行排气，在经过第3期间后，打开上述第3开闭阀，供给上述第3原料气体，由此，在上述基板上形成氮化硼层。
5.根据权利要求4所述的成膜装置，其中，
该成膜装置还包括等离子体产生部，该等离子体产生部用于产生使上述第3原料气体活化的等离子体。
6.根据权利要求4所述的成膜装置，其中，
该成膜装置还包括压力调整阀，该压力调整阀设于上述反应管与上述排气部之间，用于调整上述反应管内的压力。
7.一种半导体装置的制造方法，该制造方法用于制造包括场效应晶体管、及具有柱状形状的电容器的半导体装置，其中，
该制造方法包括以下工序，即，在形成有上述场效应晶体管的基板上形成包括添加有硼的氮化硅膜在内的多层膜，形成贯穿上述多层膜且与上述场效应晶体管的杂质扩散区域电连接的、具有柱状形状的第1电极，以留下上述添加有硼的氮化硅膜的方式去除上述多层膜，在上述第1电极的至少侧面上形成电介质膜，形成覆盖上述电介质膜的第2电极，
其中，利用权利要求1至3中任一项所述的成膜方法来形成上述添加有硼的氮化硅膜。
8.一种半导体装置，其包括场效应晶体管、及具有柱状形状的电容器，其中，
该半导体装置包括：
第1电极，其与上述场效应晶体管的杂质扩散区域电连接且具有柱状形状；
电介质膜，其形成于上述第1电极的至少侧面上；
第2电极，其形成于上述电介质膜上；
支承膜，其由添加有硼的氮化硅膜形成，该支承膜沿与具有上述柱状形状的上述第1电极的长度方向相交叉的方向延伸，贯穿上述第2电极的至少一部分且将上述第1电极连结起来，其中，利用权利要求1至3中任一项所述的成膜方法来形成上述添加有硼的氮化硅膜。
9.根据权利要求8所述的半导体装置，其中，
上述支承膜位于上述第1电极的比其下端靠近上端的位置。
CN201210285230.8A 2011-08-11 2012-08-10 成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置 Active CN102956447B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-176138 2011-08-11
JP2011176138A JP5723243B2 (ja) 2011-08-11 2011-08-11 成膜方法、これを含む半導体装置の製造方法、成膜装置、及び半導体装置

Publications (2)

Publication Number Publication Date
CN102956447A CN102956447A (zh) 2013-03-06
CN102956447B true CN102956447B (zh) 2016-04-06

Family

ID=47676988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210285230.8A Active CN102956447B (zh) 2011-08-11 2012-08-10 成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置

Country Status (5)

Country Link
US (1) US9034718B2 (zh)
JP (1) JP5723243B2 (zh)
KR (1) KR101520885B1 (zh)
CN (1) CN102956447B (zh)
TW (1) TWI521629B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197281A (ja) * 2012-03-19 2013-09-30 Elpida Memory Inc 半導体デバイス及びその製造方法
WO2014123084A1 (ja) * 2013-02-07 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
JP6254848B2 (ja) * 2014-01-10 2017-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6291297B2 (ja) 2014-03-17 2018-03-14 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
CN111580190B (zh) 2015-11-24 2021-12-28 哈佛学院院长及董事 制造针对可见光谱波长的电介质超颖表面的原子层沉积处理
KR102394250B1 (ko) 2016-01-06 2022-05-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20200008630A (ko) 2017-05-24 2020-01-28 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 분산 설계된 유전성 메타표면에 의한 광대역 수색성의 평평한 광학 부품
KR20200047612A (ko) 2017-08-31 2020-05-07 메탈렌츠 인코포레이티드 투과성 메타표면 렌즈 통합
KR20200050699A (ko) * 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자
US11978752B2 (en) 2019-07-26 2024-05-07 Metalenz, Inc. Aperture-metasurface and hybrid refractive-metasurface imaging systems
CN112122727B (zh) * 2020-09-27 2022-03-01 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的成型工艺
CN116210356A (zh) * 2020-10-05 2023-06-02 东京毅力科创株式会社 使用氧化物半导体材料制造半导体器件的方法
TWI795025B (zh) * 2021-10-12 2023-03-01 華邦電子股份有限公司 記憶體元件及其形成方法
US11974424B2 (en) 2021-11-30 2024-04-30 Winbond Electronics Corp. Memory device and method of forming the same
US11927769B2 (en) 2022-03-31 2024-03-12 Metalenz, Inc. Polarization sorting metasurface microlens array device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101962756A (zh) * 2009-07-22 2011-02-02 东京毅力科创株式会社 半导体处理用的成批化学气相沉积方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156822A (ja) 1985-12-27 1987-07-11 Nippon Telegr & Teleph Corp <Ntt> 絶縁薄膜とその形成方法及び形成装置
JPS63120429A (ja) 1986-11-10 1988-05-24 Toshiba Corp 半導体装置
KR100449028B1 (ko) 2002-03-05 2004-09-16 삼성전자주식회사 원자층 증착법을 이용한 박막 형성방법
US6962876B2 (en) 2002-03-05 2005-11-08 Samsung Electronics Co., Ltd. Method for forming a low-k dielectric layer for a semiconductor device
KR100448714B1 (ko) * 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4258518B2 (ja) 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010153418A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010251654A (ja) * 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
JP2011044488A (ja) * 2009-08-19 2011-03-03 Elpida Memory Inc 半導体装置およびその製造方法
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
JP2011146428A (ja) * 2010-01-12 2011-07-28 Elpida Memory Inc 半導体装置およびその製造方法
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101962756A (zh) * 2009-07-22 2011-02-02 东京毅力科创株式会社 半导体处理用的成批化学气相沉积方法及装置

Also Published As

Publication number Publication date
KR20130018123A (ko) 2013-02-20
JP5723243B2 (ja) 2015-05-27
KR101520885B1 (ko) 2015-05-15
TWI521629B (zh) 2016-02-11
US20130037873A1 (en) 2013-02-14
JP2013041879A (ja) 2013-02-28
US9034718B2 (en) 2015-05-19
TW201316433A (zh) 2013-04-16
CN102956447A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
CN102956447B (zh) 成膜方法、包含该成膜方法的半导体装置的制造方法、成膜装置及半导体装置
CN100426474C (zh) 半导体工艺的成膜方法和装置
CN100426475C (zh) 氧化硅膜的成膜方法以及成膜装置
KR101514867B1 (ko) 성막 방법 및 성막 장치
TWI528448B (zh) 遠端激發氟與水蒸氣的蝕刻方法
US20160168704A1 (en) Gas injectors
CN102610518B (zh) 含碳薄膜的宽度减小方法及氧化装置
CN101136332B (zh) 半导体处理用的氧化方法和装置
CN103243309A (zh) 成膜装置及成膜方法
US20130093048A1 (en) Deposited Material and Method of Formation
CN101562133A (zh) 形成掺杂有金属的含硅绝缘膜的成膜方法和装置
CN103243314A (zh) 成膜装置
CN102097302A (zh) 成膜方法和成膜装置
US20150107517A1 (en) Plasma Processing Apparatus
US20060110533A1 (en) Methods and apparatus for forming a titanium nitride layer
CN102978586A (zh) 成膜装置和成膜方法
CN100594588C (zh) 氮化硅膜形成方法及装置
US20060110534A1 (en) Methods and apparatus for forming a titanium nitride layer
US20110039389A1 (en) Manufacturing method of semiconductor device
JP2007281082A (ja) 成膜方法及び成膜装置並びに記憶媒体
WO2008137239A1 (en) Atomic layer deposition methods, methods of forming dielectric materials, methods of forming capacitors, and methods of forming dram unit cells
KR20200123482A (ko) 챔퍼리스 (chamferless) 비아 통합 스킴 (scheme)
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
TWI607485B (zh) 成膜方法
US20130216708A1 (en) Precursor evaporators and methods of forming layers using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant