CN114678283A - 电容器电解质膜及其制备方法 - Google Patents

电容器电解质膜及其制备方法 Download PDF

Info

Publication number
CN114678283A
CN114678283A CN202011568032.3A CN202011568032A CN114678283A CN 114678283 A CN114678283 A CN 114678283A CN 202011568032 A CN202011568032 A CN 202011568032A CN 114678283 A CN114678283 A CN 114678283A
Authority
CN
China
Prior art keywords
electrolyte membrane
capacitor
producing
treatment
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011568032.3A
Other languages
English (en)
Inventor
崔基雄
项金娟
李亭亭
刘青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011568032.3A priority Critical patent/CN114678283A/zh
Publication of CN114678283A publication Critical patent/CN114678283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请涉及半导体技术领域，具体涉及一种电容器电解质膜的制备方法，包括以下步骤：在电容器下部电极上淀积电解质膜；降低反应室内的压强；对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。本申请依次对电解质膜进行若干次处理工艺以及远程等离子体处理，解决了电解质膜的厚度不均匀以及改善了电解质膜表面的Zr空位、O空位的问题，提升了电解质膜的击穿电压，进而降低了电容器漏电发生的可能性。

Description

电容器电解质膜及其制备方法
技术领域
本申请涉及半导体技术领域，具体涉及一种电容器电解质膜及其制备方法。
背景技术
在DRAM上使用的电容器(Capacitor)具有多种结构，其中，宽高比(Aspect Ratio)大约在40:1以上的圆柱状(Cylinder Type)或柱状(Pillar Type)结构的居多，这种情况下，沉积在电容器(Capacitor)上的电解质(Dielectric)ZrO2很难有100％的台阶覆盖(Step Coverage)。一般来说，电容器(Capacitor)上的电解质(Dielectric)ZrO2的台阶覆盖(Step Coverage)不到93％。如图1所示，这会使得电解质(Dielectric)ZrO210'在下部电极11'的底部区域(Capacitor BottomZone)厚度(Thickness)变薄，此外，在沉积电解质(Dielectric)ZrO2 10'时，由于反应不完全，使得电解质(Dielectric)ZrO210'上会留下各种缺陷，比如产生空位(Void)和金属杂质(Metal Impurity)，导致ZrO2膜的击穿电压(Breakdown Voltage)变低，进而发生漏电(Leakage)的问题。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种电容器电解质膜及其制备方法，以解决电容器漏电的问题。
为了实现上述目的，本申请第一方面提供了一种电容器电解质膜的制备方法，包括以下步骤：
在电容器下部电极上淀积电解质膜；
降低反应室内的压强；
对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。
本申请第二方面提供了一种由上所述的电容器电解质膜的制备方法处理得到的电容器电解质膜。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了现有技术中上部电极与电解质膜的结构示意图；
图2示出了本申请一个实施例中上部电极与电解质膜的结构示意图；
图3示出了本申请一个实施例中向反应室内供应电解质膜的前驱体的结构示意图；
图4示出了本申请一个实施例中向反应室内供应含氧等离子体的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参照图2，本申请的第一方面提供了一种圆柱状电容器100，该电容器100包括：
下部电极10，下部电极10呈圆筒状；
电解质膜11，形成于下部电极10上；
上部电极(图内未示意)，形成于电解质膜11的表面。
在本实施例中，下部电极10的材质可以选自金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。
另外，上部电极的材料可以选自TiN、TaN、W/WN、WN、Pt、Ru、AlN中的任一种或上述材料所组成群组中的两种以上所形成的叠层，或者上部电极由如下膜形成：该膜由与Si、C、Al、Ge等结合的上述材料(即TiN、TaN、WN、Pt、Ru、或AlN)制成，或者上部电极优选地为TiN膜。
值得一提的是，电解质膜11的材质为高k介质层，以提高单位面积电容器的电容值，电解质膜11由具有高介电常数的例如Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT等材料所制成的单层膜形成，或者由多层膜形成。
以下对本申请实施例中的电容器的制备方法进行描述。
本申请的提供了一种圆柱状(Cylinder Type)电容器的制备方法，包括以下步骤：
请参照图3，提供一半导体衬底12，将半导体衬底12放置于反应室13的承载盘14上，在本实施例中，半导体衬底12例如可以是体硅半导体衬底、绝缘体上硅(SOI)半导体衬底、锗半导体衬底、绝缘体上锗(GOI)半导体衬底、硅锗半导体衬底、III-V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜半导体衬底。
当半导体衬底12是硅基半导体衬底时，半导体衬底可以包括例如与氧离子不接合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与半导体衬底的悬挂键合硅原子结合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善电容器的可变保持时间或电荷保持时间。
接着，于半导体衬底12上形成下部电极，该下部电极呈圆筒状，在下部电极上形成电解质膜，具体地，可以在约300℃-400℃的处理温度下通过ALD工艺在下部电极上沉积形成电解质膜。
接着，降低反应室13内的压强至50-80mtorr；优选地，本实施例中的电解质膜的材料选自ZrOx,X的取值为1-2。
接着，对电解质膜进行第一次再处理，具体地，继续参照图3，第一次再处理包括：在温度为：250-350℃的条件下，向反应室13内供应电解质膜的前驱体(Precursor)处理电解质膜5-8min，接着使用Ar进行吹扫(Purge),优选地，电解质膜的前驱体可以选自含Zr胺基有机金属前驱体进行蒸发形成Zr化学蒸汽，亦即，采用MFC(质流控制器)这样的流量调节器定量化后的前驱体，注入具有小孔(orifice)或喷嘴(nozzle)的蒸发器或蒸发管进行蒸发，形成Zr化学蒸汽。蒸发器或成为Zr蒸汽的流动路径(flow path)的供给管的温度应保持在150－200℃，以便能够防止Zr化学蒸汽冷凝。由蒸发器或蒸发管供给的前驱体的量在50－300mg/分钟左右为宜。
具体地，电解质膜的前驱体可以选自三(二甲胺基)环戊二烯基锆(Cp-Zr)。值得一提的是，三(二甲胺基)环戊二烯基锆在常温下是液体，是对空气和水汽非常敏感的化合物，能溶于烃类、四氯化碳等有机溶剂中，不仅具有较好的稳定性、较高的蒸汽压，而且表现出了相当高的反应性，基于三(二甲胺基)环戊二烯基锆的物理化学特性可用于CVD或ALD技术以制备锆氧化物薄膜。
接着，待Ar吹扫步骤完成后，调整反应室13内的压强至2-5Torr，之后再对电解质膜进行第二次再处理，待第二次再处理的吹扫步骤完成后，调整反应室内的压强至2-5Torr，再对电解质膜进行第三次再处理，依次循环重复上述步骤若干次。
在本实施例中，可以对电解质膜反复进行10次再处理工艺，但是本实施例在此不做限定，本领域技术人员可以根据需要灵活选择处理次数。
接着，请参照图4，使用远程等离子处理装置对所述电解质膜进行含氧等离子体氧化处理，可同时使用偏置单元15对半导体衬底12的背面(WaferBackside)施加偏置电压(Bias Voltage)。具体地，使用远程等离子装置产生的含氧等离子体气体，进而使用含氧等离子体气体对电解质膜进行远程等离子体处理,具体地，氧化处理时的气体包括：氧气、氧自由基或氧离子。
值得一提的是，本实施例对电解质膜依次进行了反应前驱体处理和氧化处理，当然本领域技术人员也可以对电解质膜只进行再处理，或对电解质膜只进行氧化处理，只对电解质膜执行上述其中一项处理，均可以解决电解质膜的厚度不均匀以及电解质膜表面的Zr空位、O空位等问题，因此本实施例在此不做限定，本领域技术人员可以根据需要灵活选择。
接着，将上述步骤得到的结构置于化学气相沉积炉管内，向化学气相沉积炉管内同时通入锗源气体、硼源气体及硅源气体进行反应以形成上部电极。
具体地，形成上部电极的工艺条件为：反应温度为400-430℃,硼源气体的浓度大于1E21cm-3,锗源气体流量在反应气前驱体总流量的占比大于40％。
进一步地，锗源气体可以包括GeH4或Ge2H6，硼源气体可以包括BCl3或B2H6，硅源气体可以包括SiH4或Si2H6。
值得注意的是，本实施例依次对电解质膜进行若干次处理工艺以及远程等离子体处理，解决了电解质膜的厚度不均匀以及改善了电解质膜表面的Zr空位、O空位这类结构缺陷，提升了电解质膜的击穿电压(BV)，进而降低了电容器漏电发生的可能性。
本实施例中的电容器可以用在半导体器件中，从而使电容器在高科技DRAM、Flash、Memory、LOGIC器件的开发中具有优势。
需要说明的是，当上述电容器用在DRAM中，可藉由已知的制作工艺，形成与上述电容器彼此彼此串联耦合的晶体管(未绘示)，以完成DRAM的制作。
进一步地，具有本实施例中的电容器的DRAM、Flash、Memory、LOGIC可以使用在各种芯片中。
更进一步地，具有上述电容器的芯片可以用于各种电子设备中，具体地，该电子设备可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (12)

1.一种电容器电解质膜的制备方法，其特征在于，包括以下步骤：
在电容器下部电极上淀积电解质膜；
降低反应室内的压强；
对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。
2.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，所述电解质膜的材料选自ZrOx,X的取值为1-2。
3.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，所述前驱体为含Zr胺基类有机金属前驱体。
4.根据权利要求3所述的电容器电解质膜的制备方法，其特征在于，所述前驱体选自三(二甲胺基)环戊二烯基锆。
5.根据权利要求4所述的电容器电解质膜的制备方法，其特征在于，所述反应前驱体处理的温度为：250-350℃。
6.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，对所述电解质膜进行多次再处理，所述反应前驱体处理包括：在第一压强下，向反应室内供应电解质膜的前驱体，之后进行吹扫，之后维持第二压强，再进行下一次反应前驱体处理。
7.根据权利要求6所述的电容器电解质膜的制备方法，其特征在于，所述反应前驱体处理的时间为5-8min,所述第一压强为50-80mtorr，所述第二压强为2-5torr，所述吹扫使用的气体为Ar。
8.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，所述氧化处理为使用远程等离子处理装置对所述电解质膜进行含氧等离子体氧化处理，同时对所述半导体衬底的背面施加偏置电压。
9.根据权利要求8所述的电容器电解质膜的制备方法，其特征在于，所述氧化处理时的气体包括：氧气、氧自由基或氧离子。
10.根据权利要求1-9任一项所述的电容器电解质膜的制备方法，其特征在于，所述下部电极呈圆筒状。
11.根据权利要求10所述的电容器电解质膜的制备方法，其特征在于，所述再处理的电解质膜位于所述圆筒状的底部。
12.一种由权利要求1-11任一项所述的电容器电解质膜的制备方法处理得到的电容器电解质膜。
CN202011568032.3A 2020-12-25 2020-12-25 电容器电解质膜及其制备方法 Pending CN114678283A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011568032.3A CN114678283A (zh) 2020-12-25 2020-12-25 电容器电解质膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011568032.3A CN114678283A (zh) 2020-12-25 2020-12-25 电容器电解质膜及其制备方法

Publications (1)

Publication Number Publication Date
CN114678283A true CN114678283A (zh) 2022-06-28

Family

ID=82070752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011568032.3A Pending CN114678283A (zh) 2020-12-25 2020-12-25 电容器电解质膜及其制备方法

Country Status (1)

Country Link
CN (1) CN114678283A (zh)

Similar Documents

Publication Publication Date Title
US9818885B2 (en) Deposited material and method of formation
US8384192B2 (en) Methods for forming small-scale capacitor structures
TWI488290B (zh) 包括含碳電極之半導體元件及其製法
US7560349B2 (en) Semiconductor device and gate structure having a composite dielectric layer and methods of manufacturing the same
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
US9472637B2 (en) Semiconductor device having electrode made of high work function material and method of manufacturing the same
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
US20060153995A1 (en) Method for fabricating a dielectric stack
CN102082171A (zh) 半导体器件的电极以及制造电容器的方法
US20080135983A1 (en) Nanolaminate-structure dielectric film forming method
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR20040078476A (ko) 원자층 증착법을 이용한 박막 형성방법
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
US20070264770A1 (en) Capacitor forming method
CN114678283A (zh) 电容器电解质膜及其制备方法
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
CN112018041A (zh) 电容器及其制备方法
JP2009239246A (ja) 絶縁膜の形成方法及び絶縁膜
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100691004B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination