TW201310581A - 動態隨機存取記憶體的製作方法 - Google Patents

動態隨機存取記憶體的製作方法 Download PDF

Info

Publication number
TW201310581A
TW201310581A TW100130023A TW100130023A TW201310581A TW 201310581 A TW201310581 A TW 201310581A TW 100130023 A TW100130023 A TW 100130023A TW 100130023 A TW100130023 A TW 100130023A TW 201310581 A TW201310581 A TW 201310581A
Authority
TW
Taiwan
Prior art keywords
contact hole
dielectric layer
region
transistor
horizontal
Prior art date
Application number
TW100130023A
Other languages
English (en)
Other versions
TWI447857B (zh
Inventor
Tzung-Han Lee
Chung-Lin Huang
Ron-Fu Chu
Original Assignee
Inotera Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inotera Memories Inc filed Critical Inotera Memories Inc
Priority to TW100130023A priority Critical patent/TWI447857B/zh
Priority to US13/297,276 priority patent/US8486801B2/en
Publication of TW201310581A publication Critical patent/TW201310581A/zh
Application granted granted Critical
Publication of TWI447857B publication Critical patent/TWI447857B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種動態隨機存取記憶體的製作方法，其主要步驟包含，首先提供一基底包含一記憶陣列區和一週邊電路區，至少一埋入式電晶體位於記憶陣列區以及至少一水平式電晶體位於週邊電路區，另外，一介電層覆蓋記憶陣列區、週邊電路區、埋入式電晶體和水平式電晶體，然後同時移除部分之介電層和水平式電晶體的上蓋層，以在介電層中形成一第一接觸洞、一第二接觸洞和一第三接觸洞，其中由第一接觸洞曝露出埋入式電晶體的汲極摻雜區，由第二接觸洞曝露出水平式電晶體之一摻雜區，由第三接觸洞曝露出水平式電晶體之一閘極電極。

Description

動態隨機存取記憶體的製作方法
本發明係關於一種半導體製作方法，尤指一種結合記憶陣列區與週邊電路區的動態隨機存取記憶體(dynamic random access memory,DRAM)之製作方法。
動態隨機存取記憶體(dynamic random access memory,DRAM)為很多電子產品中不可或缺的關鍵元件。DRAM上有數目龐大的記憶單元(memory cell)聚集形成一陣列區，用來儲存資料，而每一記憶單元則由一金屬氧化半導體(metal oxide semiconductor，MOS)電晶體與一電容(capacitor)串聯組成。
電容是藉由下儲存電極(storage node)與電極接觸洞(node contact)中的導電物電連接，並與MOS電晶體之汲極形成一位元存取的通路，藉以達到記憶或輸出資料的目的。
為了縮短製程時間與簡化製程，在製作記憶胞時，通常會結合週邊電路的製作同時進行。而且，根據於元件中所需之功能不同，會分別於記憶陣列區與週邊電路區形成具有適當功能特徵之電晶體。在電晶體完成之後，再依不同需求形成內連接線。然而隨著元件縮小，業界需要開創新的DRAM製程以增加DRAM元件的產能以及良率。
本發明係提供一種結合記憶陣列區與週邊電路區的DRAM元件製作方法，其可以簡化製程。
根據本發明之一較佳實施例，本發提供一種動態隨機存取記憶體的製作方法，前述動態隨機存取記憶體係形成在一基底上，基底包含一記憶陣列區和一週邊電路區，至少一埋入式電晶體位於記憶陣列區，至少一水平式電晶體位於週邊電路區，一介電層覆蓋記憶陣列區、週邊電路區、埋入式電晶體和水平式電晶體，其中水平式電晶體包含一水平式閘極電極設於基底上，一上蓋層覆蓋水平式閘極電極，一第一源極摻雜區和一第一汲極摻雜區分別位於水平式閘極電極兩側的基底中，埋入式電晶體包含一埋入式閘極電極位於基底中，一第二源極摻雜區和一第二汲極摻雜區分別位於埋入式閘極電極兩側的基底中，動態隨機存取記憶體的製作方法包含：首先，移除部分之介電層和水平式電晶體的上蓋層，以在介電層中形成一第一接觸洞、一第二接觸洞和一第三接觸洞，其中由第一接觸洞曝露出第二汲極摻雜區，由第二接觸洞曝露出第一源極摻雜區和第一汲極摻雜區之其中之一，由第三接觸洞曝露出水平式閘極電極，然後形成一導電層填入第一接觸洞、第二接觸洞和第三接觸洞，並且導電層覆蓋介電層，最後圖案化位在介電層上的導電層，以在介電層形成第一、第二、第三導電墊分別和位在第一接觸洞、第二接觸洞和第三接觸洞中的該導電層相連。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
雖然本發明以實施例揭露如下，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當以後附之申請專利範圍所界定者為準，且為了不致使本發明之精神晦澀難懂，一些習知結構與製程步驟的細節將不再於此揭露。
同樣地，圖示所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。
第1圖至第6圖為依據本發明之一較佳實施例所繪示的動態隨機存取記憶體的製作方法。如第1圖所示，首先，提供一基底10，包含一記憶陣列區A和一週邊電路區B，另外，在記憶陣列區A中的基底10中設有一淺溝渠隔離12，淺溝渠隔離12的形成方式可以先在基底10中形成一淺溝渠，然後在淺溝渠中填入氧化矽或是其它的絕緣材料。
之後在基底10上全面形成一介電層14、一導電層16和一介電層18，導電層16可以為多晶矽、金屬或是其它導電材料，介電層14則可以為氧化矽，介電層18可以為氮化矽，接著，蝕刻介電層18、14和導電層16以於週邊電路區B內形成至少一水平式閘極20，其餘位在記憶陣列區A的介電層14、18和導電層16則於以移除，前述的介電層14和導電層16分別作為水平式閘極20的閘極介電層14和閘極電極16，而介電層18作為水平式閘極20的上蓋層18。
接著於記憶陣列區A中的基底10形成至少一閘極溝渠22，再於閘極溝渠22內側側壁上形成一閘極介電層24，然後形成一閘極電極26於閘極溝渠22中，再形成一上蓋層28覆蓋閘極電極26，至此，埋入式閘極30已完成。閘極電極26的形成方式可以為形成一導電層(圖未示)於記憶陣列區A內的閘極溝渠22中以及基底10上，然後再回蝕刻導電層，使得部分位於閘極溝渠22中的導電層被移除，而剩餘的導電層則作為閘極電極26。閘極電極26可以為金屬、多晶矽或是其它導電材料。
之後再於水平式閘極20和埋入式閘極30兩側的基底10中分別形成一源極摻雜區32、36和一汲極摻雜區34、38。此時水平式閘極20、源極摻雜區36和汲極摻雜區38組成一水平式閘極電晶體40；埋入式閘極30、源極摻雜區32和汲極摻雜區34組成一埋入式閘極電晶體42。
再形成一層間介電層44覆蓋基底10、水平式閘極電晶體40和埋入式閘極電晶體42，層間介電層44通常為氧化矽，層間介電層44中設有一位元插塞46和一位元線48電連接位元插塞46，位元插塞46接觸源極摻雜區32。
如第2圖所示，利用一光罩50配合曝光和顯影製程，圖案化層間介電層44並且移除水平式閘極20的上蓋層18，詳細來說，首先於層間介電層44上全面形成一光阻52，再利用光罩50曝光光阻52，再將光阻52顯影之後，利用光阻52為遮罩蝕刻層間介電層44和水平式閘極20的上蓋層18，以在記憶陣列區A中形成一第一接觸洞54、在週邊電路區中形成一第二接觸洞56和一第三接觸洞58，由第二接觸洞56曝露出水平式閘極電晶體40的汲極摻雜區36或源極摻雜區38，在第2圖示中以曝露出汲極摻雜區38為例，第三接觸洞58曝露出水平式閘極電極16。然後如第3圖所示，移除光阻52。
如第4圖所示，形成一導電層60，例如一金屬層，填入第一接觸洞54、第二接觸洞56和第三接觸洞58，並且導電層60覆蓋層間介電層44。如第5圖所示，移除部分位在層間介電層44上的導電層60以圖案化導電層60，圖案化導電層60之後，位在層間介電層44上的導電層60形成第一導電墊62、第二導電墊64和第三導電墊66分別和位在第一接觸洞54、第二接觸洞56和第三接觸洞58中的導電層60相連，而位在第一接觸洞54的導電層60則作為一汲極接觸插塞。視整體電路的設計，位在第二接觸洞56中的導電層60，可以電連結水平式閘極電晶體40的汲極摻雜區38或源極摻雜區36，在第4圖示中以連結汲極摻雜區38為例。另外，位在第三接觸洞58的導電層60作為一閘極接觸插塞。
如第6圖所示，在記憶陣列區A中形成至少一電容68接觸第一導電墊62，因此電容68係藉由第一導電墊62和位在第三接觸洞58的導電層60電連接汲極摻雜區34。
本發明整合記憶陣列區和週邊電路區的製程，利用同一步驟在記憶陣列區和週邊電路區同時形成接觸插塞，並且在後續步驟同時形成接觸墊，如此可簡化製程，提升生產速率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．基底
12．．．淺溝渠隔離
14．．．介電層/閘極介電層
16．．．導電層/閘極電極
18．．．介電層/上蓋層
20．．．水平式閘極
22．．．閘極溝渠
24．．．閘極介電層
26．．．閘極電極
28．．．上蓋層
30．．．埋入式閘極
32、36．．．源極摻雜區
34、38．．．汲極摻雜區
40．．．水平式閘極電晶體
42．．．埋入式閘極電晶體
44．．．層間介電層
46．．．位元插塞
48．．．位元線
50．．．光罩
52．．．光阻
54．．．第一接觸洞
56．．．第二接觸洞
58．．．第三接觸洞
60．．．導電層
62．．．第一導電墊
64．．．第二導電墊
66．．．第三導電墊
68．．．電容
第1圖至第6圖為依據本發明之一較佳實施例所繪示半動態隨機存取記憶體的製作方法。
10．．．基底
12．．．淺溝渠隔離
14．．．介電層/閘極介電層
16．．．導電層/閘極電極
18．．．介電層/上蓋層
20．．．水平式閘極
22．．．閘極溝渠
24．．．閘極介電層
26．．．閘極電極
30．．．埋入式閘極
32、36．．．源極摻雜區
34、38．．．汲極摻雜區
40．．．水平式閘極電晶體
42．．．埋入式閘極電晶體
44．．．層間介電層
46．．．位元插塞
48．．．位元線
54．．．第一接觸洞
56．．．第二接觸洞
58．．．第三接觸洞

Claims (5)

  1. 一種動態隨機存取記憶體的製作方法，該動態隨機存取記憶體係形成在一基底上，該基底包含一記憶陣列區和一週邊電路區，至少一埋入式電晶體位於該記憶陣列區，至少一水平式電晶體位於該週邊電路區，一介電層覆蓋該記憶陣列區、該週邊電路區、該埋入式電晶體和該水平式電晶體，其中該水平式電晶體包含一水平式閘極電極設於該基底上，一上蓋層覆蓋該水平式閘極電極，一第一源極摻雜區和一第一汲極摻雜區分別位於該水平式閘極電極兩側的該基底中，該埋入式電晶體包含一埋入式閘極電極位於該基底中，一第二源極摻雜區和一第二汲極摻雜區分別位於該埋入式閘極電極兩側的該基底中，該動態隨機存取記憶體的製作方法包含：移除部分之該介電層和該水平式電晶體的該上蓋層，以在該介電層中形成一第一接觸洞、一第二接觸洞和一第三接觸洞，其中由該第一接觸洞曝露出該第二汲極摻雜區，由該第二接觸洞曝露出該第一源極摻雜區和該第一汲極摻雜區之其中之一，由該第三接觸洞曝露出該水平式閘極電極；形成一導電層填入該第一接觸洞、該第二接觸洞和該第三接觸洞，並且該導電層覆蓋該介電層；以及圖案化位在該介電層上的該導電層，以在該介電層形成一第一導電墊、一第二導電墊、一第三導電墊分別和位在該第一接觸洞、該第二接觸洞和該第三接觸洞中的該導電層相連。
  2. 如請求項1所述之動態隨機存取記憶體的製作方法，其中另包含：在形成該第一導電墊、該第二導電墊和該第三導電墊之後，形成一電容接觸該第一導電墊，且該電容係電連接該埋入式電晶體的該第二汲極摻雜區。
  3. 如請求項1所述之動態隨機存取記憶體的製作方法，其中一位元插塞位於該介電層中並且該位元插塞接觸該埋入式電晶體的該第二源極摻雜區。
  4. 如請求項1所述之動態隨機存取記憶體的製作方法，其中該介電層包含氧化矽。
  5. 如請求項1所述之動態隨機存取記憶體的製作方法，其中該第一接觸洞、該第二接觸洞和該第三接觸洞係利用同一光罩形成。
TW100130023A 2011-08-22 2011-08-22 動態隨機存取記憶體的製作方法 TWI447857B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100130023A TWI447857B (zh) 2011-08-22 2011-08-22 動態隨機存取記憶體的製作方法
US13/297,276 US8486801B2 (en) 2011-08-22 2011-11-16 Fabricating method of DRAM structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100130023A TWI447857B (zh) 2011-08-22 2011-08-22 動態隨機存取記憶體的製作方法

Publications (2)

Publication Number Publication Date
TW201310581A true TW201310581A (zh) 2013-03-01
TWI447857B TWI447857B (zh) 2014-08-01

Family

ID=47744292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130023A TWI447857B (zh) 2011-08-22 2011-08-22 動態隨機存取記憶體的製作方法

Country Status (2)

Country Link
US (1) US8486801B2 (zh)
TW (1) TWI447857B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles
TWI783534B (zh) * 2021-06-18 2022-11-11 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
US11690217B2 (en) 2021-07-06 2023-06-27 Winbond Electronics Corp. Dynamic random access memory with adhesion layer and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234964A (ja) 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2014022388A (ja) * 2012-07-12 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9136331B2 (en) * 2013-04-10 2015-09-15 Micron Technology, Inc. Semiconductor constructions
CN108010883B (zh) * 2016-11-01 2020-07-14 华邦电子股份有限公司 动态随机存取存储器结构及其制造方法
CN108538839B (zh) 2017-03-01 2019-08-23 联华电子股份有限公司 半导体结构、用于存储器元件的半导体结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
TW487910B (en) 2000-12-18 2002-05-21 United Microelectronics Corp Manufacturing method of embedded DRAM
TW480653B (en) * 2001-03-02 2002-03-21 United Microelectronics Corp Manufacturing method for both landing via and strip contact of embedded memory
US7851356B2 (en) 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
TWI455250B (zh) * 2009-10-14 2014-10-01 Inotera Memories Inc 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768175B2 (en) 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles
US10468416B2 (en) 2015-06-21 2019-11-05 Micron Technology, Inc. Semiconductor device comprising gate structure sidewalls having different angles
US11024629B2 (en) 2015-06-21 2021-06-01 Micron Technology, Inc. Semiconductor device comprising gate structure sidewalls having different angles
TWI783534B (zh) * 2021-06-18 2022-11-11 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
US11690217B2 (en) 2021-07-06 2023-06-27 Winbond Electronics Corp. Dynamic random access memory with adhesion layer and method of manufacturing the same

Also Published As

Publication number Publication date
US8486801B2 (en) 2013-07-16
US20130052786A1 (en) 2013-02-28
TWI447857B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI447857B (zh) 動態隨機存取記憶體的製作方法
US11765881B2 (en) Semiconductor structure with capacitor landing pad and method of making the same
US9299827B2 (en) Semiconductor integrated circuit devices including gates having connection lines thereon
US8247304B2 (en) Method of manufacturing semiconductor device having capacitor under bit line structure
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
KR101400061B1 (ko) 커패시터, 커패시터를 포함하는 반도체 장치, 커패시터의형성 방법 및 커패시터를 포함하는 반도체 장치의 제조방법
KR101406225B1 (ko) 반도체 소자의 제조방법
CN108281424B (zh) 半导体元件以及其制作方法
US8470667B2 (en) Semiconductor device including reservoir capacitor and method of manufacturing the same
TW201301447A (zh) 半導體元件的單元接觸和位元線的製作方法
TWI798920B (zh) 接墊的製造方法
KR100391846B1 (ko) 반도체 장치의 캐퍼시터 및 그 형성 방법
KR100401513B1 (ko) 반도체 소자의 배선 형성방법
KR20080086692A (ko) 반도체 소자의 제조 방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
US9093569B2 (en) Semiconductor device and method for manufacturing the same
KR100949876B1 (ko) 반도체 소자 및 그 형성 방법
JP2011049598A (ja) 半導体装置及びその製造方法
KR20080088985A (ko) 저장 캐패시터 및 그의 제조 방법
KR19990004895A (ko) 반도체 장치의 전하저장 전극 및 그 형성방법
KR20010046668A (ko) 반도체 메모리 장치의 제조 방법 및 그 구조
JP2014007364A (ja) 半導体装置の製造方法、及び半導体装置
JP2015103640A (ja) 半導体装置の製造方法
KR20080100686A (ko) 반도체소자의 저장전극 형성방법
KR20050002441A (ko) 반도체소자의 저장전극 형성방법