KR20050002441A - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로,

반도체소자의 고집적화에 따라 높아진 캐패시터의 에스펙트비 ( aspect ratio ) 로 인하여 유발되는 저장전극간의 리닝 ( leaning ) 현상을 방지하기 위하여,

상기 식각장벽층 상에 저장전극용 제1산화막 저장전극용 질화막 및 저장전극용 제2산화막의 적층구조를 형성하고 저장전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 저장전극 콘택플러그를 노출시키는 저장전극 영역을 형성한 다음, 상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층을 상기 저장전극 영역 표면에 형성하고 상기 저장전극용 제2산화막을 제거함으로써 리닝 현상을 방지하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술이다.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of a semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는데 있어서, 높은 에스펙트비 ( aspect ratio ) 에 따른 저장전극간의 리닝 ( leaning ) 현상을 방지하며 저장전극을 형성하는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진으로서, 리닝 현상이 나타남을 도시한다.

도 2a 내지 도 2c 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.

도 2a를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(11) 상에 하부절연층(13)을 형성한다.

상기 하부절연층(13) 상부에 식각장벽층(15) 및 층간절연막(17)을 증착한다.

도 2b를 참조하면, 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 층간절연막(17), 식각장벽층(15) 및 하부절연층(13)을 통하여 상기 반도체기판(11)의 활성영역을 노출시키는 저장전극 콘택홀(19)을 형성한다.

상기 저장전극 콘택홀(19)을 통하여 상기 반도체기판(11)에 접속되는 저장전극 콘택플러그(21)를 형성한다.

도 2c를 참조하면, 전체표면상부에 저장전극용 산화막(도시안됨)을 적층하고 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 산화막을 식각하여 저장전극 영역(도시안됨)을 형성한다.

상기 저장전극 영역을 포함한 전체표면상부에 저장전극용 도전층(도시안됨)을 일정두께 형성하고 평탄화식각공정으로 상기 저장전극 영역 내에만 저장전극용 도전층을 형성하고 상기 저장전극용 산화막을 제거한다.

상기 저장전극용 도전층 표면에 반구형 폴리실리콘을 형성하여 표면적이 극대화된 저장전극(23)을 형성한다.

상기한 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 저장전극용 산화막의 제거 공정후 높은 에스펙스비를 갖는 저장전극이 쓰러져 이웃하는 저장전극들과 붙어 버리는 리닝 ( leaning ) 현상이 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 저장전극간의 리닝 ( leaning ) 현상이 유발되는 것을 방지하여 반도체소자의 수율, 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 저장전극을 도시한 단면 및 평면 셈사진.

도 2a 내지 도 2c 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.

도 3a 내지 도 3d 는 본 발명의 실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

11,31 : 반도체기판 13,33 : 하부절연층

15,35 : 식각장벽층 17,37 : 층간절연막

19,39 : 저장전극 콘택홀 21,41 : 저장전극 콘택플러그

23,55 : 저장전극 43 : 저장전극용 제1산화막

45 : 저장전극용 질화막 47 : 저장전극용 제2산화막

49 : 저장전극 영역 51 : 저장전극용 도전층

53 : 반구형 폴리실리콘

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방법은,

반도체소자의 저장전극 형성방법에 있어서,

반도체기판 상에 소정의 하부구조물이 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하는 공정과,

상기 식각장벽층 상에 저장전극용 제1산화막 저장전극용 질화막 및 저장전극용 제2산화막의 적층구조를 형성하는 공정과,

저장전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 저장전극 콘택플러그를 노출시키는 저장전극 영역을 형성하는 공정과,

상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층을 상기 저장전극 영역 표면에 형성하는 공정과,

상기 저장전극용 제2산화막을 제거하는 공정을 포함하는 것과,

상기 저장전극용 질화막은 500 ∼ 1000 Å 두께로 형성하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 3a 내지 도 3d 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.

도 3a를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(31) 상에 하부절연층(33)을 형성한다.

상기 하부절연층(33) 상부에 식각장벽층(35) 및 층간절연막(37)을 증착한다.

저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 층간절연막(37), 식각장벽층(35) 및 하부절연층(33)을 통하여 상기 반도체기판(11)의 활성영역을 노출시키는 저장전극 콘택홀(39)을 형성한다.

상기 저장전극 콘택홀(39)을 통하여 상기 반도체기판(31)에 접속되는 저장전극 콘택플러그(41)를 형성한다.

도 3b를 참조하면, 전체표면상부에 저장전극용 제1산화막(43), 저장전극용 질화막(45) 및 저장전극용 제2산화막(47)을 적층한다. 이때, 상기 저장전극용 질화막(45)은 500 ∼ 1000 Å 두께로 형성한다.

저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 저장전극용 제2산화막(47), 저장전극용 질화막(45) 및 저장전극용 제1산화막(43)을 식각하여 저장전극 영역(49)을 형성한다. 이때, 상기 사진식각공정은 과도식각을 수반하여 상기 층간절연막(37)과 소정두께의 식각장벽층(35)도 식각된다.

도 3c를 참조하면, 상기 저장전극 영역(49)을 포함한 전체표면상부에 저장전극용 도전층(51)을 소정두께 형성한다. 이때, 상기 저장전극용 도전층(51)은 폴리실리콘으로 형성한다.

상기 저장전극용 제2산화막(47)을 노출시키는 평탄화식각공정으로 상기 저장전극용 도전층(51)을 상기 저장전극 영역(49)에만 남긴다.

이때, 상기 평탄화식각공정은 전체표면상부에 감광막(도시안됨)을 형성하고 CMP 공정을 실시하는 것이다.

도 3d를 참조하면, 상기 저장전극용 제2산화막(47)을 제거하고 상기 저장전극용 도전층(51)의 표면에 반구형 폴리실리콘(55)을 형성하여 표면적이 증가된 저장전극(55)을 형성한다.

이때, 상기 저장전극용 제2산화막(47)의 제거 공정은 타층과의 식각선택비 차이를 이용한 습식방법으로 실시한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 높은 에스펙트비를 갖는 저장전극의 하측에 저장전극용 산화막을 남겨 저장전극의 쓰러짐으로 인한 리닝 현상을 방지할 수 있어 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있는 효과를 제공한다.

Claims (2)

1. 반도체소자의 저장전극 형성방법에 있어서,

   반도체기판 상에 소정의 하부구조물이 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하는 공정과,

   상기 식각장벽층 상에 저장전극용 제1산화막 저장전극용 질화막 및 저장전극용 제2산화막의 적층구조를 형성하는 공정과,

   저장전극 마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 저장전극 콘택플러그를 노출시키는 저장전극 영역을 형성하는 공정과,

   상기 저장전극 콘택플러그에 접속되는 저장전극용 도전층을 상기 저장전극 영역 표면에 형성하는 공정과,

   상기 저장전극용 제2산화막을 제거하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 저장전극용 질화막은 500 ∼ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.