TW201123264A - Semiconductor double patterning procedure - Google Patents
Semiconductor double patterning procedure Download PDFInfo
- Publication number
- TW201123264A TW201123264A TW98145467A TW98145467A TW201123264A TW 201123264 A TW201123264 A TW 201123264A TW 98145467 A TW98145467 A TW 98145467A TW 98145467 A TW98145467 A TW 98145467A TW 201123264 A TW201123264 A TW 201123264A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hard mask
- amorphous carbon
- double patterning
- patterns
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
201123264 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體雙重圖案化製程,特別是 有關於一種製作小於微影製程極限的圖案的半導體雙重圖 案化製程。 【先前技術】 動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)屬於一種揮發性記憶體(v〇iatiie memory)’主要的作用原理是利用電容内儲存電荷的多寡來 代表一個二進位位元(bit)是1還是〇,以儲存賢料。為達到 向达、度的要求’目前最有效的方法是透過縮小製造製程和 採用單元設計技術來減小晶片的尺寸。減小晶片尺寸的另 一種方法疋實現更為有效的陣列架構,在連續幾代發展 後’儲存技術通常會變成某種單元佈局的限制,單元尺寸 的每一次改善都需要進行大量的工作來減少蝕刻的最小尺 寸。 因此,亟需一種新穎的半導體圖案化製程,以有效地 縮小單元尺寸。 【發明内容】 有鑑於此,本發明之一實施例係提供一種半導體雙重 圖案化製程,包括於-基板上依序形成一被圖案化層,一 非晶碳層和-光阻層;進行-微影步驟,形成複數^光阻 圖案,其中上述些光阻圖案皆具有—第—寬度;移 9095-A34490TWF 4 201123264 上述些光阻圖案覆蓋的上述非晶碳層,以形成複數個非晶 碳圖案;於上述些非晶碳圖案的側壁上形成複數個絕緣間 隙壁,其中上述些絕緣間隙壁皆具有一第二寬度;移除上 述些非晶碳圖案;移除未被上述些絕緣間隙壁覆蓋的上述 被圖案化層。 【實施方式】 以下以各實施例詳細說明並伴隨著圖式說明之範 例,做為本發明之參考依據。在圖式或說明書描述中,相 似或相同之部分皆使用相同之圖號。且在圖式中,實施例 之形狀或是厚度可擴大,並以簡化或是方便標示。再者, 圖式中各元件之部分將以分別描述說明之,值得注意的 是,圖中未繪示或描述之元件,為所屬技術領域中具有通 常知識者所知的形式,另外,特定之實施例僅為揭示本發 明使用之特定方式,其並非用以限定本發明。 第1〜10圖係顯示本發明實施例之半導體雙重圖案化 製程的剖面示意圖。本發明實施例之半導體雙重圖案化製 程係將光阻圖案轉移至一非晶碳層上形成非晶碳 (amorphous carbon,α-C)圖案,再於其上形成絕緣間隙壁 做為蝕刻遮罩來蝕刻被圖案層,由於非晶碳圖案的特徵間 距(feature pitch)在形成絕緣間隙壁的高溫製程中不會因高 溫而收縮,因而形成的絕緣間隙壁可具有較光阻圖案更小 且更為穩定的特徵間距(feature pitch)。另外,相較於習知 利用雙重曝光步驟完成的雙重圖案化製程,本發明實施例 之半導體雙重圖案化製程僅利用一道曝光步驟,可以簡化 9095-A34490TWF 5 201123264 避免因對準不佳或絲圖案尺寸補定造成的可 靠度下降。 Μ $ 1 ^ ’可利用物理氣相沉積法(PVD)或化學 亂目、’儿積法(CVD)等薄膜沉積方式,於—基板2〇〇上依序 形成被圖案化層202、_第一硬遮罩層2〇4、一第二硬遮 罩層2〇i第-蝕刻停止層208、-非晶碳層.210、一第 触亥Ητ止層212、-抗反射層214和—光阻層216。在本 發明實施例中,可因被圖案化層搬最終形成_的高寬 比而選擇性形成上述第一硬遮罩層2〇4、第二硬遮罩層 2〇6第姓刻停止層208或第二蝕刻停止層2丨2。在本實 施例中,第-硬遮罩層2〇4和第二硬遮罩層施可為不同 的材料,例如第一硬遮罩層2〇4可為氮化矽層,第二硬遮 罩層206可為非晶碳層。在本實施例中,第一蝕刻停止層 208和第二蝕刻停止層212可為氮氧化矽層。在本實施例 中,形成非晶碳層210的製程溫度可介於300°c〜了⑼它之 間。 接著,請參考第2圖,進行一微影步驟,形成複數個 光阻圖案216a’其中光阻圖案216a皆具有一第一寬度Wl。 在本發明實施例中,第一寬度的最小尺寸可為微影步驟 的關鍵尺寸,而光阻圖案216a具有週期性,且具有特徵間 距(feature pitcl^P]。 然後’請參考第3圖’可進行一非等向性钱刻步驟, 移除未被光阻圖案216a覆蓋的第二餘刻停止層212和非晶 碳層210 ’直到露出第一钱刻停止層208,以形成第二蚀刻 停止層圖案212a和非晶碳圖案210a。如第3圖所示,非晶 9095-A34490TWF 6 201123264 碳圖案210a皆具有第一寬度%。在非等向性敍刻步 行期間,光阻圖案216a也會被蝕刻而去除。 之後’請參考第4目,可利用物理氣相沉積法$ 或化學氣相沉積法(CVD)等薄膜沉積方式,順應性 絕緣層218’覆蓋第一姓刻停止層2〇8、第二餘刻停止層圖 案212a和非晶碳圖案21〇a。在本發明實施例中,覆蓋第一 侧停止層208側壁的絕緣層218具有一第二寬度 值可大於或等於第一寬度Wi。 、 接著,请參考第5圖,可進行一回蝕刻步驟,以於非 晶碳圖案21〇a的側壁上,自對準地形成複數個絕緣間隙壁 218a,並露出第一蝕刻停止層2〇8和第二蝕刻停止層圖案 212a。在本發明實施例中,形成於相鄰兩個第一蝕刻停止 層208側壁上的絕緣間隙壁⑽彼此之間可具有一間距 S ’其值可以等於第一寬度I,因此,絕緣間隙壁218a也 具有週期性。 然後,請參考第6圖,可再進行一回蝕刻步驟,移除 第一蝕刻停止層圖案212a和部分第一姓刻停止層208,直 到露出非晶碳圖案210a的頂面,以於未被非晶碳圖案21〇a 和絕緣間隙壁218a覆蓋的第一蝕刻停止層2〇8中形成凹陷 220。 之後,請參考第7圖,可利用電漿灰化法(plasma ashing) ’移除非晶碳圖案21 〇a。在本發明一實施例中,上 述電漿灰化法(plasma ashing)的電漿可包括氮電漿或氧電 漿。如第7圖所示,週期性的絕緣間隙壁218a具有特徵間 距(feature pitch)P;2。在本發明一實施例中,絕緣間隙壁2i8a 9095-A34490TWF 7 201123264 的特徵間距p2小於如筮0 __ P > ^1^4, 第圖所示之光阻圖案216a的特徵 明間距p2可為特徵間距A的二分之-。 進行。例中,第5〜7圖所示的製程可在同-機台 請參考第8圖,可進行—祕刻步驟,以移除 1二:218a的側壁上的例如原生氧化物(natwe 非等向性_㈣,難土 綱硬解,進订一 ㈣^ 未被絕緣間隙壁218a覆蓋的第一 餘亥丨分止層208,直到露出笔一说 個第-_停止\遮罩層施,以形成複數 m Λ a。此時,絕緣間隙壁應的第 一寬又W2係寸於第一寬度w】和間距s。 然^請參考第9圖’再利用絕緣間隙壁2他和第一 触刻停止層圖㈣8續為钱刻硬遮罩,進行—非等向㈣ 刻步驟’移除未被絕緣間隙壁論覆蓋的第 以形成複數個第二硬遮罩圖案2(^如第9圖所^ 第一硬遮罩圖案2〇6a與其上的絕緣間隙壁218a具有相同 的寬度W2和特徵間距p2。 明參考第1〇圖,再利用絕緣間隙壁⑽& -=停止層圖案2〇8a和第二硬遮軍圖案寫&做為_ T笛進行一非等向性飯刻步驟,移除未被陶隙壁 218—a、第-钱刻停止層圖案遞a和第二硬遮罩圖案 覆盖的第—硬遮罩層綱,以形成複數個第-硬遮罩圖案 2〇r=後,可進行-乾#刻步驟,同時移除絕緣間隙壁 218a和第一蝕刻停止層圖案2〇8a。接著,可利用包括氮電 漿或氧電漿的電襞灰化法(plasma ashing),移除非晶碳材質
9095-A34490TWF 201123264 的第二硬遮Π,。然後’可再進行一乾姓刻步驟, 以移除位於第一硬遮罩圖牵9 w 系204a的側壁上的例如原生氧 化物(native oxide)。之後,再利用第一 為蝕刻硬遮罩,進行一非等向茅U4a做 F寻向性蝕刻步驟,移除未 硬遮罩圖案204a覆蓋的被圖宏 ^ 宏她日同宏709 層2〇2,以形成複數個圖 的寬度w2和特徵間距!V二,_218&具有相同 被圖案化層逝。 4上述製程之後,係圖案化
本發明實施例提供一種丰宴 成小於微影製程極限的圖宰,1 _圖-化1I ’以形 高溫製程(職〜職)所光阻圖案轉移至經由 , u 小成的一非晶碳層上,以形成非 晶碳(amorphous carbon,a_r、m 电 則’再於其上形成厚度約 ί 絕緣間隙壁做為蝴罩來姓刻 «㈣’ •非晶碳圖案_特徵間距(feature pitch)在 形成絕緣間隙壁的高溫製程中不會因高溫而收縮,因而絕 緣間隙壁可具有精確的間距和特徵間距(feature pitch),且 絕緣間隙壁的特徵間距(feature pitch)可以小於微影製程的 極限(即光阻圖案的最小特徵間距)。另外,相較於習知利 用雙重曝光步驟完成的雙重圖案化製程,本發明實施例之 半導體雙重圖案化製程僅利用一道曝光步驟即可完成小於 微影製程極限的蝕刻遮罩,可以大為簡化製程,且避免因 對準不佳或光阻圖案尺寸不穩定造成的可靠度下降。 雖然本發明已以實施例揭露如上,然其並非用以限定 本發明,任何熟習此技藝者,在不脫離本發明之精神和範 圍内,當可作些許之更動與潤飾,因此本發明之保護範圍 9095-A34490TWF 9 201123264 當視後附之申請專利範圍所界定為準。 【圖式簡單說明】 第1〜10圖係顯示本發明實施例之半導體雙重圖案化 製程的剖面示意圆。 【主要元件符號說明】 2 00〜基板, 202〜被圖案化層; 2 02 a〜圖案, 2〇4〜第一硬遮罩層; 204a〜第一硬遮罩圖案; 206〜第二硬遮罩層; 206a〜第二硬遮罩圖案; 208〜第一蝕刻停止層; 208a〜第一蝕刻停止層圖案; 210〜非晶碳層; 210a〜非晶碳層圖案, 212〜第二蝕刻停止層; 212a〜第二蝕刻停止層圖案; 214〜抗反射層; 216〜光阻層; 216 a〜光阻圖案; 218〜絕緣層; 218a〜絕緣間隙壁;
9095-A34490TWF 201123264
220〜凹陷; W1〜第一寬度; W2〜第二寬度;
Pi〜第一特徵間距; P2〜第二特徵間距; S〜間距。
9095-A34490TWF
Claims (1)
- 201123264 七、申請專利範圍: 1.-種半導體雙重圖案化製程,包括下列步驟: 於-基板上依序形成一被圖案化層、一非 光阻層丨 進订一微影步驟,形成複數個光阻圖案,其中該些光 阻圖案皆具有一第一寬度; 一 ,除未被該些光聞案覆蓋的該非晶碳層,以形成複 數個非晶碳圖案; 壁 於該些非晶碳圖案的侧壁上形成複數個絕緣間隙 其中該些絕緣間隙壁皆具有一第二寬度; 移除該些非晶碳圖案;以及 移除未被該些絕緣間隙壁覆蓋的該被圖案化層。 程 =申請專利範圍第”所述之半導體雙重圖案化製 已括於該被圖案化層和該非晶碳層之 硬遮罩層。 乂 ^ m料賴㈣2項魏之半_麵圖案化製 〃多除該些非晶碳圖案的步驟之後更包括. =未被該些絕緣間隙壁覆蓋的該第一硬遮罩層,以 形成稷數個第一硬遮罩圖案。 程請專利範圍第2項所述之半導體雙重圖案化製 =罩:於該第一硬遮罩層和該非晶碳層之間形成-第 程專職㈣4項所述之半導體雙重圖案化製 転,其中移除該些非晶碳圖案的步驟之後更包括: 移除未被該些絕緣間隙壁覆蓋的該第二硬遮罩層,以 9095-A34490TWF 12 201123264 形成複數個第二硬遮罩圖案;以及 移除未被該些第二硬遮罩圖案覆蓋的該第一硬遮罩 層,以形成複數個第一硬遮罩圖案。 6. 如申請專利範圍第4項所述之半導體雙重圖案化製 程,其中該第一硬遮罩層和該第二硬遮罩層為不同的材質。 7. 如申請專利範圍第6項所述之半導體雙重圖案化製 程,其中該第一硬遮罩層為氮化層,該第二硬遮罩層為非 晶碳層。 • 8.如申請專利範圍第4項所述之半導體雙重圖案化製 程,更包括於該第二硬遮罩層和該非晶碳層之間形成一第 一钱刻停止層,以及於該非晶碳層和該光阻層之間形成一 第二钱刻停止層。 9. 如申請專利範圍第8項所述之半導體雙重圖案化製 程,其中該第一蝕刻停止層和該第二蝕刻停止層為氮氧化 石夕。 10. 如申請專利範圍第1項所述之半導體雙重圖案化 ® 製程,其中該些絕緣間隙壁之間的間距等於該第一寬度。 11. 如申請專利範圍第1項所述之半導體雙重圖案化 製程,其中該絕緣間隙壁為氧化矽。 12. 如申請專利範圍第1項所述之半導體雙重圖案化 製程,其中該些光阻圖案的間距週期大於該些絕緣間隙壁 的間距週期。 13. 如申請專利範圍第1項所述之半導體雙重圖案化 製程,其中該第二寬度等於或大於該第一寬度。 9095-A34490TWF 13
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98145467A TW201123264A (en) | 2009-12-29 | 2009-12-29 | Semiconductor double patterning procedure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98145467A TW201123264A (en) | 2009-12-29 | 2009-12-29 | Semiconductor double patterning procedure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201123264A true TW201123264A (en) | 2011-07-01 |
Family
ID=45046627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98145467A TW201123264A (en) | 2009-12-29 | 2009-12-29 | Semiconductor double patterning procedure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201123264A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI552313B (zh) * | 2015-02-26 | 2016-10-01 | 華邦電子股份有限公司 | 同時製作晶胞區與周邊區之半導體元件的方法 |
TWI581348B (zh) * | 2015-07-24 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 形成導電特徵的方法 |
CN112305856A (zh) * | 2019-07-30 | 2021-02-02 | 台湾积体电路制造股份有限公司 | 极紫外光微影光罩与图案化半导体晶圆的方法 |
-
2009
- 2009-12-29 TW TW98145467A patent/TW201123264A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI552313B (zh) * | 2015-02-26 | 2016-10-01 | 華邦電子股份有限公司 | 同時製作晶胞區與周邊區之半導體元件的方法 |
TWI581348B (zh) * | 2015-07-24 | 2017-05-01 | 台灣積體電路製造股份有限公司 | 形成導電特徵的方法 |
CN112305856A (zh) * | 2019-07-30 | 2021-02-02 | 台湾积体电路制造股份有限公司 | 极紫外光微影光罩与图案化半导体晶圆的方法 |
US11960201B2 (en) | 2019-07-30 | 2024-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask |
CN112305856B (zh) * | 2019-07-30 | 2024-05-24 | 台湾积体电路制造股份有限公司 | 极紫外光微影光罩与图案化半导体晶圆的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI302635B (en) | Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit | |
TWI471903B (zh) | 使用間隙物罩幕以倍增頻率之方法 | |
US8637406B1 (en) | Image transfer process employing a hard mask layer | |
TWI628715B (zh) | 特徵尺寸縮減技術(二) | |
KR100866735B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
TWI540650B (zh) | 鰭狀場效電晶體元件製造方法 | |
US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
KR20140002739A (ko) | 개선된 측벽 이미지 전사 프로세스 | |
TW201101370A (en) | Selective self-aligned double patterning of regions in an integrated circuit device | |
JP2006352077A (ja) | 半導体構造物の処理方法及び半導体キャパシタの製造方法 | |
TW201123264A (en) | Semiconductor double patterning procedure | |
US20110254142A1 (en) | Stacked structure | |
CN108573865B (zh) | 半导体器件及其形成方法 | |
CN114823295A (zh) | 一种半导体器件的制造方法 | |
US20090170336A1 (en) | Method for forming pattern of semiconductor device | |
TWI322485B (en) | Method for forming contact hole of semiconductor device | |
TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
TW201044460A (en) | Method for fabricating an opening | |
CN113130751B (zh) | 半导体结构的制作方法和半导体结构 | |
US12002682B2 (en) | Tip-to-tip graphic preparation method | |
TWI520265B (zh) | 在半導體基底上形成自對準隔離溝槽的方法及半導體裝置 | |
CN114203545B (zh) | 半导体结构的制作方法 | |
KR102564551B1 (ko) | 반도체 소자의 제조 방법 | |
US11915933B2 (en) | Manufacturing method of semiconductor structure |