TWI552313B - 同時製作晶胞區與周邊區之半導體元件的方法 - Google Patents

Description

同時製作晶胞區與周邊區之半導體元件的方法

本發明是有關於一種半導體製程，且特別是有關於一種同時製作晶胞區與周邊區之半導體元件的方法。

隨著半導體元件發展到奈米世代後，面臨到的困難愈來愈多，譬如隨著線寬縮小、線路密度增加等情況，在圖案精確度與製程控制方面都有嚴峻的考驗。

舉例來說，在製作閘極結構時，一般是以閘氧化層為蝕刻終止層。而且，蝕刻製程通常先考慮元件輪廓是否與設計相符，所以當晶胞區與周邊區同時製作，往往會因過度蝕刻導致閘氧化層損傷的風險增加。

此外，隨著電晶體閘極長度的縮減，要提高電路速度的最簡單的方法是縮小的閘氧化層厚度；抑或晶片需要三閘極氧化層(triple gate oxide)來折衷元件性能和電路消耗。然而，這些周邊 區內的極薄氧化層在製程期間同樣有被損害的嚴重風險。

本發明提供一種同時製作晶胞區與周邊區之半導體元件的方法，能減少周邊區的氧化層損害風險。

本發明的同時製作晶胞區與周邊區之半導體元件的方法，包括提供一基底，且基底具有至少一晶胞區與至少一周邊區。在基底上依序形成閘氧化層、第一導體結構層、閘間介電層與第二導體結構層。在第二導體結構層上形成罩幕結構，並利用罩幕結構作為蝕刻罩幕，去除晶胞區與周邊區的第二導體結構層，並以閘間介電層作為蝕刻終止層。在周邊區形成覆蓋閘間介電層的第一保護層，並露出晶胞區的閘間介電層，再蝕刻晶胞區內露出的閘間介電層與第一導體結構層，並以閘氧化層作為蝕刻終止層。繼而進行離子植入製程，以於晶胞區的基底內形成源極與汲極。去除第一保護層，在晶胞區形成覆蓋閘氧化層、第一導體結構層、閘間介電層與第二導體結構層的第二保護層，並露出周邊區的閘間介電層。以該閘氧化層作為蝕刻終止層，蝕刻周邊區內露出的閘間介電層與第一導體結構層。

在本發明的一實施例中，形成上述罩幕結構的步驟包括在第二導體結構層上形成蓋層，以及在晶胞區與周邊區的蓋層上分別形成第一圖案罩幕層與第二圖案罩幕層。

在本發明的一實施例中，去除上述晶胞區與周邊區的第 二導體結構層之步驟，包括利用第一與第二圖案罩幕層作為蝕刻罩幕，蝕刻上述蓋層，以使第一與第二圖案罩幕層的圖案轉移至蓋層，再利用蓋層作為蝕刻罩幕，蝕刻第二導體結構層。

在本發明的一實施例中，在蝕刻上述第二導體結構層之後，更包括去除第一與第二圖案罩幕層。

在本發明的一實施例中，形成上述第一與第二圖案罩幕層之步驟包括先在蓋層上全面性地形成第一材料層，在晶胞區的第一材料層上形成均勻分布的數個間隙壁罩幕，再移除部分間隙壁罩幕，而未被移除的間隙壁罩幕就成為上述第一圖案罩幕層。在基底上全面性地形成第二材料層並覆蓋間隙壁罩幕，並在晶胞區與周邊區的第二材料層上形成上述第二圖案罩幕層。

在本發明的一實施例中，去除上述晶胞區與周邊區的第二導體結構層之前，更包括利用第二圖案罩幕層作為蝕刻罩幕，蝕刻第二材料層，以使第二圖案罩幕層的圖案轉移至第二材料層並露出第一圖案罩幕層，再利用第一圖案罩幕層與第二圖案罩幕層作為蝕刻罩幕，蝕刻第一材料層，以使第一圖案罩幕層及第二材料層的圖案轉移至第一材料層並露出第二導體結構層。

在本發明的一實施例中，上述蓋層的材料例如氧化矽、氮化矽或多晶矽；第一材料層的材料例如多晶矽；間隙壁罩幕的材料例如氮化矽、氧化矽或多晶矽；第二材料層的材料例如光阻或旋塗碳。

在本發明的一實施例中，上述基底還可包括至少一電容 器區。

在本發明的一實施例中，可同時在電容器區形成上述罩幕結構，並且在去除晶胞區與周邊區的第二導體結構層時，同時去除電容器區的部分第二導體結構層，而形成位在第一導體結構層上方的兩條導體層，而露出兩條導體層之間的閘間介電層。

在本發明的一實施例中，形成上述第一保護層的步驟包括同時覆蓋電容器區內露出的閘間介電層。

在本發明的一實施例中，形成上述第二保護層的步驟包括同時覆蓋兩條導體層之間的閘間介電層。

在本發明的一實施例中，可同時在電容器區形成上述罩幕結構，並且在去除晶胞區該周邊區的第二導體結構層時，同時去除電容器區的部分第二導體結構層，而形成位在第一導體結構層上的一個導體層。

在本發明的一實施例中，在蝕刻上述周邊區內露出的閘間介電層與第一導體結構層之後，還可去除第二保護層，並在基底上形成第三保護層，這層第三保護層具有露出電容器區的那一個導體層上方的開口，然後蝕刻自上述開口內露出的結構，並以閘間介電層作為蝕刻終止層。

在本發明的一實施例中，上述晶胞區的邊緣包括有字元線提取區，且在蝕刻上述周邊區內露出的閘間介電層與第一導體結構層之後，還可去除第二保護層，並在基底上由第一導體結構層、閘間介電層與第二導體結構層所構成的數個堆疊結構的側壁 上形成隔離間隙壁，然後在基底上形成第三保護層，這層第三保護層具有露出電容器區的那一個導體層上方的第一開口與露出字元線提取區的堆疊結構間的相連部位上方的第二開口，繼而蝕刻自第一與第二開口內露出的結構，並以閘間介電層作為蝕刻終止層。

基於上述，本發明藉由分開進行晶胞區與周邊區內的蝕刻步驟，所以能準確控制周邊區的閘氧化層蝕刻量，而降低周邊區的氧化層損害風險。此外，如考量到電容器區的製作，還能與晶胞區的製程一起整合而減少一道光罩製程。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧晶胞區

20‧‧‧周邊區

30‧‧‧電容器區

40‧‧‧字元線提取區

100‧‧‧基底

102‧‧‧閘氧化層

104‧‧‧第一導體結構層

106‧‧‧閘間介電層

108‧‧‧第二導體結構層

110‧‧‧元件隔離結構

112‧‧‧蓋層

114‧‧‧第一材料層

116、200‧‧‧犧牲層

118a、118b、202‧‧‧間隙壁罩幕

120‧‧‧光阻

122‧‧‧第二材料層

124、204‧‧‧第二圖案罩幕層

126、206‧‧‧第一保護層

128‧‧‧離子植入製程

130‧‧‧源極與汲極

132、208‧‧‧第二保護層

210、302‧‧‧第三保護層

212、304、306‧‧‧開口

300‧‧‧隔離間隙壁

圖1A至圖1H是依照本發明的第一實施例的一種同時製作晶胞區與周邊區之半導體元件的製造流程剖面示意圖。

圖2A至圖2H-2是依照本發明的第二實施例的一種同時製作晶胞區與周邊區之半導體元件的製造流程剖面示意圖。

圖3A-1至圖3C是接續第二實施例的圖2F的另一種製造流程剖面圖。

圖1A至圖1H是依照本發明的第一實施例的一種同時製作晶胞區與周邊區之半導體元件的製造流程剖面示意圖。

請參照圖1A，提供一基底100，且基底100具有晶胞區10與周邊區20。在本實施例的基底100中還有電容器區30。雖然圖中的晶胞區10、周邊區20和電容器區30都只有一個，但是本發明並不限於此。然後，在基底100上依序形成閘氧化層102、第一導體結構層104、閘間介電層106與第二導體結構層108。第一導體結構層104例如是由鎢、鋁、銅、多晶矽或其他適合的材料構成的單層或雙層結構。閘間介電層106則例如ONO層、高介電材料或其他適合的介電層。第二導體結構層108例如是由磊晶層、多晶矽層、金屬層等構成的單層或雙層結構。在本實施例中，周邊區20和電容器區30內的第一導體結構層104形成後，會先進行元件隔離結構110(如STI)的製作，再繼續形成上述閘間介電層106與第二導體結構層108。

然後，請參照圖1B，為了在第二導體結構層108上形成罩幕結構，可以採用一般的製程製作蝕刻所需的圖案罩幕，或者配合奈米世代之半導體元件，進行以下的步驟。首先，可在第二導體結構層108上形成蓋層112，其中蓋層112例如氧化矽層、氮化矽層、或多晶矽層。然後，需在晶胞區10與周邊區20的蓋層112上分別形成不同的圖案罩幕層，所以可先在蓋層112上全面性地形成第一材料層114，其中第一材料層114的材料是與蓋層112的材料之間具有較大的蝕刻選擇比，以利後續各階段的蝕刻製程 進行，所以當蓋層112是氧化矽層時，第一材料層114可選擇像是多晶矽這類的材料。然後，在晶胞區10的第一材料層114上利用第一道光罩製程形成均勻分布的多條犧牲層116。在本實施例中，是先將原始光罩資料中之晶胞區10內屬於密集區域的選擇閘極移除，並在被移除區域及鄰近密集區域的空曠區域中加入相同線寬與相同間距的多個虛設圖案，以形成經修改的光罩資料。由於經修改的所述光罩於空曠區中加入虛設圖案，因此藉由經修改的光罩來定義上述犧牲層116時，可避免習知的鄰近周邊區20之線路的線寬受到其影響，而造成關鍵尺寸均勻度不佳的問題。如此一來，也可在不改變光罩數目的情況下，使得半導體元件如記憶體的字元線具有較佳的關鍵尺寸均勻度。

接著，請參照圖1C，在犧牲層116的側壁上形成間隙壁罩幕118a和118b，其中間隙壁罩幕118a和118b的材料例如氮化矽、氧化矽或多晶矽。在本實施例中，間隙壁罩幕118a對應於晶胞區10內的線路，而間隙壁罩幕118b是為了改善關鍵尺寸均勻度之虛設圖案。

然後，請參照圖1D，利用第二道光罩製程，在基底100上形成如光阻120之罩幕結構，並完全覆蓋周邊區20和電容器區30。由於間隙壁罩幕118a和118b不但會形成在犧牲層116的長邊，也會形成在犧牲層116的短邊，所以在利用光阻120為蝕刻罩幕去除間隙壁罩幕118b(即虛設圖案)時，可以同時去除犧牲層116的短邊上的間隙壁罩幕118a。

隨後，請參照圖1E，移除光阻120，再去除犧牲層116之後，未被移除的間隙壁罩幕118a就成為第一圖案罩幕層。接著，在基底100上全面性地形成第二材料層122並覆蓋間隙壁罩幕118a，其中第二材料層122的材料例如是光阻或旋塗碳(SOC；spin on carbon)。隨後，利用第三道光罩製程，在晶胞區10、周邊區20與電容器區30的第二材料層122上形成第二圖案罩幕層124，其可根據各區域所要形成的圖案作變化。

然後，可利用圖1E中的第二圖案罩幕層124作為蝕刻罩幕，蝕刻第二材料層122，以使第二圖案罩幕層124的圖案轉移至第二材料層122並露出第一圖案罩幕層(即間隙壁罩幕118a)。如果第一圖案罩幕層的上方已有第二圖案罩幕層124覆蓋，則在這道蝕刻步驟後間隙壁罩幕118a並不會露出來。

隨後，請參照圖1F，在利用圖1E之間隙壁罩幕118a與第二圖案罩幕層124作為蝕刻罩幕，蝕刻第一材料層114和蓋層112之後，會使間隙壁罩幕118a及第二材料層122的圖案轉移至第一材料層114與蓋層112，並露出第二導體結構層108。然後，利用被蝕刻過的蓋層112作為蝕刻罩幕，蝕刻去除第二導體結構層108，並以閘間介電層106作為蝕刻終止層。在蝕刻第二導體結構層108之後，可完全去除蓋層112以上的結構。在本實施例中，去除電容器區30的部分第二導體結構層108後能形成位在第一導體結構層104上方的兩條導體層，而露出兩條導體層之間的閘間介電層106。

接著，請參照圖1G，利用第四道光罩製程，在周邊區20與電容器區30形成覆蓋閘間介電層106的第一保護層126，並露出晶胞區10的閘間介電層106。之後，以閘氧化層102作為蝕刻終止層，蝕刻晶胞區10內露出的閘間介電層106與第一導體結構層104。因為周邊區20在此蝕刻過程中受到第一保護層126覆蓋，所以其內部的閘間介電層106與第一導體結構層104並不會同時被移除，所以跟習知一起蝕刻的製程相比，能大幅降低閘氧化層102損害風險。之後可對基底100進行離子植入製程128，以於晶胞區10的基底100內形成源極與汲極130。在本圖中雖然只有在晶胞區10繪示代表離子植入製程128的箭頭，但應知一般的離子植入製程是對整個基底100進行的。此外，即使在進行離子植入製程128之前就將第一保護層126去除，因為周邊區20與電容器區30內被植入的區域，不是會在後續步驟中移除，就是其本身並不受所植入的劑量影響，因此第一保護層126可以在離子植入製程128之前去除。

然後，請參照圖1H，去除第一保護層(圖1G的126)之後，利用第五道光罩製程，在晶胞區10形成覆蓋所有結構的第二保護層132，並露出周邊區20的閘間介電層106。此時，第二保護層132還可覆蓋電容器區30中的兩條導體層(即108)之間的閘間介電層106。然後，以閘氧化層102作為蝕刻終止層，蝕刻周邊區20內露出的閘間介電層106與第一導體結構層104。此時，周邊區20與電容器區30內的元件隔離結構110如有暴露出來，也有可能 一同被移除。

另外，在圖1H的步驟後可去除第二保護層132，並進行後續製程。

圖2A至圖2H-2是依照本發明的第二實施例的一種同時製作晶胞區與周邊區之半導體元件的製造流程剖面示意圖。第二實施例的前段步驟與第一實施例中的圖1A相同，故不再贅述，而且第二實施例使用與第一實施例相同的元件符號來代表相同或類似的構件。

請參照圖2A，在完成如圖1A的步驟後，為了在第二導體結構層108上形成罩幕結構，先在第二導體結構層108上形成蓋層112和第一材料層114。然後，在晶胞區10的第一材料層114上利用第一道光罩製程形成多條犧牲層200。上述蓋層112和第一材料層114的材料選擇可參照上一實施例。

然後，請參照圖2B-1和圖2B-2，其中圖2B-1是上視圖、圖2B-2是圖2B-1之II-II’線段。在犧牲層200的側壁上形成間隙壁罩幕202，其中間隙壁罩幕202的材料例如氮化矽、氧化矽或多晶矽。另外，在圖2B-1中顯示有晶胞區10邊緣之字元線提取(WL pick-up)區40，在此區內的閘間介電層106下方就是元件隔離結構110，而非第一導體結構層104。

接著，請參照圖2C-1和圖2C-2，其中圖2C-1是上視圖、圖2C-2是圖2C-1之II-II’線段。先將犧牲層200移除只剩下間隙壁罩幕202，再於基底100上全面性地形成第二材料層122並覆 蓋間隙壁罩幕202，然後利用第二道光罩製程，在第二材料層122上形成第二圖案罩幕層204，其與第一實施例的圖1E之差別在於電容器區30內的第二圖案罩幕層204的圖案。

之後，請參照圖2D-1和圖2D-2，其中圖2D-1是上視圖、圖2D-2是圖2D-1之II-II’線段。在利用圖2C-1的第二圖案罩幕層204作為蝕刻罩幕，蝕刻第二材料層122，而使第二圖案罩幕層204的圖案轉移至第二材料層122並露出間隙壁罩幕202之後，再利用間隙壁罩幕202與第二圖案罩幕層204作為蝕刻罩幕，蝕刻第一材料層114與蓋層112，直到露出第二導體結構層108。然後，利用被蝕刻過的蓋層112作為蝕刻罩幕，蝕刻去除第二導體結構層108，並以閘間介電層106作為蝕刻終止層。在蝕刻第二導體結構層108之後，可完全去除蓋層112以上的結構。在本實施例中，去除電容器區30的部分第二導體結構層108後能形成位在第一導體結構層104上的單一個導體層。

接著，請參照圖2E，利用第三道光罩製程，在周邊區20與電容器區30形成覆蓋閘間介電層106的第一保護層206，並露出晶胞區10的閘間介電層106。然後，以閘氧化層102作為蝕刻終止層，蝕刻晶胞區10內露出的閘間介電層106與第一導體結構層104。之後可對基底100進行離子植入製程128，以於晶胞區10的基底100內形成源極與汲極130。在本圖中，雖然在進行離子植入製程128時有第一保護層206覆蓋周邊區20與電容器區30，但是本發明並不限於此。即使在進行離子植入製程128之前就將第 一保護層206去除，因為周邊區20與電容器區30內被植入的區域會在後續步驟中移除，所以並不影響半導體元件的操作與效能。所以第一保護層206可以在離子植入製程128之前去除。

然後，請參照圖2F，也可在離子植入製程128之後去除圖2E的第一保護層206，並利用第四道光罩製程，在晶胞區10形成覆蓋所有結構的第二保護層208，並露出周邊區20與電容器區30內的閘間介電層106。然後，以閘氧化層102作為蝕刻終止層，蝕刻周邊區20內露出的閘間介電層106與第一導體結構層104。此時，周邊區20與電容器區30內的元件隔離結構110如有暴露出來，也會一同被移除。

之後，請參照圖2G-1和圖2G-2，其中圖2G-1是上視圖、圖2G-2是圖2G-1之II-II’線段。在去除第二保護層208之後，利用第五道光罩製程在基底100上另外形成第三保護層210，這層第三保護層210具有露出電容器區30的第二導體結構層108上方的開口212。並且，因為先前形成的間隙壁罩幕(請見圖2C-1的202)不但會形成在犧牲層200的長邊，也會形成在犧牲層200的短邊，所以部分第二導體結構層108會在短邊部位相連，因此第三保護層210還可包括露出字元線提取區40內之蓋層112的開口。

然後，請參照圖2H-1和圖2H-2，其中圖2H-1是區域10、20、30的剖面圖、圖2H-2是區域40的剖面圖。在利用第三保護層210作為蝕刻罩幕，移除自開口212內露出的結構，並以閘間介電層106作為蝕刻終止層之後，電容器區30內的第二導體結構 層108會變成兩條導體層，而字元線提取區40內相連的第二導體結構層108也會被分開。

圖3A至圖3C是接續第二實施例的圖2F的另一種製造流程剖面圖。

請參照圖3A-1和圖3A-2，其中圖3A-1是上視圖、圖3A-2是圖3A-1之II-II’線段。在去除第二保護層(圖2F之208)後，在基底100上由第一導體結構層104、閘間介電層106、第二導體結構層108以及蓋層112所構成的數個堆疊結構的側壁上形成隔離間隙壁300。

然後，請參照圖3B-1和圖3B-2，其中圖3B-1是上視圖、圖3B-2是圖3B-1之II-II’線段。利用第五道光罩製程，在基底100上形成第三保護層302，這層第三保護層302具有露出電容器區30的第二導體結構層108上方的第一開口304與露出字元線提取區40內的第二導體結構層108相連部位上方的第二開口306。

繼而請參照圖3C，以圖3B-1中的第三保護層302作為蝕刻罩幕，蝕刻自第一與第二開口304和306內露出的結構，並以閘間介電層106作為蝕刻終止層之後，電容器區30內的第二導體結構層會變成兩條導體層而露出兩條導體層之間的閘間介電層106。同時，在字元線提取區40內相連的第二導體結構層108也會被切斷。由於第二開口306本來就是屬於製作半導體元件的既有光罩，所以第一開口304可與其整合，而省略一道額外的光罩製程。

綜上所述，本發明藉由分開進行晶胞區與周邊區內的蝕刻步驟，所以能準確控制周邊區的閘氧化層蝕刻量，而降低周邊區的氧化層損害風險。而且，能與晶胞區的製程一起整合而減少光罩製程。另外，利用實施例中的方式製作蝕刻罩幕，還具有改善關鍵尺寸均勻度的效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧晶胞區

20‧‧‧周邊區

30‧‧‧電容器區

100‧‧‧基底

102‧‧‧閘氧化層

104‧‧‧第一導體結構層

106‧‧‧閘間介電層

108‧‧‧第二導體結構層

110‧‧‧元件隔離結構

112‧‧‧蓋層

126‧‧‧第一保護層

128‧‧‧離子植入製程

130‧‧‧源極與汲極

Claims (14)

1. 一種同時製作晶胞區與周邊區之半導體元件的方法，包括：提供一基底，該基底具有至少一晶胞區與至少一周邊區；在該基底上依序形成閘氧化層、第一導體結構層、閘間介電層與第二導體結構層；在該第二導體結構層上形成罩幕結構；利用該罩幕結構作為蝕刻罩幕，去除該晶胞區與該周邊區的該第二導體結構層，並以該閘間介電層作為蝕刻終止層；在該周邊區形成覆蓋該閘間介電層的第一保護層，並露出該晶胞區的該閘間介電層；蝕刻該晶胞區內露出的該閘間介電層與該第一導體結構層，並以該閘氧化層作為蝕刻終止層；進行離子植入製程，以於該晶胞區的該基底內形成源極與汲極；去除該第一保護層；在該晶胞區形成覆蓋該閘氧化層、該第一導體結構層、該閘間介電層與該第二導體結構層的第二保護層，並露出該周邊區的該閘間介電層；以及蝕刻該周邊區內露出的該閘間介電層與該第一導體結構層，並以該閘氧化層作為蝕刻終止層。
2. 如申請專利範圍第1項所述的方法，其中形成該罩幕結構 的步驟包括：在該第二導體結構層上形成蓋層；以及在該晶胞區與該周邊區的該蓋層上分別形成第一圖案罩幕層與第二圖案罩幕層。
3. 如申請專利範圍第2項所述的方法，其中去除該晶胞區與該周邊區的該第二導體結構層之步驟包括：利用該第一圖案罩幕層與該第二圖案罩幕層作為蝕刻罩幕，蝕刻該蓋層，以使該第一圖案罩幕層與該第二圖案罩幕層的圖案轉移至該蓋層；以及利用該蓋層作為蝕刻罩幕，蝕刻該第二導體結構層。
4. 如申請專利範圍第3項所述的方法，其中在蝕刻該第二導體結構層之後，更包括去除該第一圖案罩幕層與該第二圖案罩幕層。
5. 如申請專利範圍第2項所述的方法，其中形成該第一圖案罩幕層與該第二圖案罩幕層之步驟包括：在該蓋層上全面性地形成第一材料層；在該晶胞區的該第一材料層上形成均勻分布的多數個間隙壁罩幕；移除部分該些間隙壁罩幕，而未被移除的該些間隙壁罩幕成為該第一圖案罩幕層；在該基底上全面性地形成第二材料層並覆蓋該些間隙壁罩幕；以及 在該晶胞區與該周邊區的該第二材料層上形成該第二圖案罩幕層。
6. 如申請專利範圍第5項所述的方法，其中去除該晶胞區與該周邊區的該第二導體結構層之前更包括：利用該第二圖案罩幕層作為蝕刻罩幕，蝕刻該第二材料層，以使該第二圖案罩幕層的圖案轉移至該第二材料層並露出該第一圖案罩幕層；以及利用該第一圖案罩幕層與該第二圖案罩幕層作為蝕刻罩幕，蝕刻該第一材料層，以使該第一圖案罩幕層及該第二材料層的圖案轉移至該第一材料層並露出該第二導體結構層。
7. 如申請專利範圍第5~6項中任一項所述的方法，其中該蓋層的材料包括氧化矽、氮化矽或多晶矽；該第一材料層的材料包括多晶矽；該些間隙壁罩幕的材料包括氮化矽、氧化矽或多晶矽；該第二材料層的材料包括光阻或旋塗碳。
8. 如申請專利範圍第1項所述的方法，其中該基底更包括至少一電容器區。
9. 如申請專利範圍第8項所述的方法，其中形成該罩幕結構的步驟包括同時在該電容器區形成該罩幕結構；以及去除該晶胞區與該周邊區的該第二導體結構層的步驟包括同時去除該電容器區的部分該第二導體結構層，而形成位在該第一導體結構層上方的兩條導體層，而露出該兩條導體層之間的該閘 間介電層。
10. 如申請專利範圍第9項所述的方法，其中形成該第一保護層的步驟包括同時覆蓋該電容器區內露出的該閘間介電層。
11. 如申請專利範圍第9項所述的方法，其中形成該第二保護層的步驟包括同時覆蓋該兩條導體層之間的該閘間介電層。
12. 如申請專利範圍第8項所述的方法，其中形成該罩幕結構的步驟包括同時在該電容器區形成該罩幕結構；以及去除該晶胞區與該周邊區的該第二導體結構層的步驟包括同時去除該電容器區的部分該第二導體結構層，而形成位在該第一導體結構層上的一個導體層。
13. 如申請專利範圍第12項所述的方法，其中在蝕刻該周邊區內露出的該閘間介電層與該第一導體結構層之後，更包括：去除該第二保護層；在該基底上形成第三保護層，該第三保護層具有露出該電容器區的該一個導體層上方的開口；以及蝕刻自該開口內露出的結構，並以該閘間介電層作為蝕刻終止層。
14. 如申請專利範圍第12項所述的方法，其中該晶胞區的邊緣具有字元線提取區，且在蝕刻該周邊區內露出的該閘間介電層與該第一導體結構層之後，更包括：去除該第二保護層； 在該基底上由該第一導體結構層、該閘間介電層與該第二導體結構層所構成的多數個堆疊結構的側壁上形成多數個隔離間隙壁；在該基底上形成第三保護層，該第三保護層具有露出該電容器區的該一個導體層上方的第一開口與露出該字元線提取區的該些堆疊結構間的相連部位上方的第二開口；以及蝕刻自該第一開口與該第二開口內露出的結構，並以該閘間介電層作為蝕刻終止層。