SU960837A1 - Digital function converter - Google Patents

Description

(54) .иИФРСеОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ(54) .IFRESET FUNCTIONAL CONVERTER

1one

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации , и может быть использовано в гибридных вычислительных системах.The invention relates to automation and computing, in particular, to piecewise linear approximation devices, and can be used in hybrid computing systems.

Известно устройство дл  функционального преобразовани  цифровых сигналов, содержащее реверсивный счетчик, регистр, дешифратор, блок пам ти, генератор, элемент И, управл емый делитель частоты и блок вычитани  LlJ A device for functional conversion of digital signals is known, comprising a reversible counter, a register, a decoder, a memory unit, a generator, an AND element, a controlled frequency divider and an LlJ subtraction unit.

Недостатками устройства  вл ютс  пониженные точность и надежность работы,The drawbacks of the device are reduced accuracy and reliability of operation.

Наиболее близким к предлагаемому  вл етс  устройство дл  функционального преобразовани  цифровых сигналов, содер жащее реверсивный счетчик, выходы которого  вл ютс  выходами устройства, и регистр, соединенный информационными входами с шиной ввода аргумента, а выходами - с входами дешифратора, подключенного выходами через блок пам ти к первой группе входов блока вычитани  кодов, выход обнулени  которого соединенThe closest to the present invention is a device for functional conversion of digital signals, comprising a reversible counter, the outputs of which are the outputs of the device, and a register connected by information inputs to the argument input bus, and outputs to the inputs of the decoder connected by the outputs the first group of inputs of the block subtraction code, the output of zeroing which is connected

с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом - к сигнальному входу управл емого делител  частоты, блок вьиитани  кодов соединен второй группой входов с выходами реверсивного счетчика, выходами кода разности - с управл ющими входами управл емого делител  частоты, выходом знака разности - с выходом управлени  реверсом реверсив10 ного счетчика, а выходом обнулени  - с управл ющим входом регистра и с входом стробировани  управл емого делител  частоты , подключенного выходом к счетному входу реверсивного счетчика 2 ..With the first input of the element I, connected by the second input to the output of the pulse generator, and the output to the signal input of the controlled frequency divider, the video output unit is connected to the second group of inputs with the outputs of the reversible counter, the outputs of the difference code - with the control inputs of the controlled frequency divider, the difference sign output — with the output of the control of the reversing counter's reverse; and the zero output — with the control input of the register and with the input of the gate of the controlled frequency divider connected by the output to the counting input y-down counter 2 ..

tsts

Недостатком известного устройства 5шл етс  необходимость ограничени  крутизны входного сигнала, обусловленна  тем, что при превьпиении определенной крутизны входного сигнала происходит не линейна  интерпол ци , соответствующа  выбранному i -му интервалу аппроксимации , а линейна , соответствующа  разности между значени ми кодов, соответствую-A disadvantage of the known device 5 is the need to limit the slope of the input signal, due to the fact that when a certain slope of the input signal is exceeded, it is not linear interpolation corresponding to the selected i -th approximation interval, but linear, corresponding to the difference between the code values corresponding to

. ших -i-и по состо нию реверсивного счетчика и ( 1 + К.)-н по значению из блокапам ти точек (причем К 71).. They are -i-and according to the state of the reversible counter and (1 + K.) -n according to the value from the block of these points (and K 71).

Целью изобретени   вл етс  расшире низ класса решаемых задач за счет воз- $ можности воспроизведени  функциональных зависимостей с произвольной крутизной.The aim of the invention is to expand the bottom of the class of tasks due to the possibility of reproducing functional dependencies with an arbitrary slope.

Поставленна  цель достигаетс  тем, что в цифровой функциональный преобразователь , содержащий генератор импульсов,/о элемент И, управл емый делитель частоты, реверсивный счетчик, блок вычитани , блок пам ти, входной регистр и дешифратор, вход которого соединен с выходом вход- ного регистра, информационный вход кото- (5 The goal is achieved in that a digital functional converter containing a pulse generator, an AND element, a controlled frequency divider, a reversible counter, a subtractor, a memory unit, an input register, and a decoder, the input of which is connected to the output of the input register, information entry which- (5

рого соединен с входом аргумента преобразовател , управл ющий вход входного регистра соединен с выходом обнулени  блока вычитани , первым входом элемента И и входом стробировани  управл емог делител  частоты, управл ющий вход которого соединен с кодовым выходом блока вычитани , информацио11ный вход и выход которого соединены соответственно с выходом элемента И и счетным входом ре- версивного счетчика, выход которого соединен с выходом преобразовател  и первы входом блока вычитани , выход генератора импульсовСоединен с вторым .входом элемента И, выход знака блока вычитани  соединен с входом управлени  реверсом реверсивного счетчика, дополнительно введены три промежуточных регистра, группа элементов И, группа элементов ИЛИ, груп па формирователей импульсов, элемент ИЛИ, элемент задержки, элемент НЕ и сумматор, первый вход которого соединен с выходом дешифратора и первыми входами элементов И группы, вторые входы которых подключены к выходу элементаНЕ и управл ющему входу первого промежуточного регистра, информагшонный вход которого соединен с выходом блока пам ти и информационным входом второго промежуточного регистра, выход и управл ющий , вход которого соединены соответственно с установочным входом реверсивного счетчика к выходом элемента задержки, вход которого соединен с выходом элемента ИЛИ и вторым входом сумматора, входы элемента ИЛИ соединены с выхо- дами формирователей группы, входы которых соединены с выходом разр дов, начина  со второго, входного регистра, выход элемента задержки соединен с входом элемента НЕ и управл ющим входом третьего 5пам ти и счетчика 1. Передний фронт сигпромежуточного регистра, информационныйнала сравнени  с выхода 1О обнулени  вход и выход которого соединены соот-блока 8 поступает на управл ющий вход ветственно с выходом сумматора и пер-регистра 2, разреша  передачу кода елевыми входами элементов ИЛИ группы, вторые входы и выходы которых соединены соответственно с выходами элементов И группы и входом блока пам ти, выход первого промежуточного регистра соединен с вторым бходом блока вычитани .is connected to the input of the converter argument, the control input of the input register is connected to the zero output of the subtractor, the first input of the AND element, and the gate input of the control of its frequency divider, the control input of which is connected to the code output of the subtractor, the information input and output of which are connected respectively to the output of the element I and the counting input of the reverse counter, the output of which is connected to the output of the converter and the first input of the subtractor, the output of the pulse generator connected to the second input And, the output of the sign of the subtractor is connected to the control input of the reversible counter reversal, three intermediate registers are added, the group of elements is AND, the group of elements OR, the group of pulse formers, the element OR, the delay element, the element NOT and the adder whose first input is connected with the output of the decoder and the first inputs of elements AND of the group, the second inputs of which are connected to the output of the element and the control input of the first intermediate register, the data input of which is connected to the output of the memory unit The data and information input of the second intermediate register, output and control, whose input is connected respectively to the installation input of the reversible counter to the output of the delay element, whose input is connected to the output of the OR element and the second input of the adder, the inputs of the OR element, the inputs of which are connected to the output of bits, starting from the second, input register, the output of the delay element is connected to the input of the NOT element and the control input of the third 5pam and counter 1. intermediate register, informational comparison with the output 1O of zeroing, the input and output of which are connected to the corresponding block 8 enters the control input correspondingly with the output of the adder and the per-register 2, allowing the code to be transmitted by spruce inputs of the OR elements, the second inputs and outputs of which are connected respectively to the outputs of the AND elements of the group and the input of the memory unit, the output of the first intermediate register is connected to the second bypass of the subtraction unit.

На чертеже представлена блок-схема цифрового функционального преобразовател .The drawing shows the block diagram of the digital functional Converter.

Claims (2)

1.Авторское свидетельство СССР №684552, кл. G06 F 15/31, 1977.1. USSR author's certificate No. 684552, cl. G06 F 15/31, 1977. 2.Авторское свидетельство СССР по за вке № 2855014/18-24,2. USSR author's certificate for application number 2855014 / 18-24, кл. Q06 F 15/31, 18.12.79 (прототип). выходом разр дов, начина  со второго. блока пам ти, выход первого промежуточcl. Q06 F 15/31, 18.12.79 (prototype). output bits, starting with the second. memory block, the output of the first intermediate