SU1167608A1 - Device for multiplying frequency by code - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ НА КОД, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр, управл ющий делитель , выход которого соединен с выходом устройства, информационный вход которого соединен с входами сброса делител  частоты и счетчика и тактовым входом регистра, информационные входы которого соединены с выходами счетчика, -счетньй вход которого соединен с выходом делител  частоты , информационные входы которого соединены с входами кода устройства, информационные входы управл ющего делител  соединены с выходами регистра , отличающеес  тем, что, с целью расширени  частотного диапазона при повышении достоверности функционировани , в него введены многоразр дный делитель частоты, два мультиплексора, дополнительный регистр , реверсивньй счетчик, два элемента И и элемент ИЛИ-НЕ, причем выход генератора тактовых импульсов соединен с тактовыми входами первого и второго мультиплексоров и многоразр дного делител  частоты, выходы которого соединены с информационными входами первого и второго мультиплексоров , выходы которых соединены с счетными входами делител  частоты и управл ющего делител  соответственно , адресные входы первого мультиплексора соединены с выходами реверсивного счетчика и информационными (Л входами дополнительного регистра, выходы которого соединены с адресными входами второго мультиплексора, вход вычитани  реверсивного счетчика соединен с выходом первого элемента И, первый вход которого соединен с выходом элементаИЛИ-НЕ, входы которого соединены с выходами счетчика а и с входами, кроме первого, второго элемента И, выход которого соединен 05 с входом сложени  реверсивного счетО 00 чика, первый вход второго элемента И, второй вход первого элемента И, тактовые входы дополнительного регистра и регистра соединены с частотным информационньм входом устройства.A DEVICE FOR MULTIPLICATION OF THE FREQUENCY ON A CODE, containing a clock, a frequency divider, a counter, a register, a control divider, the output of which is connected to the output of the device, whose information input is connected to the reset inputs of the frequency divider and the counter and a clock input of the register, whose information inputs are connected with the counter outputs, the counting input of which is connected to the output of the frequency divider, the information inputs of which are connected to the inputs of the device code, the information inputs of the control divider with Dynenes with register outputs, characterized in that, in order to expand the frequency range while increasing the reliability of operation, a multi-bit frequency divider, two multiplexers, an additional register, a reversible counter, two AND elements and an OR-NOT element, the clock generator output pulses connected to the clock inputs of the first and second multiplexers and multi-bit frequency divider, the outputs of which are connected to the information inputs of the first and second multiplexers, the outputs of which Dineny with the counting inputs of the frequency divider and the control divider, respectively, the address inputs of the first multiplexer are connected to the outputs of the reversible counter and information (L inputs of the additional register, the outputs of which are connected to the address inputs of the second multiplexer) the input of which is connected to the output of the element OR-NOT, the inputs of which are connected to the outputs of the counter a and to the inputs other than the first, second element I, the output of which 0 is connected to the addition input of the reverse counter, the first input of the second element I, the second input of the first element I, the clock inputs of the additional register and register are connected to the frequency information input of the device.

Description

Изобретение относитс  к множительным устройствам на логических элементах и может использоватьс  в вычислительных устройствах и системах автоматического управлени  дл  преобразовани  данных в частотно-импульсном коде.The invention relates to duplicating devices on logic elements and can be used in computing devices and automatic control systems for converting data in a frequency-pulse code.

Известно устройство дл  умножени  частоты на код, содержащее делитель, управл емьш кодом, счетчик, регистр и управл емый счетчик, выход которото соединен с выходом устройства дл  умножени  частоты на код, вход которого соединен,через формирователь с входами сброса делител  управл емого кодом, счетчшса и входом записи регистра, выходы которого соединены с управл ющими входами управл емого счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов,, который соединен со счетным входом делител , управл емого кодом,ВЫХОД которого соединен со счетным входом счетчика, а управл ющие входы делител , управл емого кодом, соединены с управл ющими входами устройства дл  умноже .ни  частоты на код 01.A device is known to multiply a frequency by a code containing a divider, a controlled code, a counter, a register and a controlled counter, the output of which is connected to the output of the device to multiply the frequency by a code whose input is connected, through a driver to the reset inputs of a divider controlled by a code, counting and the register entry input, the outputs of which are connected to the control inputs of the controlled counter, the counting input of which is connected to the output of the clock generator, which is connected to the counting input of the divider controlled by the code ohm, the OUT of which is connected to the counting input of the counter, and the control inputs of the divider controlled by the code are connected to the control inputs of the device for a multiple of the frequency by code 01.

Недостатком этого устройства  вл етс  отсутствие контрол  за выходом частоты входных диг}шлов за допустимые пределы.A disadvantage of this device is the lack of control over the output frequency of the input digits for permissible limits.

Наиболее близким к пpeдлaгaef;.  вл етс  устройство дл  умножени  .частоты на код, содержащее генератор тактовых импульсов, управл емый делитель, счетчик, регистр и управл емый счетчик, выход которого соединен .с выходом устройства дл  умножени  частоты на код, вход которого соединен с тактовым входом регистра и входом сброса счетчика, счетный вход которого соединен с выходом управл емого делител , управл ющие входы которого соединены с управл ющими входами устройства дл  умножени  частоты на код, а вход управл емого делител  соединен с выходом генератора тактовых импульсов, который соединен со счетным входом управл емого счетчика, управл ющие входы которог.о соединены с выходами регистра, входы которого соединены с выходами счетчика 2j .The closest to the issue; is a device for multiplying a frequency by a code containing a clock, a controlled divider, a counter, a register and a controlled counter whose output is connected to the output of a device to multiply frequency by a code whose input is connected to a register clock input and a reset input the counter, the counting input of which is connected to the output of the controlled divider, the control inputs of which are connected to the control inputs of the device to multiply the frequency by the code, and the input of the controlled divider is connected to the output of the clock generator pulses, which is connected to the counting input of the controlled counter, the control inputs of which are connected to the outputs of the register, the inputs of which are connected to the outputs of the counter 2j.

Недостатками этого устройства  вл етс  возможность по влени  погрешностей в формируемом частотно- импульсном сигнале, что св зано сThe disadvantages of this device are the possibility of errors in the generated frequency-pulse signal, which is associated with

ограниченностью его частотного диапазона , а следовательно, низка  достоверность функционировани .limited frequency range, and, therefore, low reliability of operation.

Целью изобретени   вл етс  расширение частотного диапазона при повышер{ии достоверности функционировани . The aim of the invention is to expand the frequency range while increasing the reliability of operation.

Поставленна  цель достигаетс  тем, что в устройство дл  умножени  частоты на код, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр и управл ющий делитель , выход которого соединен с выходом устройства, информационный вход которого соединен со входами сброса делител  частоты и счетчика и тактовым входом регистра, информационные входы которого соединены с выходами счетчика, счетный вход которого соединен с выходом делител  частоты , информационные входы которого соединены со входами кода устройства, информационные входы управл ющего делител  соединены с выходами регистра , введены многоразр дный делитель частоты, два мультиплексора, дополнительный регистр, реверсивный счет .чик, два элемента И и элемент ИЛИ-НЕ, причем выход генератора тактовых импульсов соединен с тактовыми входами первого и второго мультиплексоров и многоразр дного делител  частоты, выходы которого соединены с информационными входами первого и второго мультиплексоров, выходы которых соединены со счетными входами делител  частоты и управл ющего делител  соответственно, адресные входы первого мультиплексора соединены с выходами реверсивного счетчика и информационными входами дополнительного регистра , выходы которого соединены с адресными входами второго мультиплексора , вход вычитани  реверсивного счетчика соединен с выходом первого элемента И, первый вход которого соединен с выходом элемента ИЛИ-НЕ, входы которого соединены с выходами счетчика , и входами, кроме первого, второго элемента И, выход которого соединен со входом сложени  реверсивного счетчика, первый вход второго элеменta И,второй вход первого элемента И,тактовые входы дополнительного регистра и регистра соединены с частотным информационным входом устройства. На чертеже представлена структурна  схема предлагаемого устройства. Устройство дл  умножени  частоты на код содержит генератор 1 тактовых импульсов, делитель-2 частоты, счетчик 3, регистр 4,управл ющий делитель 5, выход 6 устройства, вход 7 устройства, входы кода 8 .устройства многоразр дный делитель 9 частоты, реверсивный счетчик 10, дополнительный регистр 11, первый 12 и второй мультиплексоры, первый 14 и второй 15 элементы И и элемент ИЛИ-НЕ 16. Устройство работает следующим образом . Опорный сигнал с частотой f подаетс  на вход 7. На вход 8 подаетс  код, определ ющий коэффициент умноже ни  частоты , . Если „ не измен  етс , в реверсивном счетчике 10 фиксируетс  код, совпадающий с кодом на выходе регистра 11, в соответстви с которым; на выходах мультиплексоров 12 и 13 формируютс  последовательности импульсов с частотой f, удовлетвор ющих допустимым пределам Эти импульсы проход т через делитель 2 и фиксируютс  счетчиком 3, в котором за врем  l/fg накапливаетс  код N , где К - коэффициент делени  делител  2, определ емый кодом на входах 8. Код N при поступлении следующего импульса переписываетс  в регистр 4, который обеспечивает управление делителем 5, на выходе которого формируетс  сигнал с частотой f-b,,, тг- K-f . При поступлении каждого опорного импульса на вход 7 с помощью элементов 15 и , 16 осуществл етс  контроль кода N. Если он недопустимо мал, все его старшие разр ды нулевые и на выходе элемента 16 по вл етс  логическа  единица, благодар  чему импульс опорной частоты проводит через элемент 14 на реверсивный счетчик, состо ние которого измен етс , что выэьгеает изменение тактовой частоты на выходе мультиплексора 13, которьй переключаетс . При поступлении следующего импульса опорной частоты состо ние реверсивного счетчика 10 переписываетс  в регистр 11, что вы- зьюает аналогичное переключение мультиплексора 12. Таким образом, обеспечиваетс  задержка изменени  частоты тактовых импульсов, поступающих с делител  9 на один период, что исключает ошибки при переходе от одного, диапазона к другому. При превьпиении кодом N максималоного значени  аналогичньм образом опорный сигнал проходит через элемент 15, вызыва  обратное изменение тактовой частоты f-f . Таким образом, обеспечиваетс  расширение частотного диапазона при повышении достоверности функционировани , что позвол ет работать в более широком частотном диапазоне значений f j, при повьшении достоверности функционировани . Это позвол ет расширить частотньй диапазон и повысить надежность аппаратуры, использующей устройство дл  умножени  частоты на код.The goal is achieved in that a device for multiplying a frequency with a code containing a clock generator, a frequency divider, a counter, a register and a control divider, the output of which is connected to the output of the device, whose information input is connected to the reset inputs of the frequency divider and counter and a clock the input of the register, the information inputs of which are connected to the outputs of the counter, the counting input of which is connected to the output of the frequency divider, the information inputs of which are connected to the inputs of the device code, the information the ion inputs of the control divider are connected to the register outputs, a multi-bit frequency divider, two multiplexers, an additional register, a reversing counter, two AND elements and an OR NOT element are entered, the output of the clock generator is connected to the clock inputs of the first and second multiplexers and a multi-bit frequency divider, the outputs of which are connected to the information inputs of the first and second multiplexers, the outputs of which are connected to the counting inputs of the frequency divider and the control divider of the corresponding However, the address inputs of the first multiplexer are connected to the outputs of the reversible counter and the information inputs of the additional register, the outputs of which are connected to the address inputs of the second multiplexer, the input of the reversal counter reading is connected to the output of the first element AND, the first input of which is connected to the output of the element OR NOT, the inputs of which connected to the outputs of the counter, and inputs, except for the first, second element And, the output of which is connected to the input of the addition of the reversible counter, the first input of the second element And, second The first input of the first element I, the clock inputs of the additional register and the register are connected to the frequency information input of the device. The drawing shows a block diagram of the proposed device. The device for multiplying the frequency by the code contains 1 clock pulse generator, frequency divider-2, counter 3, register 4, control divider 5, device output 6, device input 7, device 8 code inputs. Multi-frequency frequency divider 9, reversing counter 10 , an additional register 11, the first 12 and the second multiplexers, the first 14 and the second 15 elements AND and the element OR NOT 16. The device works as follows. The reference signal with the frequency f is fed to the input 7. The code defining the coefficient multiplying frequency does not apply to the input 8. If the " does not change, the reversible counter 10 records a code that matches the code at the output of register 11, in accordance with which; at the outputs of multiplexers 12 and 13, pulse sequences are formed with a frequency f satisfying the permissible limits. These pulses pass through divider 2 and are fixed by counter 3, in which the code N accumulates during l / fg, where K is the division factor of divider 2 defined by the code on the inputs 8. The code N at the arrival of the next pulse is rewritten into register 4, which provides control of the divider 5, the output of which forms a signal with a frequency fb ,,, tg-Kf. When each reference pulse arrives at input 7 using elements 15 and 16, code N is monitored. If it is unacceptably small, all its most significant bits are zero and the output of element 16 is a logical unit, due to which the reference frequency pulse passes through element 14 is on a reversible counter, the state of which is changed, which results in a change in the clock frequency at the output of the multiplexer 13, which is switched. When the next reference pulse arrives, the state of the reversible counter 10 is written to register 11, which causes a similar switching of multiplexer 12. Thus, the delay of the frequency change of the clock pulses from the divider 9 is provided for one period, which eliminates errors during the transition from one , range to another. When the code N exceeds the maximum value in a similar manner, the reference signal passes through element 15, causing an inverse change in the clock frequency f-f. Thus, the frequency range is expanded while increasing the reliability of operation, which allows working in a wider frequency range of values of f j, while increasing the reliability of operation. This makes it possible to extend the frequency range and increase the reliability of the equipment using the device to multiply the frequency by the code.

G- УG- Y

СТST

//

fo fo

СТST

СП дSP d

о- о Отoh oh

/ /

raLraL

&&

тt

//

Claims (1)

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ НА КОД, содержащее генератор тактовых импульсов, делитель частоты, счетчик, регистр, управляющий делитель, выход которого соединен с выходом устройства, информационный вход которого соединен с входами сброса делителя частоты и счетчика и тактовым входом регистра, информационные входы которого соединены с выходами счетчика, счетньй вход которого соединен с выходом делителя частоты, информационные входы которого соединены с входами кода устройства, информационные входы управляющего делителя соединены с выходами регистра, отличающееся тем, что, с целью расширения частотного диапазона при повышении достовернос ти функционирования, в него введены многоразрядный делитель частоты, два мультиплексора, дополнительный регистр, реверсивный счетчик, два элемента И и элемент ИЛИ-HE, причем выход генератора тактовых импульсов соединен с тактовыми входами первого и второго мультиплексоров и многоразрядного делителя частоты, выходы которого соединены с информационными входами первого и второго мультиплексоров, выходы которых соединены с счетными входами делителя частоты и управляющего делителя соответственно, адресные входы первого мультиплексора соединены с выходами ревер- 5 сивного счетчика и информационными входами дополнительного регистра, выходы которого соединены с адресными входами второго мультиплексора, вход вычитания реверсивного счетчика соединен с выходом первого элемента И, первый вход которого соединен с выходом элемента ИЛИ-HE, входы которого соединены с выходами счетчика и с входами, кроме первого, второго элемента И, выход которого соединен с входом сложения реверсивного счетчика, первый вход второго элемента И, второй вход первого элемента И, тактовые входы дополнительного регистра и регистра соединены с частотным информационным входом устройства.A DEVICE FOR FREQUENCY FREQUENCY ON THE CODE, containing a clock, frequency divider, counter, register, control divider, the output of which is connected to the output of the device, the information input of which is connected to the reset inputs of the frequency divider and counter and the clock input of the register, the information inputs of which are connected to the outputs of the counter, the counting input of which is connected to the output of the frequency divider, the information inputs of which are connected to the inputs of the device code, the information inputs of the control divider are connected to register outputs, characterized in that, in order to expand the frequency range while increasing the reliability of operation, a multi-bit frequency divider, two multiplexers, an additional register, a reversible counter, two AND elements and an OR-HE element are introduced into it, and the output of the clock generator is connected with clock inputs of the first and second multiplexers and a multi-bit frequency divider, the outputs of which are connected to the information inputs of the first and second multiplexers, the outputs of which are connected to the counting the inputs of the frequency divider and the control divider, respectively, the address inputs of the first multiplexer are connected to the outputs of the reverse counter 5 and the information inputs of the additional register, the outputs of which are connected to the address inputs of the second multiplexer, the subtraction input of the reverse counter is connected to the output of the first element And, the first input of which is connected with the output of the OR-HE element, the inputs of which are connected to the outputs of the counter and with the inputs, except for the first, second AND element, the output of which is connected to the addition input a reverse counter, the first input of the second element And, the second input of the first element And, the clock inputs of the additional register and register are connected to the frequency information input of the device. SU.., 1167608SU .., 1167608