SU1264170A1 - Differentiating device - Google Patents

Abstract

Изобретение относитс  к автоматике и вь числительной технике. Цель изобретени  - повьппение точности дифференцировани . Устройство содержит след щий аналого-цифровой преобразователь , два регистра сдвига, два коммутатора, реверсивный счетчик и генератор тактовых импульсов. В процессе работы последовательность тернарно-кодированных приращений входного аналогового сигнала с выходов след щего аналого-цифрового преобразовател  подаетс  на информационные входы коммутаторов и регистров сдвига. Импульсы с выходов регистров сдвига также подаютс  на информационные входы коммутаторов выходы которых соединены с суммирующим и вычитающим входами реверсивного счетчика. Содержимое реверсивного счетчика, начина  с N 1 -го такта работы генератора (где ft разр дность регистров), равно алгебi раической сумме приращений входного сигнала за последние N тактов. Реа (Л лизаци  след щего режима вычислени  С производной при тернарном кодировании приращений входного сигнала позвол ет повысить точность вычислений за счет исключени  флуктуации кода производной в счетчике, возникаю1C щих при бинарном кодировании знакопеременных приращений. 1 ил.The invention relates to automation and numerical technology. The purpose of the invention is to improve the accuracy of differentiation. The device contains a tracking analog-to-digital converter, two shift registers, two switches, a reversible counter, and a clock generator. During operation, a sequence of ternary-encoded increments of the input analog signal from the outputs of the following analog-digital converter is fed to the information inputs of the switches and shift registers. The pulses from the outputs of the shift registers are also fed to the information inputs of the switches, the outputs of which are connected to the summing and subtracting inputs of a reversible counter. The content of the reversible counter, starting with the N 1 th cycle of the generator (where ft is the register width), is equal to the algebraic sum of the input signal increments over the last N cycles. Rea (Listing the following calculation mode C derivative when ternary coding the increments of the input signal allows to increase the accuracy of calculations by eliminating fluctuations of the derivative code in the counter, which occurs during the binary coding of alternating increments. 1 Il.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, при построении цифровых измерительных и управляющих устройств, работающих в реальном масштабе времени.The invention relates to automation and computer technology and can be used, in particular, in the construction of digital measuring and control devices operating in real time.

Цель изобретения - повышение точности.The purpose of the invention is improving accuracy.

На чертеже изображена блок-схема, дифференцирующего устройства.The drawing shows a block diagram of a differentiating device.

Устройство содержит следящий аналого-цифровой преобразователь 1, первый и второй регистры 2 и 3 сдвига, первый и второй коммутаторы 4 и 5, реверсивный счетчик 6 и генератор 7 тактовых импульсов. Каждый из коммутаторов выполнен на элементе ИЛИ и двух элементах И, подключенных выходами.к входам элемента ИЛИ, причем первые входы элементов И являются информационными входами коммутатора, а вторые входы - управляющими входами. Генератор 7 формирует две последовательности импульсов. Появление импульсов на первом выходе генератора соответствует нечетным тактам его работы, а на втором выходе генератора - четным тактам. Устройство имеет вход 8 и шину 9 начальной установки ,The device contains a tracking analog-to-digital Converter 1, the first and second shift registers 2 and 3, the first and second switches 4 and 5, a reversible counter 6 and a clock generator 7. Each of the switches is made on an OR element and two AND elements connected by outputs to the inputs of an OR element, with the first inputs of the AND elements being the information inputs of the switch, and the second inputs being the control inputs. The generator 7 generates two sequences of pulses. The appearance of pulses at the first output of the generator corresponds to odd clock cycles of its operation, and at the second output of the generator to even cycles. The device has an input 8 and a bus 9 of the initial installation,

Устройство работает_лследующим образом.The device operates as follows: _l.

Дифференцирующий аналоговый сигнал .подается на вход 8 устройства. На шину 9 начальной установки подается импульс, осуществляющий обнуление следящего аналого-цифрового преобразователя 1, регистров 2 и 3 сдвига и реверсивного счетчика 6. Входной аналоговый сигнал с 'входа 8 устройства преобразуется следящим аналого-цифровым преобразователем 1 в последовательности терндрнокодированных приращений, которые поступают: положительные - на информационный вход регистра 2 сдвига и на первый информационный вход коммутатора 4; отрицательные - на информационный вход регист•ра 3 сдвига и на второй информационный вход коммутатора 5.Differentiating analog signal. Is fed to input 8 of the device. An impulse is applied to the initial installation bus 9, resetting the tracking analog-to-digital converter 1, shift registers 2 and 3, and the reverse counter 6. The input analog signal from 'input 8 of the device is converted by the tracking analog-to-digital converter 1 in a sequence of terminal encoded increments, which are received: positive - to the information input of the shift register 2 and to the first information input of the switch 4; negative - to the information input of the shift register • 3 and to the second information input of the switch 5.

В течение первых N тактов тактирующей серии импульсов (N - разрядность регистров 2 и 3.сдвига) на выходах регистров 2 и 3 сдвига и соответственно на первом информационном входе коммутатора 5 и втором информационном входе коммутатора 4 - ну левые значения. При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращения проходят соответственно на суммирующий и вычитающий входы реверсивного счетчика 6. Начиная с N+1 такта тактирующей серии импульсов на выходах регистров 2 и 3 сдвига появляются задержанные на 14' тактов положительные или отрицательные приращения, которые на каждом такте задержанной серии тактовых импульсов поступают соответственно на вычитающий и суммирующий входы реверсивного счетчика 6.During the first N clock cycles of a clocking series of pulses (N is the width of shift registers 2 and 3.) at the outputs of shift registers 2 and 3 and, respectively, the first information input of switch 5 and the second information input of switch 4 are zero values. In this case, on each clock cycle of a clocking series of pulses, positive or negative increments pass respectively to the summing and subtracting inputs of the reverse counter 6. Starting from N + 1 clock cycles of a clocking series of pulses, positive or negative increments delayed by 14 'clock cycles appear on the outputs of the shift registers 2 and 3, which, at each step of a delayed series of clock pulses, are respectively supplied to the subtracting and summing inputs of the reverse counter 6.

Таким образом, в любой момент времени после N+1 такта работы устройства содержимое реверсивного счетчика 6 равно алгебраической сумме приращений входного сигнала за последние N тактов работы устройства. Этим достигается следящий режим работы устройства. Содержимое реверсивного счетчика 6 на каждом такте работы определяется как цифровое значение первой производной входного аналогового сигнала, причем быстродействие устройства определяется' частотой генератора 7 тактовых импульсов, которая должна быть не выше половины максимально допустимой частоты работы реверсивного счетчика 6.Thus, at any time after N + 1 cycle of the device, the contents of the reverse counter 6 is equal to the algebraic sum of the increments of the input signal for the last N cycles of the device. This achieves a follow-up mode of operation of the device. The contents of the reverse counter 6 at each operation cycle is determined as the digital value of the first derivative of the input analog signal, and the device’s speed is determined by the frequency of the generator 7 clock pulses, which should not be higher than half the maximum allowable frequency of operation of the reverse counter 6.

Таким образом, предлагаемое устройство реализует следящий режим вычисления производной при тернарном кодировании приращений входного сигнала, что позволяет повысить точность вычислений за счет исключения флуктуаций кода производной в счетчике 6, возникающих при бинарном кодировании знакопеременных приращений входного сигнала и сохранении в качестве значащего младшего разряда счетчика результата.Thus, the proposed device implements a tracking mode for calculating the derivative with ternary coding of input signal increments, which allows to increase the accuracy of calculations by eliminating fluctuations in the derivative code in counter 6 that occur during binary coding of alternating increments of the input signal and saving the result counter as a significant minor digit.

Claims (1)

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, в частности, при построении цифровых измерительных и управл ющих устройств, работающих в реальном масштабе времени. Цель изобретени  - повьшение точности . На чертеже изображена блок-схема дифференцируют его устройства. Устройство содержит след щий аналого-цифровой преобразователь 1 , перйый и второй регистрь: 2 и 3 сдвига , первый и второй коммутаторы 4 и 5, реверсивный счетчик 6 и генератор 7 тактовых импульсов. Каждый из .коммутаторов вьтолней на элементе ИЛИ и двух элемеитах И, подключенных выходами.к входам элемента -ИЛИ, причем первые входы элементов И  вл ютс  информационными входами коммутатора , а вторые входы - управл ющими входами. Генератор 7 формирует две последовательности импульсов. По вление импульсов на первом выходе генератора соответствует нечетным тактам его работы, а на втором выходе генератора - четным тактам. Уст .ройство имеет вход 8 и шину 9 нача  ной установки , Устройство работает следующим образом. Дифференцирующий аналоговый сигнал .-подаетс  на вход 8 устройства. На шину 9 начальной установки подаетс  импульс, осуществл ющий обнуление след щего аналого-цифрового преобразовател  1, регист ров 2 и 3 сдвига и реверсивного счетчика 6. Входной аналоговый сигнал с входа 8 устройства преоб . разуетс  след щим аналого-цифровым преобразователем I в последовательности терн рнокодированньгх приращений , которые поступают: положительные - на информационный вход регис ра 2 сдвига и на первый информацион ный вход коммутатора Л; отрицательные - на информационный вход регист ра 3 сдвига и на второй информацион ный вход коммутатора 5. В течение первых N тактов тактирующей серии импульсов (N - разр дность регистров 2 и 3-сдвига) на вы ходах регистров 2 и 3 сдвига и соот ветственно на первом информационном входе коммутатора 5 и втором информационном входе коммутатора 4 - нулевые значени . При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращени  проход т соответственно на суммирующий .и вычитающий входы реверсивного счетчика 6. Начина  с N+1 такта тактирующей серии импульсов на выходах регистров 2 и 3 сдвига по вл ютс  задержанные на К тактов положительные или отрицательные; приращени , которые на каждом такте; задержанной серии тактовых импульсов поступают соответственно на вычитающий и суммирующий входы реверсивного счетчика 6. Таким образом, в любой момент времени после N+1 такта работы устройства содержимое реверсивного счетчика 6 равно алгебраической сумме приращений входного сигнала за последние N тактов работы устройства. Этим достигаетс  след щий режим работы устройства. Содержимое реверсивного счетчика 6 на каждом такте работы определ етс  как цифровое значение первой производной входного аналогового сигнала, причем быстродействие устройства определ етс  частотой генератора 7 тактовых импульсов, котора  должна быть не выще половины максимально допустимой частоты работы реверсивного счетчика 6. Таким образом, предлагаемое устройство реализует след щий режим вычислени  производной при тернарном кодировании приращений входного сигнала, что позвол ет повысить точность вычислений за счет исключени  флуктуации кода производной в счетчике 6, возн 1кающих при бинарном кодировании знакопеременных приращений входного сигнала и сохранении в качестве значащего младшего разр да счетчика результата. Формула изобретени  Дифференцирующее устройство, содержащее след щий аналого-цифровой преобразователь, соединенный информационным входом с входом устройства , тактирующим входом - с первым выходом генератора тактовых импульсов , первыми управл ющими входами первого и второго коммутаторов и тактируюо;им входом первого регистра сдвига, установочным входом - с щиной начальной установки устройства и установочными входами первого регистра сдвига и реверсивного счетчика , а выходом положительных приращений - с первым информационным входом первого коммутатора и с информационным входом первого регистра сдви га, подключенного выходом к первому информационному входу второго коммутатора соединенного вторым управл ющим входом с вторым выходом генератора тактовых импульсов и вторым управл ющим входом первого коммутатора ,.а выходом - с вычитающим входом реверсивного счетчика, подключен ного суммирующим входом к выходу первого коммутатора, а выходом - к выходу устройства, отличающеес  тем,что, с целью повьшени  точности, в него введен второй регистр сдвига, подключенный информационным входом к выходу отрицательных приращений след щего аналого-цифрового преобразовател  и второму информационному входу второго коммутатора, тактирующим входом - к первому выходу генератора тактовых импульсов, установочньм входом к шине начальной установки устройства j а выходом - к второму информационному входу -первого коммутатора . -.The invention relates to automation and computing and can be used, in particular, in the construction of digital measuring and control devices operating in real time. The purpose of the invention is to increase accuracy. The drawing shows a block diagram differentiate its device. The device contains an analog-to-digital converter 1, a first and second register: 2 and 3 shifts, first and second switches 4 and 5, a reversible counter 6, and a generator of 7 clock pulses. Each of the switches on the OR element and two AND elements connected by the outputs. To the inputs of the element is OR, the first inputs of the AND elements are the information inputs of the switch, and the second inputs are control inputs. The generator 7 generates two sequences of pulses. The appearance of pulses at the first output of the generator corresponds to odd cycles of its operation, and at the second output of the generator to even cycles. The device has an input 8 and a bus 9 of the initial installation. The device works as follows. Differentiating analog signal. - is fed to the input 8 of the device. A pulse is applied to the initial setup bus 9, which resets the following analog-digital converter 1, the shift registers 2 and 3, and the reversing counter 6. The input analog signal from input 8 of the device trans. It is developed by the following analog-digital converter I in the sequence of turn-encoded increments, which are received: positive - to the information input of the 2 shift register and to the first information input of the switch L; negative - to the information input of the 3 shift register and to the second information input of the switch 5. During the first N cycles of the clock pulse train (N is the width of the 2 and 3 shift registers) at the outputs of the 2 and 3 shift registers and the first information input of the switch 5 and the second information input of the switch 4 are zero values. At each clock cycle, a positive or negative increments are passed respectively to the summing and subtracting inputs of the reversing counter 6. Starting from N + 1 clock cycles of the clock series of pulses, positive or delayed by K clock cycles appear at the outputs of the shift registers 2 and 3. negative; increments that are on each clock; The delayed clock series is fed to the subtracting and summing inputs of the reversing counter 6, respectively. Thus, at any time after the N + 1 device ticks, the contents of the reversing counter 6 are equal to the algebraic sum of the input signal increments for the last N cycles of the device. This achieves the next operation mode of the device. The content of the reversible counter 6 at each clock cycle is determined as the digital value of the first derivative of the input analog signal, and the device’s speed is determined by the frequency of the clock generator 7, which must be not more than half the maximum permissible frequency of the reversing counter 6. Thus, the proposed device realizes the following mode of calculating the derivative when ternary coding the increments of the input signal, which allows to increase the accuracy of calculations by eliminating and fluctuations of the derivative code in counter 6, arising from the binary encoding of the alternating increments of the input signal and preserving the result counter as the significant least significant bit of the counter. Claims of the invention Differentiating device containing the following analog-digital converter connected by information input to the device input, clock input - to the first output of the clock generator, first control inputs of the first and second switches and clocked; their input of the first shift register, the setting input - with the thickness of the initial installation of the device and the installation inputs of the first shift register and reversible counter, and the output of positive increments - with the first information input One of the first switch and the information input of the first shift register connected by the output to the first information input of the second switch connected to the second control input with the second output of the clock generator and the second control input of the first switch, and output to the subtracting input of the reversible counter, connected a summing input to the output of the first switch, and an output to the output of the device, characterized in that, in order to improve accuracy, a second shift register is inserted into it, connected th data input to the output of negative increments servo analog-to-digital converter and a second data input of the second switch, a timing input - to the first output of the clock generator, bus ustanovochnm input initial setting unit j as output - to the second data input -First switch. -.