SU1064280A1 - Sine-cosine function generator - Google Patents

Sine-cosine function generator Download PDF

Info

Publication number
SU1064280A1
SU1064280A1 SU813333876A SU3333876A SU1064280A1 SU 1064280 A1 SU1064280 A1 SU 1064280A1 SU 813333876 A SU813333876 A SU 813333876A SU 3333876 A SU3333876 A SU 3333876A SU 1064280 A1 SU1064280 A1 SU 1064280A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
digital
converter
digital integrator
output
Prior art date
Application number
SU813333876A
Other languages
Russian (ru)
Inventor
Иван Кириллович Абаджи
Валерий Иванович Кудрявцев
Валерий Николаевич Пугачев
Original Assignee
Предприятие П/Я В-8624
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8624 filed Critical Предприятие П/Я В-8624
Priority to SU813333876A priority Critical patent/SU1064280A1/en
Application granted granted Critical
Publication of SU1064280A1 publication Critical patent/SU1064280A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

СИНУСНО-КОСИНУСНЫЙ ПРЕОБРАг ЗОВАТЕЛЬ, содержащий первый и второй цифровые интеграторы, входы отрицательных и положительных.приращений Независимой переменной которых соединены соответственно с первым и вторым информационными входами преобразовател , выход первого цифрот вого интегратора подключен к входу подынтегральной функции второго цифрового интегратора, выход которого соединен с входом подынтегральной функции первого цифрового интегратора , о т л и ч а ю щ и и с   тем, что, с целью повышени  точности преобразовани , в него введены третий цифровой интегратор и элемент ИЛИ, причем первый и второй информат ционные входы преобразовател  соединены соответственно с входами отрицательных и положительных приращений независимой переменной третьего цифрового интегратора, выход кото .рого подключен к первому входу элемента ИЛИ, вход коэффициента коррекции преобразовател  соединен с входом подынтегральной функции третьего g цифрового интегратора, вход начальной установки преобразовател  под (Л ключен к второму входу элемента ИЛИ, выход которого соединен с установочными входами первого и второго i цифровых интеграторов. О5 IsD СХ)A SINUS-COSINET CONVERTER, containing the first and second digital integrators, negative and positive increments. The independent variable of which is connected to the first and second information inputs of the converter, the output of the first digital integrator is connected to the input of the integrand of the second digital integrator, the output of which is connected to the input of the integrand function of the first digital integrator, in order to increase the accuracy of the conversion into it the third digital integrator and the OR element are introduced, the first and second information inputs of the converter are connected respectively to the negative and positive increments of the independent variable of the third digital integrator, the output of which is connected to the first input of the OR element, the input of the converter correction factor is connected to the input of the integrand the third g of the digital integrator, the input of the initial installation of the converter under (L is connected to the second input of the OR element, the output of which is connected to the installation inputs of the first and second i digital integrators. O5 IsD CX)

Description

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано при построении быстродействующих след щих сис тем, например при решении навигационных задач дл  определени  местоположени  судна.The invention relates to computing and automation and can be used in the construction of high-speed tracking systems, for example, in solving navigation problems for determining the position of a vessel.

Известен цифровой функциональный преобразователь, содержащий реверсивный счетчик, дешифратор, блок коммутации, два элемента ИЛИ и четыре элемента И С1Д. .Known digital functional Converter containing reversible counter, decoder, switching unit, two elements OR four elements And S1D. .

Недостатком указанного преобра-зовател   вл етс  низка  точность вычислени  функции.The disadvantage of this converter is the low accuracy of the function calculation.

Наиболее близким к предлагаемому  вл етс  синусно-косинусный преобразователь , содержащий первый и второй цифровые интеграторы, входы приращений независимой переменной которых соединены с информационными входами преобразовател , выход первого цифрового интегратора подключен к входу подынтегральной функции второго цифрового интегратора , выход которого соединен с входом подынтегральной функции первого цифрового интегратора C2J.Closest to the proposed is a sine-cosine converter containing the first and second digital integrators, the independent variable increment inputs of which are connected to the information inputs of the converter, the output of the first digital integrator is connected to the input of the integrand of the second digital integrator, the output of which is connected to the input of the integrand of the first digital integrator C2J.

Недостатком известного преобразовател   вл етс  низка  точность преобразовани  аргументов более 2 JT в услови х высокого быстродействи . Это объ сн етс  тем, что и точность и врем  преобразовани  завис т от длины сетки- регистров цифровых интеграторов , причем с увеличением длины разр дной сетки регистров точность вычислени  повышаетс , так как , .A disadvantage of the known converter is the low accuracy of converting the arguments to more than 2 JT under conditions of high speed. This is due to the fact that both the accuracy and conversion time depend on the length of the grid-registers of digital integrators, and with an increase in the length of the discharge grid of registers, the accuracy of the calculation increases as,.

2 . („2 („

где Л2 - вес младшего разр да вwhere L2 is the weight of the least significant bit

регистрах;registers;

п - число разр дов в регистрах .n is the number of bits in the registers.

Одновременно растет и врем  преоразовани , так какAt the same time, the conversion time also increases, since

, . (Z) , (Z)

где Т - врем  преобразовани ; ДЬ - врем  отработки одногоwhere T is the conversion time; DL - time to work one

разр да в регистрах. Погрешность преобразовани , возникающа  на интервале преобразовани  аргументов 0-2 Tf , приводит к тому, что при переходе аргумента через значение 2 57 в регистрах цифровых интеграторов значени  функций синуса и косинуса оказываютс  записанными с ошибками, в то врем  как они должны повторить значени  своих начальных условий и при дальнейшем увеличении аргумента преобразование функций синуса и косинуса будет проходить с егце большей погрешностью. Таким образом, при увеличении аргументов более 23Гbit in registers. The conversion error occurring at the 0-2 Tf argument conversion interval results in the passage of the argument through the value 2 57 in the digital integrator registers, the values of sine and cosine functions are written with errors, while they must repeat the values of their initial conditions and with further increase in the argument, the transformation of the sine and cosine functions will take place with a higher error. Thus, with an increase in the arguments of more than 23G

ошибка преобразовани  будет нарастать с каждым новым переходом аргумента через значени , кратные 2Л и может достигать значительной величины.the conversion error will increase with each new transition of the argument in terms of multiples of 2L and can reach a significant value.

5 Цель изобретени  - повышение точности образовани .5 The purpose of the invention is to improve the accuracy of education.

Указанна  цель достигаетс  тем, что в синусно-косинусный преобразователь , содержащий первый и втоQ рой цифровые интеграторы, входы отрицательных и положительных приращений независимой переменной которых соединены соответственно с первым и вторым информационнымиThis goal is achieved by the fact that, in a sine-cosine converter containing the first and second digital integrators, the inputs of the negative and positive increments of the independent variable of which are connected respectively to the first and second information

г входами преобразовател , выход пер .вого цифрового интегратора подключен к входу подынтегральной функции второго цифрового интегратора, выход которого соединен с входом подынтегральной функции первого циф0 рового интегратора, введены третий цифровой интегратор и элемент ИЛИ, причем первый и второй информационные входы преобразовател  соединены соответственно с входами отрицатель5 ных и положительных приращений независимой переменной третьего цифрового интегратора, выход которого подключен к первому входу элемента ИЛИ, вход коэффициента коррекцииThe converter inputs, the output of the digital integrator of the first integrator is connected to the input of the integrand function of the second digital integrator, the output of which is connected to the input of the integrand function of the first digital integrator, the third digital integrator and the OR element are entered, the first and second information inputs of the converter are connected respectively to the inputs negative and positive increments of the independent variable of the third digital integrator, the output of which is connected to the first input of the OR element, the input to correction factor

0 преобразовател  соединен с входом подынтегральной функции третьего цифрового интегратора, вход начальной установки преобразовател  подключен к второму входу элемента ИЛИ,0 converter is connected to the input of the integrand of the third digital integrator, the input of the initial installation of the converter is connected to the second input of the OR element,

5 выход которого соединен с установочными входами первого и второго цифровых интеграторов.5 the output of which is connected to the installation inputs of the first and second digital integrators.

На чертеже представлена блок-схема синусно-косинусного преобразова0 тел .The drawing shows a block diagram of the sine-cosine transform of the ph.

Синусно-косинусный преобразователь содержит первый, второй и тре .тий цифровые интеграторы 1-3, вход 4 положительных и вход 5 отрицательных приращений независимой перемен ной., регистры б и 7 подынтеграль- ной функции первого и второго цифровых интеграторов и регистры 8 и 9 приращений интеграла первого н второго цифровых интеграторов,The sine-cosine converter contains the first, second, and third digital integrators 1-3, the input 4 is positive, and the input 5 is negative independent variable increments., Registers b and 7 are integrand functions of the first and second digital integrators, and registers 8 and 9 are increments integral of the first n of the second digital integrators,

0 вход 10 коэффициента коррекции0 input 10 correction factor

преобразовател  и вход 11 начальной установки преобразовател , элемент ИЛИ 12.the Converter and the input 11 of the initial installation of the Converter, the element OR 12.

Дополнительно вводимые блокиOptional input blocks

5 имеют следующее назначение.5 have the following purpose.

Третий цифровой интегратор 3 в режиме масштабировани  приращений предназначен дл  выработки приращений интеграла, которые будут  вл ть0 с  сигналами начальной установки регистров 6-9 цифровых интеграторов 1 и 2. При этом два входа независимой переменной третьего цифрового интегратора подключены к соответ5 ствующим входам отрицательных 4 и положительных 5 приращений независимой переменной преобразовател , вход подынтегральной функци подкл чен к входу 10 коэффициента коррек ции преобразовател , а выход треть го цифрового интегратора подключен к входу элемента ИЛИ 12. Код коэффициента коррекции в ви де последовательного двоичного кода поступает от внешнего формирова тел  синхронно с тактовой частотой преобразовани . Этот код может быть получен любыми известными способами, наприме помещен в блок, пам ти, за:шсан в кольцевой динамический регистр, собран на тактахкоммутатора и-т.д Элемент ИЛИ 12 предназначен дл  объединени  сигналов начальной уст новки, поступающих по входу 11 или из третьего цифрового интегратора При этом второй вход элемента ИЛИ 12 подключен к входу 11 началь ной установки преобразовател , а выход - к установочным входам регистров цифровых интеграторов преобразовател . При таком выполнении схемы синусно-косинусного преобразовател  исключаетс  нарастание ошибки преобразовани  с каждым новым переход аргумента через значени , кратные 2Л , , т.е. повышаетс  точность пр образовани  с малым временем преоб разовани  аргументов более 2.. . Синусно-косинусный преобразователь работает следующим образом.. Перед началом преобразовани  по сигналу начальной установки в регистры 6-9. цифровых интеграторов 1 и 2 записываютс  начальные уелоВИЯ , которые  вл ютс  функци ми си нуса и косинуса аргумента, равного нулю. Получение функциональной зави симости сводитс  к решению уравне-ни  . 0, У - функци  синуса ( ); втора  производна  функци  синуса . Приращени  функций «s -dia поступают на вход цифрового интегратора 1. В результате интегрировани  по независимой переменной dx , приращени  которой поступают на входы 4 и 5, и инвертировани  переполнений на выходе цифрового интегр тора 1, понижаетс  пор док производ ной и с его выхода выдаютс  приращени  первой производной с положительным знаком -( Значение первой производной пред ставл ет собой значение функции косинуса , приращени  которой поступают на вход цифрового интегратора. .2. В цифровом интеграторе 2 в результате интегрировани  по независимой переменной также понижаетс ,пор док. производной, в результате чего с его выхода выдаютс  приращени  второй производной функции :/dx 6 :У::-d v,кo.тopa   вл етс  функцией синуса. Эти приращени  по цепи обратной св зи поступают на вход подынтегральной функции первого цифро- , вого интегратора 1. Когда алгебраическа  сумма -поступивших прираще.ний независимой переменной станет равной числу шагов вычислейий функций на всем.интервале измейени  аргумента от О до 2л и определ емое длиной разр дных сеток регистров 6-9 цифровых интеграторов 1 и 2 по формуле где- п - длина разр дной сетки регистров , значе и  функций синуса и косинуса должна стать равными своим начальным услови м. Параллельно с процессом преобразовани  в цифровых интеграторах 1 , и 2 по каждому пришедшему приращению независимой переменной код коэффициента коррекции, который по величине равен обратному числу шагов вычислений функций на интервале изменени  аргумента от О до 2IT , т.е. поступает на вход .подынтегральной функции, третьего цифрового интегратора . Количество приращений интеграл ла, следующих с выходов этого интегратора , равно поступившему количеству приращений независимой переменной , умноженному на коэффициент коррекции, т.е. одно такое приращёние вырабатываетс  третьим цифровым интегратором только при приходе того количества приращений независимой переменной, которое соответствует изменению аргумента от О до 2л .. Это приращение,  вл  сь сигналами начальной установки, пройд  через элемент ИЛИ 12, следует на установочные входы регистров 6-9 цифровых интеграторов 1 и 2 и в эти регистры вновь записываютс  начальные.услови , которые  вл ютс  функци ми синуса и косинуса аргумента, равного нулю, т.е. регистры 8 и 9 приращений интеграла первого и второго цифровых интеграторов и регистров б подынтегральной функции первого цифрового интегратора обнул тс , а регистр 7 подынтегральной ункции первого цифрового интегратоS 1064280The third digital integrator 3 in the increment scaling mode is designed to generate integral increments, which will be 0 with the initial setup signals of registers 6–9 digital integrators 1 and 2. At the same time, two inputs of the independent variable of the third digital integrator are connected to the corresponding inputs of negative 4 and positive 5 increments of the independent variable of the converter, the input of the integrand function is connected to the input 10 of the correction coefficient of the converter, and the output of the third digital integrator by key to input OR gate 12. The code correction coefficient wi de serial binary code supplied from an external formirova body synchronously with a clock frequency conversion. This code can be obtained by any known methods, for example, placed in a block, memory, for: shsan in a dynamic ring register, assembled on a clock switch, etc. The OR element 12 is designed to combine the initial installation signals from input 11 or Third digital integrator The second input of the OR 12 element is connected to input 11 of the initial converter installation, and the output to the installation inputs of digital converter integrator registers. With this implementation of the sine-cosine converter circuit, the growth of the conversion error is eliminated with each new transition of the argument in terms of multiples of 2L, i.e. The accuracy of the formation is increased with a short time of converting the arguments over 2 .... The sine-cosine converter operates as follows. Before starting the conversion, the initial setup signal to registers 6-9. digital integrators 1 and 2 are written starting values, which are the sine and cosine functions of an argument equal to zero. Obtaining functional dependence is reduced to solving an equation. 0, Y - sine function (); second derivative of sine. The increments of the "s -dia" functions are fed to the input of the digital integrator 1. As a result of integration over the independent variable dx, the increments of which are fed to inputs 4 and 5, and the inversion of overflows at the output of the digital integrator 1, the order of the derivative is reduced and increments of the first derivative with a positive sign (the value of the first derivative is the value of the cosine function, the increments of which are fed to the input of the digital integrator. .2. In digital integrator 2, as a result of integration over the independent variable is also reduced by the order of the derivative, as a result of which its output produces the increments of the second derivative of the function: / dx 6: У :: - dv, the co-top is a function of the sine. These increments along the feedback circuit arrive at the input integrand function of the first digital integrator 1. When the algebraic sum is received, the independent variable becomes equal to the number of steps of the computational functions on the whole argument interval from 0 to 2n and is defined by the length of the digit registers of the 6-9 registers 1 and 2 according to the formula where n is the length of the register bit grid, the value of both sine and cosine functions should be equal to its initial conditions. In parallel with the conversion process in digital integrators 1, and 2 for each increment of independent variable, the correction coefficient code which is equal in magnitude to the inverse number of steps of computing functions on the interval of variation of the argument from O to 2IT, i.e. arrives at the input .punintegral function, the third digital integrator. The number of increments of the integral following from the outputs of this integrator is equal to the received number of increments of the independent variable multiplied by the correction factor, i.e. one such increment is generated by the third digital integrator only when the number of increments of the independent variable arrives, which corresponds to a change in the argument from 0 to 2n. This increment, being the initial setup signals, passed through the OR 12 element, follows the setup inputs of registers 6-9 digital integrators 1 and 2, and initial registers are again written into these registers, which are functions of the sine and cosine of the argument equal to zero, i.e. registers 8 and 9 increments of the integral of the first and second digital integrators and registers b of the integrand of the first digital integrator embraced the hardware, and register 7 of the integrand of the first digital integrator S 1064280

pa устанавливаетс  в единичное сое-Следовательно, при преобразованииpa is set to the unit co. Consequently, when converting

то ние, так как .аргументов более 2J , нарастаниеThat is, since .arguments are more than 2J, the increase

0-0 а о 0-1ошибки с каждым новым интервалом0-0 and 0-1 errors with each new interval

преобразовани  отсутствует и погрешТаким образом, ошибка преобразо-ность синусно-косинусного преобравани , полученна  на интервале изме-5 зовател  целиком определ етс  понени  аргумента от О до 2л, коррек-грешностью, возникающей на интерватируетс  .и не оказывает вли ние нале изменени  аргумента от О до 2Л .   There is no conversion and error. Thus, the error of the sine-cosine transform transform error obtained in the 5-meter measurement interval is fully determined by the understanding of the argument from 0 to 2 liters, by the correction of the error occurring on the interval. And it does not affect the variation of the argument from O up to 2L.

дальнейший процесс вычислени . ЭтотПоэтому синусно-косинусный преобпроцесс повтор етс  при каждом пере-разователь при незначительных аппаходе аргум нта через значени , крат-10 ратных затратах позволит повыситьfurther calculation process. This Therefore, the sine-cosine pre-process is repeated with each transducer with a slight approach of argum nta through values that are several times higher than the cost.

ные 2jr , как вперед, так и назад.точность след щих систем и устройств.2jr, both forward and reverse. Accuracy of tracking systems and devices.

Claims (1)

(57 ) СИНУСНО-КОСИНУСНЫЙ ПРЕОЕРА-г ЗОВАТЕЛЬ, содержащий первый и второй цифровые интеграторы, входы отрицательных и положительных.приращений независимой переменной которых соединены соответственно с первым и вторым информационными входами преобразователя, выход первого цифрового интегратора подключен к входу подынтегральной функции второго циф- » t 5.1 ’ рового интегратора, выход которого соединен с входом подынтегральной функции первого цифрового интегратора, отличающийся тем, что, с целью повышения точности преобразования, в него введены третий цифровой интегратор и элемент ИЛИ, причем первый и второй информат ционные входа преобразователя соединены соответственно с входами отрицательных и положительных приращений независимой переменной третьего цифрового интегратора, выход кото.рого подключен к первому входу элемента ИЛИ, вход коэффициента коррекции преобразователя соединен с входом подынтегральной функции третьего цифрового интегратора, вход начальной установки преобразователя подключен к второму входу элемента ИЛИ, выход которого соединен с установочными входами первого и второго <(57) SINUS-COSINUS PREOER-G CALL, containing the first and second digital integrators, inputs of negative and positive increments of the independent variable of which are connected respectively to the first and second information inputs of the converter, the output of the first digital integrator is connected to the input of the integrand of the second digital t 5.1 'rovogo integrator whose output is connected to the input of the integrand of the first digital integrator, characterized in that, in order to improve conversion accuracy, which has been entered in there is a third digital integrator and an OR element, the first and second information inputs of the converter are connected respectively to the inputs of negative and positive increments of the independent variable of the third digital integrator, the output of which is connected to the first input of the OR element, the input of the converter correction factor is connected to the input of the integrand the third digital integrator, the input of the initial installation of the Converter is connected to the second input of the OR element, the output of which is connected to the installation in moves of the first and second < цифровых интеграторов.digital integrators.
SU813333876A 1981-08-03 1981-08-03 Sine-cosine function generator SU1064280A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813333876A SU1064280A1 (en) 1981-08-03 1981-08-03 Sine-cosine function generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813333876A SU1064280A1 (en) 1981-08-03 1981-08-03 Sine-cosine function generator

Publications (1)

Publication Number Publication Date
SU1064280A1 true SU1064280A1 (en) 1983-12-30

Family

ID=20975302

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813333876A SU1064280A1 (en) 1981-08-03 1981-08-03 Sine-cosine function generator

Country Status (1)

Country Link
SU (1) SU1064280A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 634269, кл. G 06 F 7/544, 1976. 2. Наслуховский К.С. Цифровые дифференциальные анализаторы. М.,. Машиностроение, 1968, с. 85-86 (прототип ). *

Similar Documents

Publication Publication Date Title
SU1064280A1 (en) Sine-cosine function generator
SU1091171A1 (en) Digital extrapolating device
SU1091187A1 (en) Piecewise-square approximator
SU1405053A1 (en) Squaring device
SU896632A1 (en) Digital extrapolator
SU960837A1 (en) Digital function converter
SU1262477A1 (en) Device for calculating inverse value
SU1305671A1 (en) Device for calculating values of function z=arccos y/x
SU1034175A1 (en) Code/frequency converter
SU970354A1 (en) Converter of binarycode to angular valve binary coded decimals
SU834725A1 (en) Device for linearization of frequency sensors
SU1266008A1 (en) Converter of binary code to binary-coded decimal code of angular units
SU855658A1 (en) Digital device for computing functions
SU1264170A1 (en) Differentiating device
SU433511A1 (en)
SU1128252A1 (en) Device for computing values of trigonometric functions
SU984031A1 (en) Code-to-frequency converter
SU1397905A1 (en) Function converter
SU516062A1 (en) Combined function calculator
SU978364A1 (en) Device for digital tracing of periodic signal phase
SU924859A1 (en) Frequency-to-code converter
SU842832A1 (en) Function generator
SU1035787A1 (en) Code voltage convereter
SU1319028A1 (en) Digital pulse repetition frequency multiplier
SU879603A1 (en) Functional converter