Блок асинхронной записи выполнен в виде двух узлов, каждый из которых содержит триггер, элемент НЕ,одновибратор , элемент ИЛИ и три элемента И, причем первый вход узла соединен с первыми входс1ми элементов И узла,второй вход узла соединен с вторым входом первого элемента И узла и через элемент НЕ узла - с вторым входом второго элемента И узла, выход первого элемента И узла соединен с ус тановочным входом триггера узла,выход триггера узла соединен с вторым входом третьего элемента И узла,выход третьего элемента И узла через одновибр -тор узла соединен с одним входом элемента ИЛИ узла,другой вхо элемента ИЛИ узла соединен с выходом второго элемента И узла, а выхо элемента ИЛИ узла соединен с гас щим входом триггера узла и вл етс выходом узла, а первый, второй входы и выходы первого и второго узла вл ютс соответственно первым-четвертым входами и первым-вторым выходами бло ка . Индикатор состо ни пам ти содер жит два элемента И и триггер,причем синхронизирующий вход индикатора сое динен с первым входом первого элеме та И, первый запускающий вход индика тора соединен с установочным входом триггера и с первьлм входом второго элемента И, второй вход которого и второй вход первого элемента И соединены с эвторым запускающим входом индикатора, выход второго элемента И соединен с гас щим входом триггера и вл етс вторым выходом индикатора, первым выходом которого вл етс выход первого элемента И, третий вход которого соединен с выходом триггера . На фиг. 1 представлена структурна схема устройства сопр жени ;на фиг. 2 - то же, индикатора состо ни пам ти; на фиг. 3 - то же, блока формировани начала сообщени ; на фиг. 4 - то же, блока асинхронной за пйси, на фиг. 5 - временна диаграмма работы блока формировани начала сообщени ; на фиг. 6 - пример процес са формировани сигналов Очистка и Переполнение ; на фиг. 7 - временные диаграммы работы блока асинхронной записи. Устройство сопр жени содержит элемент И 1, распределитель 2 импуль сов записи, элемент И 3, первый вход ной регистр 4, блок 5 асинхронной записи, второй входной регистр 6,пер вый блок 7 стековой пам ти, второй блок 8 стековой пам ти, элемент И 9, распределитель 10 импульсов чтени , элемент И 11, первый выходной регист 12, второй выходной регистр 13, коммутатор 14, счетчик 15 адресов записи , счетчик 16 адресов чтени , блок 17 формировани начала сообщени ,регистр 18 начального адреса, индикатор 19 состо ни пам ти, схему 20 сравнени , первый 21, второй 22,третий 23, четвертый 24 входы, первый 25 и второй 26 выходы блока асинхрон ной записи, вход 27, выходы 28, 29 и входы 30 и 31 индикатора состо ний пам ти (фиг. 1). Индикатор состо ни пам ти содержит элементы И 32, триггер 33 и эломент И З (фиг. 2) . Блок формировани начала сообщени содержит триггер 35, элементы И 36, 37, одновибраторы- 38 и 39 и элемент И 40 (фиг. 3). Блок асинхронной записи содержит элемент И 41, элемент НЕ 42, элемент ИЛИ 43, элемент И 44, триггер 45,элемент И 46, одновибратор 47, элемент И 50, элемент НЕ 51, элемент ИЛИ 52, элемент И 53, триггер 54, элемент И 55, одновибратор 56, входы 57 и 58 триггера (фиг. 4). Устройство работает следующим образом . Поступающа на первый вход устройства информаци подаетс одновременно на информационные входы двух регистров 4 и 6 (вход стековой пам ти). Синхронизирующие импульсы,обеспечивающие запись в регистр 4 или регистр 6, поступают с второго входа устройства через элементы И 1 и 3. Распределитель 2 импульсов записи управл ет указанными импульсами чтени таким образом, что в момент приема слово данных записываетс либо в регистр 4, либо в регистр 6 по очереди. Записью из регистров 4 и 6 Е локи 7 и 8 управл ет блок 5 асинхронной записи, который начинает перезапись из регистра 4(6) в блок 7(8) сразу же после поступлени входной информации в входной регистр 4(6).Если в момент перезаписи слова регистра 4(6) в блок 7(8) на входах 23 или 24 блока 5 по витс запрос на считывание из этого блока, то в блоке 5 асинхронной записи происходит прерывание сигнала записи на врем считывани , а по окончании сигнала считывани сигнал перезаписи формируетс снова. Считывание информации осуществл етс при поступлении импульсов считывани на третий вход устройства. Импульсы считьшани поступают на распределитель 10 импульсов чтени и через элементы И 9 и 11, которые управл ютс распределителем 10 импульсов чтени , проход т на синхронизирующие входы первого и второго блоков 7 и 8. Распределитель 10 импульсов чтени управл ет процессом считывани из блоков 7 и 8 таким образом, что реализует поочередное считывание данных из них. При этом блок 5 отдает приоритет процессу считывани перед записью. Информаци , считанна из первого блока 7, записываетс в первый выходной регистр 12, а информаци ,считанна , из второго блока 8, записываетс во второй выходной регистр 13. Считывание информации из регистра 12 осуществл етс через коммутатор 14 во врем обновлени информации в регистре 13, Аналогично считывание из регистра 13 осуществл етс во врем обновлени информации в регистре 12. При этом пор док следовани данны на первом выходе устройства тот же самый, как и пор док поступлени их на первый вход устройства (стекова организаци пам ти). Импульсы записи с выхода распределител 2 импульсов записи поступают на вход счетчика 15 адресов записи . Изменение состо ни счетчика 15 адресов записи происходит после запи си полученной информации по указанно му в счетчике 15 адресу в первый 7 и во второй 8 блоки из регистров 4 и б. Сигнал с выхода распределител 10 импульсов чтени поступает на вход счетчика 16 адресов чтени . Выход счетчика 16 соединен с адресными вхо дами чтени первого 7 и второго 8 блоков и с входом схемы 20 сравнени . Изменение состо ни счетчика 16 происходит после считывани по указанно му в счетчике 16 адресу первого 7 и второго 8 блоков в регистры 12 и 13 Блок 17 формировани начала сообщени вырабатывает сигнал в момент начала приема массива информации.Схема и работа блока 17 формировани начала обобщени приведены ниже. При пос туплении сигнала из блока 17 формиро вани начала сообщени в регистр 18 начального адреса записываетс состо ние счетчика 15., В случае совпаде ни состо ни счетчика 15 адресов за писи и счетчика 16 адресов чтени схема 20 сравнени посылает сигнал в индикатор 19 состо ни пам ти. При этом индикатор 19 выставл ет сигнал Переполнение на второй выход устройства или сигнал Очистка на тре тий выход устройства в зависимости от состо ни блока 7(8) (последний может быть переполненным или очищен ным) . Условием нормальной работы блока 7(8) в динамическом режиме вл е с некоторое опережение по времени процесса считывани процессом записи . Если скорость выдачи информации в канал превышает скорость поступлени информации, наступит момент, когда состо ни счетчика 15 адресов записи и счетчика 16 адресов считывани совпадут (см. момент времени t, на фиг. 6), при этом вырабатывае с сигнал Очистка и происходит бл кировка счетчика 15. В дальнейшем изменение адресов считывани и адре сов записи может происходить с один ковой скоростью (интервал времени t. ...ti). Если скорость поступлени инфор мации опережает скорость выдачи информации в канал возникает момент, когда совпгщают состо ни счетчиков 15 и 16. В этом случае вырабатывает с сигнал Переполнение (момент времени .л) и происходит блокировка счетчика i5 адресов записи, а затем возвращение счетчика 15 адресов записи в состо ние, соответствующее адресу начала сообщени . Это возвращение (необходимое дл исключени потери зоны пам ти при переполнении) осуществл етс , путем передачи начального адреса сообщени из регистра 18 в счетчик 15. Счетчики 15 и 16 работают циклически: дойд до максимального адреса они автоматически сбрасываютс в О (моменты времени t.t)Индикатор 19 состо ни пам ти работает следующим образом. При совпадении состо ний счетчиков 15 и 16 и схеме 20 сравнени вырабатываетс сигнал, поступающий на элементы И 32 и 34 через вход 27 и разрешающий работу индикатора 19 состо ни пам ти. Если после этого проходит сигнал с Ц1Тывани на вход 31, то он проходит через элемент 14 34 и формирует сигнал Очистка пам ти на выходе 28. Если после поступлени сигнала из схемы 20 приходит сигнал записи, то он проходит через элемент И 32 и формирует сигнал Переполнение блока 7(8) на выходе 29. Триггер 33 служит дл блокировки сигнала Переполнение в начальный момент, когда пам ть очищена (и, естественно , состо ние счетчиков 15 и 16 адресов записи и адресов считывани совпадают). Блок 17 формировани начала сообщени работает следующим образом. Как следует из временной диаграммы (фиг. 5) импульсы записи с второго входа устройства поступают на элементы И 36, 37, 40 и триггер 35,который разрешает прохождение четных импульсов на одновибратор 39, а нечетных импульсов .на одновибратор 38. Импульсы , выдаваемые одновибраторами, имеют длительность, превышающую максимальное рассто ние между двум импульсами записи, в пределах одного сообщени , в результате этого все импульсы записи одного сообщени , следующие за первьм импульсом, блокируютс элементом И 40, на выходе которого по вл етс только первый иппульс из всей серии импульсов, относ щихс к одному сообщению. Этот импульс используетс в качестве сигнала начала сообщени дл регистра 18. Рассмотрим работу верхнего узла блока 5. Перед поступлением очередного 1мпульса требовани записи (вход 22) триггер 45 обнулен импульсом записи , поступающим с выхода 26 на вход 49 установки нул . Если импульс требовани записи и шлпульс требовани считывани (вход ij4j не перекрываютс (фиг. la}, триг гер 45 сохран ет нулевое состо ние, элемент И 46 закрыт и одновибратор 47 не работает. Импульс с выхода 22 через элемент И 41 и элемент ИЛИ 43 проходит на выход 26. Если импульсы требовани записи и требовани считывани перекрываютс (фиг. 7J), триггер 45 устанавлив 1етс в единичное состо ние импульсом , поступающим с выхода элемента И 44 на вход 48 установки единицы. Импульс с входа 24 через элемент И 46 своим задним фронтом запускает од новибратор 47. В результате на выходе 26 по вл ютс дваимпульса: один укороченный (не гарантирующий качест ва записи), другой полноценный. Таким образом, введение в предлагаемое устройство новых узлов и св зей позвол ет повысить его быстродей ствие за счет организации совмещени режимов записи и чтени . Формула изобретени 1. Устройство сопр жени , содержа щее два входных регистра, два блока стековой пам ти, счетчик записи и счетчик чтени , два выходных регистра , коммутатор,четыре элемента И и индикатор состо ни пам ти, причем первый вход устройства соединен с ин формационными входами входных регист ров, второй вход устройства соединен с первыми входами первого и второго элементов И и с синхронизирующим вхо дом индикатора состо ни пам ти,выхо ды первого и второго элементов И.сое динены с управл ющими входами соответственно первого и второго входных регистров, выход входного регистра соединен с информационным входом соответствующего блока стековой пам ти выход блока стековой пам ти соединен с информационным входом соответствую шего выходного регистра, выходы выходных регистров соединены с информа ционными входами коммутатора, выход которого вл етс первым выходом устройства , третий вход устройства соединен с первыми входами третьего и четвертого элементов и с первым запускающим входом индикатора состо ни пам ти, первый и второй выходы которого соединены соответственно с вторьм выходом устройства, с блокирующим входом счетчика адреса записи и с третьим выходом устройства, с блокирующим входом счетчика чтени , выход счетчика адреса чтени соединен с адресными входами чтени блоков стековой пам ти, первый информационный выход счетчика адреса записи соединен с адресными входами записи блоков стековой пам ти, выход третьего элемента И соединен с входом считывани первого блока стековой пам ти и с управл ющим входом первого выходного регистра, а выход четвертого элемента И соединен с входом считывани второго блока стековоЧ пам ти и с управл ющим входом второго выходного регистра, отличающеес тем, что, с целью повышени быстродействи , оно содержит распределитель импульсов записи, распределитель импульсов чтени ,блок асинхроннси записи, схему сравнени , регистр начального адреса и блок формировани начала сообщени , причем второй и третий входы устройства соединены с запускающими входами расп зеделителей импульсов соответственно записи и чтени , первый выход распределител импульсов записи соединен с вторым входом первого элемента И и с первым входом блока асинхронной записи, второй выход распределител импульсов записи соединен с вторым входом второго элемента И и с вторым входом блока асинхронной записи, третий выход распределител импульсов записи соединен с счетным входом счетчика адреса записи, второй информационный выход и информационный вход которого соединены с информационными соответственно входом и выходом (згистра начального адреса, первый и второй управл ющие входы которого соединены соответственно с выходом блока формировани начала сообщени и с первым выходом индикатора состо ни пам ти,выходы третьего и четвертого элементов И соединены соответственно с третьим и четвертым входами блока асинхронной записи, первый и второй выходы которого соединены с входами записи соответственно первого и второго блоков стековой пам ти, первый управл ющий вход коммутатора и второй вход третьего элемента И, второй управл ющий вход коммутатора и второй вход четвертого элемента И соединен соответственно с первым и вторым входами распределител импульсов чтени ,третий выход которого соединен с счетным входом счетчика адреса чтени ,выход которого и первый информационный выход счетчика адреса записи через схему сравнени соединены с вторым запускающим входом индикад-ора состо ни пам ти, а вход блока формировани начала сообщени соединен с вторым входом устройства. 2. Устройство по п. 1, отличающеес тем, что блок формировани начала сообщени содержит триггер, три элемента И и два одновибратора , причем вход блока соединен с первыми входами элементов И и с установочным входом триггера, выходы которого соединены с вторыми входами первого и второго элементов И, выходы первого и второго элементов И через соответствующие одновибраторы соединены соответственно с