SU1157566A1 - Устройство магнитной записи сигналов цифровой информации - Google Patents

Abstract

УСТРОЙСТВО МАГНИТНОЙ ЗАПИСИ СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЩШ, содержащее входные шины информационных сигналов в параллельном коде, входную шину синхроимпульсов, буферный блок записи, регистр пам ти, блок контрол , преобразователь сигналов параллельного кода в последовательный , соединенный информационным выходом и входом управлени  последовательного вывода информа цш соответственнр с информационные и тактовые входами блока магнитной записи, и генератор сигналов опорной частоты, отличающеес  тем, что, с целью повышени  достоверности записи цифровой информации, буферный блок записи содержит блоки оперативной пам ти, а в устройство введены элемент ИЛИ, переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной пам ти, первый и второй дешифраторы номеров блоков оперативной пам ти, блок ключей, блок сравнени , перрый и второй элементы И, счетчик ошибок, формирователь импульсов переключени  блоков оперативной пам ти и формирователь управл ющих последовательностей импульсов, первым входом соединенный с входной шиной синхроимпульсов , вторым входом - с первым входом формировател  импульсов переключени  блоков оперативной пам ти и с выходом генератора сигналов опорной частоты, а первым выходом - с входами управлени  записью-считьгоанием блоков оперативной пам ти, вторым и . третьим выходами соответственно с входами управлени  последовательным выводом и параллельные вводом сигналов информации преобразовател  параллельного кода в последовательный , четвертьм выходом соединенный с входом стробировани  блока контрол , п тым выходом - с первьм входом первого элемента И, с сигнальным входом переключател  адресов и с вторьм входом формировател  импульсов переключени  блоков оперативной пам ти, а шестым выходом - с вхосл дом стробировани  первого дешифратора номеров блоков оперативной сл Од пам ти, выходы которого подключены к входам сигнала разрешени  соотОд ветствующих блоков оперативной пам ти , при этом входные шины информационных сигналов в параллельном коде соединены с первой группой информационных входов блока контрол  и с информационными входами блоков оперативной пам ти, выходы которых через элемент ИЛИ соединены с информационными входами преобразовател  сигналов параллельного кода в последовательный, а также с второй группой информационных входов

Description

блока контрол , выход которого соединен через счетчик ошибок с вторьм входом первого элемента И, выходом св занного с управл ющим входом блока ключей и с входом установки в первое состо ние переключател  адресов, выходы которого соответственно соединены с адресными входами блоков оперативной пам ти и с входами дешифратора первого адреса , выходом соединенного с перви4 зкодаи второго элемента И, к вы- ходу которого подключены вход установки в О счетчика ошибок и вход переключател  блоков оперативной

пам ти, выходами подключенного к первому и к второму дешифраторам номеров блоков оперативной пам ти, причем выходы второго дешифратора соединены с первой группой входов блока сравнени  и через блок ключей с входами регистра пам ти, выходами св занного с второй группой входов блока сравнени , выход которого подключен к третьему входу формировател  импульсов переключени  блоков оперативной , пам ти, выходом соединенного с i вторым входом второго элемента И.

1

Изобретение относитс  к приборостроению , а именно к технике магнитной записи, и может быть использовано в автоматизированных системах магнитной регистрации информации телеметрии с целью сокращени  объема записываемых цифровых данных путем осуществлени  выборочной записи отдельных, представл ющих дл  эксперимента интерес, фрагментов непрерывно поступающей информации с обеспечением при этом записи определенного количеств данных, предшествующих началу записываемого фрагмента.

Известно устройство дл  магнитной записи сигналов цифровой информации , содержащее буферный блок записи-воспроизведени , регистр пам т преобразователь параллельного ода последовательный, соединенный информационным выходом и входом управлени  последовательным выводом инфомации соответственно с информационные и тактовьм входами основного блока магнитной записи, и генератор сигнала опорной частоты 1.

Недостатки этого устройства заключаютс  в его относительно больши габаритах, массе и потребл емой им электроэнергии, а также в низкой надежности работы его и в не очень высокой достоверности записи с его помощью цифровой информации, так

как в качестве буферного блока записи-воспроизведени  применен .аппарат магнитной записи с кольцевьм лентопрот жньм механизмом.

Достоверность передачи цифровой информации таким буферные блоком записи-воспроизведени  значительно снижаетс  из-за вьтадений сигнала воспроизведени  с магнитной ленты, рабочий отрезок которой многократно реверсируетс , т.е. подвергаетс  сильному износу в кольцевом лентопрот жном механизме в течение длительного времени. Креме того, буферный блок записи-воспроизведени , выполненный на основе аппарата магнитной записи, вносит значительные временные искажени  в передаваемый им цифровой сигнал, что также ухудшает достоверность последующей выборочной перезаписи информации на основной блок магнитной записи и требует применени  специальной системы коррекции временных ошибок, усложн ющей устройство.

Наиболее блхзкин к изобретению по технической сущности  вл етс  устройство магнитной записи сигналов цифровой информации, содержащее щииы ввода информационных сигналов в параллельном коде, входную шину . синхроимпульсов, буферный блок записи-воспроизведени , регистр пам ти , блок контрол , преобразователь

3 1

сигналов параллельного кода в последовательный , соединенньй информационым выходом и входом управлени  последовательного вьгоода информации соответственно с информационньм и тактовьм входами основного блока магнитной записи, и генератор сигналов опорной частоты 2.

Недостатками известного устройства  вл ютс  невысока  верность записи с его помощью цифровой информации , а также относительно болБшие габариты, масса и потребление электроэнергии .

Цель изобретени  - повьппение достоверности записи цифровой информации .

Поставленна  цель достигаетс  тем, что в устройстве магнитной saniiCH сигналов цифровой информации содержащем входные шины информационных сигналов в параллельном коде, входную шину синхроимпульсов, буферный блок записи, регистр пам ти, блок контрол , преобразователь сигналов параллельного кода в последовательный , соединенный информационным выходом и входом управлени  последовательного вывода информации соответственно с информационным и тактовым входами блока магнитной записи, и генератор сигналов опорной частоты, буферный блок записи содержит блоки оперативной пам ти, а в устройство введены элемент ИЛИ, переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной пам ти, первый и второй дешифраторы номеров блоков оперативной пам ти, блок ключей, блок сравнени , первый и второй элементы И, счетчик ошибок, формирователь импульсов переключени  блоков оперативной пам ти и формирователь управл ющих последовательностей импульсов, первым входом соединекный с входной шиной синхроимпульсов , вторым входом - с первым входом формировател  импульсов переключени  блоков оперативной пам ти и с выходом генератора сигналов опорной частоты, а первым выходом - с входами управлени  записью-считыванием блоков оперативно пам ти, вторым и третьим выходами соответственно входами управлени  послйдо вательным выводом и параллельным вводом сигналов информации

75664

преобразовател  параллельного кода в послрдовательньш, четвертым выходом соединенный с входом стробировани  блока контрол , п тым выходом 5 с первым входом первого элемента И, с сигна.ттьньм входом переключател  адресов и с вторым входом формировател  ршпульсов переключени  блоков оперативной пам ти, а шестым

10 выходом - с входом стробировани  первого дешифратора номеров блоков оперативной пам ти, выходы которого подключены к входам сигнала разрешени  соответствующих блоков опера-

15 тивной пам ти, при этом входные шины информационных сигналов в параллельном коде соединены с первой группой , информационных входов блока контрол  и с информационньми входами блоков

20 оперативной пам ти, выходы которых через элемент ИЛИ соединены с информационными входами преобразовател  сигналов параллельного кода в последовательньпЧ, а также

5 с второй группой информационных входов блока контрол , выход которого соединен через счетчик ошибок с вторым входом первого элемента И, выходом св занного с управл ющим входом блока ключей и с входом установки в первое состо ние переклю гател  адресов, выходы которого соответственно соединены с адресными входами блоков оперативной пам ти

и с входами деш1 ратора первого адреса , выходом соединенного с первьм входом второго элемента И, к выходу которого подключены вход установки в о счетчика ошибок и вход

0 переключател  блоков оперативной пам ти, выходами подключенного к первому и к второму дешифраторам номеров блоков оперативной пам ти, причем выходы второго дешифратора

5 соединены с первой группой входов блока сравнени  и через блок ключей с входами регистра пам ти, выходами св занного с второй группой входов блока сравнени , выход которого

0 подключен к третьему входу фо1 1ировател  импульсов переключени  блоков оперативной пам ти, выходом соединенного с вторьм входом второго элемента И.

5 На фиг.1 изображена структурна  схема предлагаемого устройстваf на фиг.2 - временные диаграммы, по сн ющие работу предлагаемого устройства; нЖ фиг.З - в развернутом виде формирователь управл ющих последовател ностей импульсов; на фиг.4 - з развернутом виде формирователь импульсов переключени  блоков оперативной пам ти. Предлагаемое устройство (фиг.1) содержит входные шины 1 информацион ных сигналов в параллельном коде, блоки 2-9 оперативной пам ти, образующие совместно буферный блок записи устройства (не выделен) ,эле.мент ИЛИ 10, блок 11 контрол , преобразователь 12 параллельного кода в Последовательный,блок 13 магнитной записи, входную шину 14 синхроимпульсов , формирователь 15 управл  щих последовательностей импульсов, генератор 16 сигнала опорной частоты , счетчик 17 ошибок, первый 18 и второй 19 элементы И, переключатель 20 адресов, дешифратор 21 первого адреса, переключатель 22 блоков оперативной пам ти, первый 23 и второй 24 дешифраторы номеров блоков оперативной пам ти, блок 25 ключей, регистр 26 пам ти, блок 27 сравнени  и формирователь 28 импуль сов переключени  блоков оперативной пам ти. Кроме того, в устройстве имеетс  входна  шина 29 сигнала начальной установки в О регистра 26 пам ти. Формирователь 15 управл ющих последовательностей импульсов (фиг. содержит делитель 30 частоты, первый 31, второй 32, третий 33 и четвертый 34 элементы задержки, первый 35,.второй 36, третий 37 и четвертый 38 одновибраторы, первый 39 и второй 40 инверторы, элемент И 41 и элемент ИЛИ 42. Формирователь 28 импульсов переклочени  блоков оперативной пам ти (фиг.4) содержит блок 43 выделени  фронта импульсов, первый 44 и второй 45 счетчики импульсов, элемент ИЛИ-НЕ 46, первый 47 и второй :48 триггеры, инвертор 49 и первый 50, второй 51 и третий 52 элементы И. Входные шины 1 информационных сигналов в параллельном коде соединены с информационными входами каждого блока 2-9 оперативной пам ти, которые могут быть вшюл еиы, например , на интегральных: микросхемах и с первой группой информационных 6 входов блока 11 контрол , Выходы каждого блока оперативной пам ти соединены с входами элемента ИЛИ 10, выходы которого соединены с информационными входами преобразовател  12 параллельного кода в последовательный и с второй группой информационных входов блока 11 контрол . Выход преобразовател  12 параллельного кода в последовательный соединен с информационные входом блока 13 магнитной записи. Входна  шина 14 синхроимпульсов соединена с первым входом формировател  15 управл ющих последователькостей импульсов, второй вход которого соединен с выходом генератора 16 сигналов опорной частоты и с первьм входом формировател  28 импульсов переключени  блоков оперативной пам ти. Формирователь 15 управл ющих последовательностей импульсов первым выходом соединен с входом управлени  записью-считыванием каждого блока 2-9 оперативной пам ти, вторьм выходом - с входом управлени  последовательным выводом информации преобразовател  12 параллельного кода в последовательный и с тактовым входом блока 13 магнитной записи, третьим выходом - с входом управлени  параллельным информации преобразовател  12 параллельного кода в последова««ьный , четвертым выходом - с стробировани  блока 11 контролА , п тым выходом - с первьм входом элемента И 18, с сигнальньм входом переключател  20 адресов и с вторьм входом формировател  28 импульсов переключени  блоков оперативной пам ти, а шестьм выходом - с входом стробировани  дешифратора 23 номеров блоков оперативной пам ти. Выход бло1са 11 контрол  соединен со счетны4 входом счетчика 17 ошибок , выход которого соединен с вторым входом эле1ента И 18, а его выход соединен с управл ющим входом блока 25 кпочей и с установочным в входом переключател  20 адресов , выходами соответственно соединейного с адресньвш входами каждого блока оперативной пам ти и с входами дешифратора 21 первого адреса , выходом св занного с перви4 входом элемента И 19, выход которого

71

соединен с установочньм в О входом счетчика 17 ошибок и с входом переключател  22 блоков оперативной пам ти. Выходы этого переключател  соединены с входами первого 23 и второго 24 дешифратора номеров блоков оперативной пам ти, выходы второго дешифратора 24 соединены с сигнальными входами блока 25 . ключей и с первой группой входов блока 27 сравнени .

Выходы блока 25 ключей соединены с сигнальными входами регистра 26 пам ти, выходы которого соединены с второй группой входов блока 27 сравнени . Входна  шина 29 соединена с установочным в О входом регистра 26 пам ти. Выход блока 27 сравнени  соединен с третьим входом формировател  28 импульсов переключени  блоков оперативной пам ти, выход которрго соединен с вторым входом элемента И 19. Ка здый выход первого дешифратора 23 номеров блоков оперативной пам ти соединен с входом сигнала разрешени  соответствующего блока 2-9 оперативной пам ти.

Первый вход формировател  15 соединенный с входной шиной 14 синхроимпульсов , соединен с входом элемента 31 задержки,с входом элемента И 41 и с установочным в О входом делител  30 частоты, выполненного на основе счетчика. Второй вход формировател  15, соединенный с выходом генератора 16 сигнала опорной частоты , соединен с сигнальным (счетным) входом делител  30 частоты. Выход элемента 31 задержки соединен с входом одновибратора 35, выход которого соединен с , входом инвертора 39 и с первьм выходом (выход импульсов записи) фор;мироватет1  15, соединеннм с входом управлени  эаписью-считывани|ем каждого блока оперативной пам ти Выход делител  30 частоты соединен с втор.ьм выходом (выход тактового сигнала последовательной записи информации в блоке 13 магнитной за,писи ) формировател  15, соединенньм с входом управлени  последовательньм выводом информации преобразовател  12 параллельного кода в / последовательный и с тактовым входом блока 13 магнитной записи. Выход инвертора 39 соединен с вторым

7566

входом элемента И 41 и с входом элемента 33 задержки.

Выход элемента 32 задержки соединен с входом инвертора 40, выход 5 которого соединен с первым входом элемента ИЛИ 42 и с входом элемента 34 задержки. Выход последнего соединен с входом одновибратора 38, выход которого соединен с третьим

О выходом (выход импульсов считьгаани  с задержкой) формировател  15, соединенным с входом управлени  параллельным вводом информации преобразовател  12 параллельного кода

S в последовательный. Выход элемента 33 задержки соединен с входом одновибратора 37, выходом соединенного с четвертым выходом (выход импульсов контрольного считывани )

Я) формировател  15, который соединен с входом стробировани  блока 11 контрол . Выход элемента 32 задержки соединен также с п тьм выходом (выход сдвинутых синхроимпульсов)

5 формировател  15, соединенным с вторым входом формировател  28 импульсов переключени  бло1сов оперативной пам ти, с первым входом элемента И 18 и с сигнальным входом

0 переключател  20 адресов. Выход элемента И 41 соединен с вторые входом элемента ИЛИ 42, выход которого соединен с входом одновибратора 36. Выход последнего соединен

. с шестые выходом (выход импульсов разрешени ) формировател  15, соединенным с входом стробировани  дешифратора 23 номеров блоков оперативной пам ти.

0 Первый вход формировател  28, соединенный с выходом генератора 16 сигнала опорной частоты, соединен со счетньм счетчика 44 импульсов . Второй вход формировател  28, соединенный с п тым выходом формировател  15 управл ющих последовательностей импульсов, соединен с входе блока 43 вьщелени  фронта импульсов, выход которого

соединен с установочным в О входом счетчика 44 импульсов и с единичным установочным входом триггера 47. Выход первого разр да счетчика 44 Ю4пульсов соединен с первым входом

5 злемен4 а И 50 и с первьм входом элемента И 51. Выход второго разр да счетчика 44 импульсов соединен с вторьм входом элемента И 50 и с входом инвертора 49, выход которого соединен с вторым входом элемениа И 51. Выход элемента И 50 соединен с инверсным счетньм входом счетчика 45 импульсов и с первым входрм элемента И 52. Выход последнего соединен с первым входом элемента ИЛИ-НЕ 46J выход которого соедине с нулевым,установочньм входом триггера 47, а его выход соединен с вторьм входом элемента И 52, выход которого соединен с выходом формировател  28 и с единичным установочным входом триггера 48. Второй вход элемента ИЛИ-НЕ 46 соединей с третьи входом формировател  28, соединеиньм с выходом блока 27 сравнени . Инверсный выход триггера 48 соединен с третьим входом элемента 11ЛИ-НЕ 46 и с установочным в О входом счетчика 45 импульсор, выход третьего разр да которого соединен с С-входом триггера 48. D-вход триггера 48 соединен с шиной потенциала логического О.

Блоки оперативной пам ти могут быть выполнены, напримерj на интегральных микросхемах, представл ющих собой статические оперативные эап шнаищие устройства определенной емкости (в завис шости от типа используемых микросхем), образующие  чейки пам ти.

Дл  получени  необходимой задержки передачи (считывани ) инфо| 1ацион ных сигналов буферИ1Л4 записи предлагаемом устройстве используютс  несколько последовательно работающих идентичных блоков оперативной пам ти например восемь блоков 2-9, Результирующее врем  задержки считьгаани  информационных сигналов получаетс  при этом равн1 { произведению длительности интервала следовани  сии хроимпульсов входных параллельных кодов на число  чеек пам ти одного блока оперативной пам ти и на количество этих блоков.

Элемент ИЛИ 10 могут представл ть собой (например) монтажное (проводное) ИЛИ.

Предлагаемое устройство работает следующим образом.

На вторую шину 14 поступают синхроимпульсы (фиг. 2 а), сопровождающие поступающие на входные ши- . ны 1 в параллельном коде информационные сигналы. В течение длительности ка здо го cинxpoи шyльca на информационных входах всех блоков 2-9 оперативной.пам ти и на первой группе информационных входов блока 11 контрол  присутствуют сигналы: (значени  разр дов) соответствующего входного информационного параллельного кода.

Входные информационные сигналы в параллельном коде поочередно, с интервалом следовани  синхроимпульсов , записываютс  последовательно сначала в  чейки пам ти первого блока 2 оперативной пам ти, затем второго блока 3 и т.д. до последнего, восьмого блока 9 оперативной пам ти включительно, после заполнени  которого запись вновь начинает производитьс  последовательно в  чейки пам ти первого |блока 2 оперативной пам ти, затем JBTOporo 3 блока оперативной пам ти {и т.д. При этом в момент записи предьщущее содержимое зтой  чейки пам ти автоматически стираетс . Таким образом, после заполнени  всех восьми блоков оперативной пам ти в них содержитс  запись массива информации , поступившей в течение определенного времени тому назад (предьктори ). .

Считанна  с задержкой из блоков пам ти, информаци  формируетс  на выходе преобраговател  12 из параллельного кода в последовательный , который подаетс  на информационный вход блока 13 магнитной записи.

Окончательна  запись информации в устройстве производитс  блоком 13 магнитной записи. Когда возникает необходимость (например, в случае возникновени  отклонени  одного из параметров контролируемого объекта за допустимые пределы) в осзществлении с данного момента вре мени записи информации, то по команде внешней системы блок 13 магнитной записи переводитс  в paQo-. чий режим записи информации, при этсм на его магнитную ленту вначале записано определенное количество данных, предшествующих началу записьтаемого интересующего нас сообщени , хран щихс  в блоках оперативной пам ти.

Поочередное переключение  чеек пам ти в каладом блоке 2-9 oneративной пам ти осуществл етс  с помощью переключател  20 адресов который последовательно формирует на своих выходах параллельные двои ные коды адресов: от нулевого адре са и до адреса последйей  чейки пам ти. Циклы формировани  кодов всех адресов непрерывно повтор ютс Сигналы адресного кода поступают с выходом переключател  20 адресов на адресные входы каждого блока 2оперативной пам ти. Поочередное переключение блоков 2-9 оперативной пам ти осуществл етс  с помощью переключател  22 блоков оперативной пам ти, выходны сигналы параллельного двоичного кода которого дешифрируютс  строби руемым дешифратором 23 номеров бло ков оперативной пам ти. Каждый выход дешифратора 23 соединён с входом сигнала разрешени  соответствующего блока оперативной пам ти. Сигнал на выходе дешифратора 23, соответствующем номеру работающего в данное врем  блока оперативной пам ти, по вл етс  только в отрезки времени определ емые сигналом, поступающим на вход стробировани  дешифратора 23 (фиг.2О. В формировании входного сигнала дл  переключател  22 блоков оперативной пам ти участвуют дешифратор 21 первого адреса, формирователь 28 импульсов переключени  блоков оперативной пам ти и элемент И 19, пропускающий выходные импульсы формировател  28, который запускаетс  ка даК раз при смене адреса, только при включении перво го (нулевого адреса). При большом количестве элементов (разр дов) пам ти существует веро тность отказа отдельных элементов . Поэтс у буферный блок запи в предлагаемом устройстве разбит н р д отдельньос блоков 2-9 оперативной пам ти работа каждого из кото рых непрерывно контролируетс  блоком t1 контрол . Если обнарзживает что в данном блоке оперативной пам ти количество  чеек пам ти со сбо ными разр дами (с разр дами пам ти искажающими информацию) превышает допустимое значение (равное, напри мер 32), то этот блок оперативной пам ти исключаетс  из дальнейшей работы устройства. При этом врем  6 задержки информации незначительно сокращаетс , в частности, на 1/8, что допустимо с учетом сохранени  высокой достоверности передачи информации блоками оперативной пам ти на запись в блок 13 магнитной записи . К контролю функционировани  , блоков оперативной пам ти имеют отношение , кроме блока 11 контрол , следующие узлы. Счетчик 17 ошибок обнул етс  в момент включени  нулевого адреса, т.е. в начале работы каждого блока оперативной пам ти, и подсчитывает количество сбойных  чеек пам ти одного блока оперативной пам ти. Элемент И 18 синхронизирует прохо щение выходного сигнала счетуика 17 ошибок на установочный в первое (нулевое) состо ние вход переключател  20 адресов со сдвинутыми синхроимпульсами. Дешифратор 24 номеров блоков оперативной пам ти и блок 25 ключей обеспечивают запись в регистр 26 пам ти номера отказавшего блока оперативной пам ти. При наличии сигнала на выходе блока 27 сравнени , сравнивающего хранимый в регистре 26 пам ти номер отказаввего блока оперативной пам ти с номером включенного блока оперативной пам ти, формирователь 28 вьщает еце один импульс дл  переключени  устройства на работу со следующим блоком оперативной пам ти. В результате этой операции исключаетс  из работы устройства отказавший блок оперативной пам ти. Формирователь 15 управл ющих последовательностей импульсов управл ет работой,всех уздов и блоков предлагаемого устройства. В каждом интервале времени между фронтами двух соседних входных синхроимпульсов,поступающих в устройство по шине 14, последовательно во времени в устройстве осуществл ютс  следзгющие операции. Запись соответствующего данному синхроимпульсу входного инфо1 4ационного параллельного кода в  чейку пам ти, соответствующую установленному в предьщущем интервале следовани  синхроимпульсов, адресу,блока оперативной пам ти, соответствующего номеру заданному в данное i

13

врем  переключателем 22 блоков оперативной пам ти (эта операци  выполн етс  в первой половике длительности синхроимпульса). Контрольное считьгаание в параллельном коде только что записанных информационных сигналов из этой  чейки пам ти дл  контрол  ее состо ни  (эта операци  производитс  во второй половине длительности синхроимпульса ) . Смена адресов  чейки пам ти (эта операци  выполн етс  в середине интервала между синхроимпульсами ) . Формирование сигнала о неисправности Данного блока оперативной пам ти в случае, если достоверность записи информации в этот блок стала ниже допустимой (эта oneраци  по времени производитс  сразу же после смены адреса). Включение следующего блока оперативной пам ти в случа хJ если после очередной смены адреса был установлен нулевой адрес или если бьш сформирован сигнал об. отказе данного блока оперативной пам ти (эта операци  производитс  с небольшой задержкой после смены адреса). Поиск следующего исправного блока оперативной пам ти (так называемый обход неисправного блока оперативной пам ти). Считывани информационных сигналов из  чейки пам ти, соответствующей новому адресу , т.е. считьгаание информации с задержкой дл  последующей записи ее (при необходимости) в блоке 13 магнитной записи (эта операци  выполн етс  после завершени  поиска следующего исправного блока оперативной пам ти и до прихода фронта слетогаадего синхроимпульса).

При выполнении оперативной записи , контрольного считывани  и считывани  с задержкой на шестом выходе формировател  15 управл ющих последовательностей импульсов формируютс  {шпульсы включени  (фиг.2г), которые поступают через дешифратор 23 номеров блоков оперативной пам ти на вход сигнала разрешени , соответствующего заданному переключателен 22 номеру блока оперативной пам ти, и включают его на соответствующее врем .

Дл  осуществлени  записи каждого очередного входного информахшонного параллельного кода в  чейку пам ти, соответствующую установленному в

57566Н

данный момент адресу, на первом выходе формировател  управл ющих последовательностей импульсов 15 формируютс  с частотой синхроим5 пулБсов импульсы записи (фиг.28), которые по времени расположены внутри первой половины длительности синхроимпульсов. Во врем  каждого из этих импульсов, поступающих на fO входы управлени  записью-считыванием блоков 2-9 оперативной пам ти, осуществл етс  запись информационного параллельного кода в соответствующую  чейку пам ти. Одновременно с имйульсом записи на вход сигнала разрешени  блока оперативной пам ти, номер которого в двоичном коде установлен в данный момент на выходах переключател  22 блоков оперативной пам ти, поступает первый импульс включени  с соответствующего выхода дешифратора 23 номеров блоков оперативной пам ти. Сигнал на стробирующем входе дешифратора

23 и, следовательно, на любом выходе этого дешифратора показан на фиг.2I.

После окончани  импульсов записи блойи оперативной пам ти наход тс 

в режиме считывани  (низкий уровень сигнала, фиг.2().

На четвертом выходе формировател  15 управл кицих последовательностей импульсов формируютс  с час .тотой синхроимпульсов импульсы контрольного считьшани  (фиг.59), которые поступают на вход стробировани  блока 11 контрол . Каждый импульс контрольного считывани  по времени

находитс  внутри второго импульса стробировани  дeшифpatopa 23, расположенного во второй половине длительности синхроимпульса (фиг.2г). Во врем  действи  импульса

контрольного считывани  на входе стробировани  блока 11 контрол ,на его первой группе информационных входов еще присутствуют данные входные информационные сигналы, а на

вторую группу информационных входов блока контрол  поступают олько что записанные эти информационные сигналы с выходов включенного в данное врем  блока оперативной пам ти .

В блоке 11 контрол  при этом осуществл етс  поразр дное суммирование по модулю два входных информационных сигналов и сигналов, записанных в  чейке пам ти блока оперативной пам ти. Если один из символов входного параллельного кода оказываетс  записанным в блоке оперативной пам ти неправильно, то сумма по модулю два этого входного символа и соответствующего ему считанного ошибочного символа не равна нулю. в этом случае сигналы с выхода соот ветствующего сумматора по модулю два стробируютс  импульсом контрольного считьшани  и поступают на выход блока 11 контрол . Выходные импульсы блока 11 контрол  подсчитьтаютс  счетчиком 17 ошибокуМодуль счета которого равен, например, 32. Счетчик 17 ошибок сбрасываетс  в нулевое состо ние ка здый раз при установке нулевого адреса, т.е. в начале цикла работы каждого блока 2-9 оперативной пам т В середине интервала нежцу входн ми синхрою1пульсами, на п том выход формировател  15 управл ющих последовательностей импульсов формируетс сигнал (фиг.2), предетавл юа ий собой сдвинутые на полпериода синхроимпульсы . От переднего фронта кащо го сдвинутого синхроимпульса перекл чаетс  переключатель 20 адресов и запускаетс  формирователь 28 импульсов перекшочени  блоков оперативной пам ти (фиг.2к). При отсутствии -сигнала на выходе блока 27 сравнени  формирователь 28 вццает один шпульс (первый импульс ,фиг. 20 . Выходной сигнал (импульс) формировател  28 поступает на вход переключател  22 блоков оперативной пам ти и на установочный в нулевое состо ние вход счетчика 17 ошибок чере элемент И 19, который управл етс  выходньм сигналом дешифратора 2t первого адреса. Следовательно, переключение в следующее состо ние переключател  блоков оперативной пам ти и сброс в нулевое состо ние счетчика 17 ошибок производитс  только при включен и первого (нулевого) адреса , т.е. при смене блоков оперативной пам ти. В промежутке времени между сдвинутьм синхроимпульсом, а именно междт окончанием формировани  вы6 6 ходного импульса (импульсов) формирователем 28 импульсов переключени  блоков оперативной пам ти и фронтом следующего входного синхроимпульса, на шестом выходе формировател  15 управл ющих последовательностей импульсов формируетс  третий импульс стробировани  дешифратора 23 номеров блоков оперативной пам ти, этот импульс поступает через дешифратор 23 на вход сигнала разрешени , соответствующего выходному коду переключател  22 данного блока оперативной пам ти 2-9, который включаетс  дл  обеспечени  операции считывани  с задержкой. (Ыпульсы считывани  с задержкой фо1 01руютс  по времени внутри длительности третьего импульса строг бировани  дешифратора 23 на третьем выходе формировател  15 управл ющих последовательностей импульсов. Ин-, пульс считывани  с задержкой осуществл ет считывание информационных сигналов  чейки пам ти, адрес которой перед этим установлен фронтом сдвинутого синхроимпульса, путем параллельной перезаписи этих сигналов в преобразователь t2 параллельного кода в последовательный . Считанна  при этом ииформаци  представл ет собой предысторию поведени  данного параметра, так как она записана в эту  чейку определенное врем  тому назад. После прихода фронта следующего входного синхроимпульса повтор ютс  операци  записи пришедшего одновременно с этим синхроимпульсом входного информационного параллельного кода в  чейку пам ти, эадер- жанные информационные сигналы которой перед этим считаны, и операци  контрольного считывани . После прихода фронта сдвинутого синхроимпульса включаетс  адрес, след щей  чейки пам ти и через некоторое врем  из этой  чейки пам ти производитс  считывание задержанной информации дл  последующей (при необходимости) последовательной записи ее в блоке 13 магнитной записи и т.д. Если же  чейки пам ти данного блока оперативной пам ти оказываютс  исправными или число отказавших его  чеек пам ти не превьш1ает заданного значени ,то за врем  цикла

рабоп.г этого блока оперативной пам ти сигнал на выходе блока 27 сравнен1М отсутствует.

Когда на выходах переключател  20 адресов оп ть имеетс  адрес первой  чейки пам ти, то это означает , что запись информации во все  чейки пам ти данного блока оперативной пам ти заверпгилась.Начинаетс  поочередна  запись входных информационных параллельных кодов последовательно во всей  чей ке пам ти следующего блока оперативной пам ти.

Если же после очередного контрольного считывани  из данного блока оперативной пам ти, счетчик 17 ошибок насчитьтает заданное число (например532) инпульсов ошибок т,во блок 11 контрол  во врем  работы данного блока оперативной пам ти зафиксировал 32  чейки пам ти, дающие сбои информации,на выходе счетчика 17 ошибок устанавливаетс  сигнал (фиг.2) до прихода . сдвинутого синхроимпульса, а в ь омент прихода этого синхроимпульса формируетс  сигнал (фиг.2х на выходе элемента И 18, которьй поступает на установочный вход переключател  20 адресов и устанавливает его в нулевое состо ние.

Сигнал с выхода элемента И 18 поступает также на управл ющий вход блока 25 ключейо Но врем  действи  этого сигналаJ сигнал с выхода деши ратора 24, соответствующего номеру данного, отказавшего блока О11вративной , поступает через соответствующий 3амкнутьй .ключ на соответствующий вход регистра 26 пам ти и записываетс  в нем. Таким образом регистр 26 пам ти запоминает номер отказавшего блока оперативной пам ти на врем  дальнейшей работы устройства,

Поскольку выходным сигналом элемента И 18 включен первый адрес то сформированный формирователем 28 первьй импульс проходит через элемент И 19 и переключает в следующее состо ние переключатель 22 блоков оперативной пам ти. Переключатель 22 при этом задает номер следующего блока оперативной пам ти. Пусть блок этой оперативной пам ти также

оказываетс  неисправным. Информаци  об этом хранитс  в регистре 26 пам ти.

При этом формируетс  сигнал

(фиг.2|) на выходе блока 27 сравнени , так как сигнал на одном из входов его второй группы входов, .соответствующем номеру включенного, числ шегос  неисправным, блока оперативной пам ти, совпадает с сиг- ., налом соответствующего входа первой группы входов блока сравнени , поступающего с соответствующего номеру включенного неисправного блока оперативной пам ти выхода дешифратора 24.

При наличии сигнала на выходе блока 27 сравнени ,формирователь 28 импульсов переключени  блоков опе® ративной пам ти формирует еще один импульс (фиг.2к), который вторично переключает переключатель 22 блоков оперативной пам ти, тем самым задаетс  номер следующего работоспособного блока оперативной пам ти, который в регистре 26 пам ти не хранитс .

После чего сигнал (фиг.2и) на выходе блока сравнени  снимаетс  и

0 работа устройства продолжаетс  с  чейками пам ти данного исправного блока оперативной пам ти.

Таким образом, осуществл етс  обход ранее зафиксированного неисJ правным блока оперативной пам ти в случае обнаружени  отказа предьщущего ему блока оперативной пам ти , а также каждьй раз в случае обычной смены предьдзпцего ему

® исправного блока оперативной пам ти,

Технико-экономическа  эффективность предлагаемого устройства состоит в повьппении верности резульS тата записи цифровой информации

(в результате замены буферного блока записи-воспроизведени , выполненного в виде аппарата магнитной записи , на буферный блок, выполненный

t на основе блоков оперативной пам ти с использованием микросхем), а также в повышении надежности, уменьшении габаритов, массы и потребл емой мощности, по сравнению с известными устройствами Волна и Цикл.

Фиг.1

0tt2.2

Фиг.З

2t

Claims (1)

1. УСТРОЙСТВО МАГНИТНОЙ ЗАПИСИ СИГНАЛОВ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее входные шины информационных сигналов в параллельном коде, входную шину синхроимпульсов, буферный блок записи, регистр памяти, блок контроля, преобразователь сигналов параллельного кода в последовательный, соединенный информационным выходом и входом управления последовательного вывода информации соответственнр с информационны* и тактовым входами блока магнитной записи, и генератор сигналов опорной частоты, отличающееся тем, что, с целью повышения достоверности записи цифровой информации, буферный блок записи содержит блоки оперативной памяти, а в устройство введены элемент ИЛИ, переключатель адресов, дешифратор первого адреса, переключатель блоков оперативной памяти, пер· вый и второй дешифраторы номеров блоков оперативной памяти, блок ключей, блок сравнения, первый и второй элементы И, счетчик ошибок, формирователь импульсов переключения блоков оперативной памяти и формиро ватель управляющих последовательностей импульсов, первым входом соединенный с входной шиной синхроимпульсов, вторым входом - с первым входом формирователя импульсов переключения блоков оперативной памяти и с выходом генератора сигналов опорной частоты, а первым выходом - с входами управления записью-считыванием блоков оперативной памяти, вторым и . третьим выходами соответственно с входами управления последовательным выводом и параллельны* вводом сигналов информации преобразователя параллельного кода в последовательный, четвертью выходом соединенный с входом стробирования блока контроля, пятым выходом - с первьм входом первого элемента И, с сигнальным входом переключателя адресов и с вторьм входом формирователя импульсов переключения блоков оперативной памяти, а шестым выходом - с входом стробирования первого дешифратора номеров блоков оперативной памяти, выходы которого подключены к входам сигнала разрешения соответствующих блоков оперативной памяти, при этом входные шины информационных сигналов в параллельном коде соединены с первой группой информационных входов блока контроля и с информационными входами блоков оперативной памяти, выходы которых через элемент ИЛИ соединены с информационными входами преобразователя сигналов параллельного кода в последовательный, а также с второй группой информационных входов блока контроля, выход которого соединен через счетчик ошибок с вторьы входом первого элемента И, выходом связанного с управляющим входом блока ключей и с входом установки в первое состояние переключателя адресов, выходы которого соответственно соединены с адресными входами блоков оперативной памяти и с входами дешифратора первого адреса, выходом соединенного с первьм входом второго элемента И, к вы-» ходу которого подключены вход установки в О” счетчика ошибок и вход переключателя блоков оперативной

   Памяти, выходами подключенного к первому и к второму дешифраторам номеров блоков оперативной памяти, причем выходы второго дешифратора соединены с первой группой входов блока сравнения и через блок ключей с входами регистра памяти, выходами связанного с второй группой входов блока сравнения, выход которого подключен к третьему ВХОДУ формирователя импульсов переключения блоков оперативной , памяти, выходом соединенного с , вторым входом второго элемента И.

   I